CN101361203B - 半导体发光元件、照明装置和半导体发光元件的制造方法 - Google Patents

半导体发光元件、照明装置和半导体发光元件的制造方法 Download PDF

Info

Publication number
CN101361203B
CN101361203B CN2007800017496A CN200780001749A CN101361203B CN 101361203 B CN101361203 B CN 101361203B CN 2007800017496 A CN2007800017496 A CN 2007800017496A CN 200780001749 A CN200780001749 A CN 200780001749A CN 101361203 B CN101361203 B CN 101361203B
Authority
CN
China
Prior art keywords
layer
eutectic alloy
alloy layer
semiconductor element
supporting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800017496A
Other languages
English (en)
Other versions
CN101361203A (zh
Inventor
竹内邦生
久纳康光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101361203A publication Critical patent/CN101361203A/zh
Application granted granted Critical
Publication of CN101361203B publication Critical patent/CN101361203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供半导体发光元件、照明装置和半导体发光元件的制造方法。能够抑制支撑基板和半导体元件层的剥离的产生，并得到可靠性高的半导体发光元件。该半导体发光元件包括：支撑基板(1)；在支撑基板(1)上形成的第一接合层(2a)；在第一接合层(2a)上形成的第二接合层(2b)；在第二接合层(2b)上形成的第三接合层(2c)；和在第三接合层(2c)上形成的半导体元件层(3)。并且，第二接合层(2b)的熔点低于第一接合层(2a)和第三接合层(2c)的熔点。

Description

半导体发光元件、照明装置和半导体发光元件的制造方法
技术领域
本发明涉及半导体发光元件、照明装置和半导体发光元件的制造方法，特别涉及在支撑基板上接合有包括发光层的半导体元件层的半导体发光元件、照明装置和半导体发光元件的制造方法。 
背景技术
在现有技术中，已知有在支撑基板上接合有包括发光层的半导体元件层的半导体发光元件。这样的半导体发光元件例如公开在日本特开2006-49871号公报和日本特开2004-235506号公报中。这些半导体发光元件是在生长基板上形成高品质的半导体元件层之后，在与生长基板不同的支撑基板上接合半导体元件层而形成的。此外，在该接合之后，通过从半导体元件层除去生长基板，能够对生长基板进行再利用。 
图16是用于说明现有的发光二极管元件的结构的截面图。参照图16说明现有的发光二极管元件的结构。 
在现有的发光二极管元件中，如图16所示，在由Si构成的支撑基板101上隔着接合层102形成有GaN类的半导体元件层103。半导体元件层103由p型GaN类半导体层103a、活性层103d和n型GaN类半导体层103f构成。 
作为具体的结构，p型GaN类半导体层103a具有约200nm的厚度。在p型GaN类半导体层103a上形成有具有约50nm的厚度的活性层103d，该活性层103d具有交替形成有阱层和势垒层的MQW(MultipleQuantum Well：多量子阱)结构。在活性层103d上形成有具有约7μm的厚度的n型GaN类半导体层103f。 
在p型GaN类半导体层103a的下表面上，形成有由具有约3nm的厚度的Pd层和具有约150nm厚度的Ag层的叠层膜构成的p侧电极105。此外，在p侧电极105的下表面上形成有具有约50nm的厚度且 由Mo构成的阻挡层106。 
此外，在半导体元件层103的上表面上，从半导体元件层103侧开始形成有由具有约15nm的厚度的Ti层和具有约150nm的厚度的Al层的叠层膜构成的n侧电极107。 
在支撑基板101的上表面上，形成有具有约15nm的厚度的Ti层和具有约150nm的厚度的Al层以该顺序形成的欧姆层101a。 
在欧姆层101a和阻挡层106之间形成的接合层102由第一接合层102a、第二接合层102b和第三接合层102c构成，其中，第一接合层102a在欧姆层101a上形成、具有约3μm厚度且由Au构成，第二接合层102b在第一接合层102a上形成、具有3μm的厚度且由Au-Sn合金(Sn含有量：约20质量％)构成，第三接合层102c在第二接合层102b上形成、具有约100nm的厚度且由Au构成的。 
图19～图21是用于说明图18所示的现有的发光二极管元件的制造工艺的截面图。接着，参照图18～图21说明现有的发光二极管元件的制造工艺。 
首先，如图19所示，使用MOCVD(Metal Organic Chemical Vapordeposition：金属有机化学气相沉积)法，在由蓝宝石构成的生长基板108上形成具有约20nm的厚度且由GaN类半导体构成的缓冲层109。接着，通过MOCVD法，在缓冲层109上，依次形成具有上述膜厚的n型GaN类半导体层103f、活性层103d和p型GaN类半导体层103a。接着，使用电子束蒸镀(EB)法，在p型GaN类半导体层103a上依次形成分别具有上述膜厚的Pd层和Ag层，从而形成p侧电极105。进而，使用EB法，在p侧电极105上形成具有约50nm厚度且由Mo构成的阻挡层106。 
接着，如图19所示，通过EB法，在阻挡层106上依次形成分别具有上述膜厚和组成的第三接合层102c和第二接合层102b。 
接着，如图20所示，在支撑基板101上，使用EB法，依次形成分别具有上述膜厚的Ti层和Al层，由此形成欧姆层101a。此外，使用EB法在欧姆层101a上形成具有约3μm的厚度且由Au构成的第一接合层102a。 
接着，如图21所示，以第一接合层102a和第二接合层102b接触 的方式在支撑基板101上配置生长基板108。接着，将支撑基板101和生长基板108在约290℃、约200N/cm2的条件下进行加热压接，使第一接合层102a和第二接合层102b接合。之后，如图中箭头所示，从生长基板108侧朝向缓冲层109照射YAG第三高频激光(波长：355nm)，由此使生长基板108、缓冲层109和n型GaN类半导体层103f的一部分热分解，并除去生长基板108和缓冲层109。 
接着，如图18所示，对n型GaN类半导体层103f的上表面进行研磨，除去残留在表面上的缓冲层109等之后，在n型GaN类半导体层103f上依次形成分别具有上述膜厚的Ti层和Al层，由此形成n侧电极107。最后，在支撑基板101的下表面(未与半导体元件层103接合的面)侧通过切割形成划线，沿着该划线，针对每个与支撑基板101接合的半导体元件层103分割支撑基板101。这样，就能够形成现有的发光二极管元件。 
但是，在上述现有的发光二极管元件中，支撑基板101和半导体元件层103的接合强度并不充分。因此，例如在除去生长基板108时，有在支撑基板101和接合层102之间、接合层102和半导体层103之间产生剥离的问题。此外，在现有的发光二极管元件中，存在由于由接合时的加热引起的负载导致在接近接合面的半导体元件层103、p侧电极105等上产生裂纹、剥离的情况。在此情况下，存在发光二极管元件的动作电压增加，或不流通动作电流从而不发光的情况，因此，存在发光二极管元件的可靠性降低的问题。 
发明内容
本发明是为了解决上述问题而完成的，本发明的一个目的是提供一种半导体发光元件和照明装置，其能够抑制支撑基板和半导体元件层的剥离的产生，且可靠性较高。 
本发明的另一个目的是提供一种能够抑制支撑基板和半导体元件层的剥离的产生、且可靠性较高的半导体发光元件的制造方法。 
本发明的第一方面的半导体发光元件包括：支撑基板；在支撑基板上形成的第一共晶合金层；在第一共晶合金层上形成的第二共晶合金层；在第二共晶合金层上形成的第三共晶合金层；和在第三共晶合 金层上形成的包括发光层的半导体元件层，其中，第二共晶合金层的熔点低于第一和第三共晶合金层的熔点。而且，在本发明中，所谓“半导体发光元件”，例如是包括发光二极管元件、半导体激光元件等的广泛的概念。此外，在本发明中，所谓“共晶合金”，是指例如焊料等多个金属相互固溶的具有共晶组织的低熔点的合金。 
在本发明的第一方面的半导体发光元件中，如上所述，通过利用低熔点的共晶合金接合半导体元件层和支撑基板，能够在低温下进行接合。此外，在支撑基板一侧和半导体元件层一侧设置相对而言熔点较高的第一共晶合金层和第三共晶合金层，在第一共晶合金层和第三共晶合金层的之间设置相对而言熔点较低的第二共晶合金层，由此能够在第二共晶合晶层熔融、且第一共晶合金层和第三共晶合金层不熔融而软化的状态下接合支撑基板和半导体元件层。由此，能够缓和在支撑基板、半导体元件层、第一共晶合金层、第二共晶合金层和第三共晶合金层之间产生的热应力。 
此外，在第一方面中，在支撑基板和半导体元件层之间存在凹凸形状的间隙的情况下，软化的第一共晶合金层和第三共晶合金层以及熔融的第二共晶合金层容易埋入该凹凸形状部分，因此，能够使接合面积变大。由此，因为能够提高接合强度，所以能够抑制支撑基板和半导体元件层的剥离的产生。此外，因为能够使接合面积较大，所以能够均匀且高效地进行激光照射时的散热。 
结果是，能够抑制由热应力等造成的负载引起的在半导体元件层上的损伤的产生，因此能够抑制由该损伤引起的动作电压变高，或不流通电流从而不发光等问题的产生。由此能够得到可靠性高的半导体发光元件。 
在上述第一方面的半导体发光元件中，优选在半导体元件层的侧面隔着绝缘层形成有第三共晶合金层。根据这样的结构，能够抑制流过半导体元件层的电流向形成在半导体元件层的侧面的第三共晶合金层泄漏而在半导体元件层的侧面形成第三共晶合金层。这样，通过在半导体元件层的侧面也设置第三共晶合金层，与在半导体元件层的侧面一侧不形成第三共晶合金层的情况不同，能够对半导体元件层的侧面进行散热。由此，能够有效地缓和在支撑基板、半导体元件层、第 一共晶合金层、第二共晶合金层和第三共晶合金层之间产生的热应力。 
在上述第一方面的半导体发光元件中，优选第二共晶合金层的热膨胀系数大于第一共晶合金层和第三共晶合金层的热膨胀系数。如果采用这样的结构，则能够利用在第二共晶合金层的两侧设置的热膨胀系数较小的第一共晶合金层和第三共晶合金层从两侧抑制热膨胀系数较大的第二共晶合金层的变形。由此，能够进一步缓和在支撑基板、半导体元件层、第一共晶合金层、第二共晶合金层和第三共晶合金层之间产生的热应力的影响。 
在上述第一方面的半导体发光元件中，优选第一共晶合金层、第二共晶合金层和第三共晶合金层分别包含Au-Sn合金、Au-Ge合金和Au-Si合金的至少任一种。采用这样的结构，利用熔点低的Au-Sn合金、Au-Ge合金或Au-Si合金，加热至较低的温度就能够使支撑基板和半导体元件层接合。 
在上述第一共晶合金层、第二共晶合金层和第三共晶合金层分别包含Au-Sn合金、Au-Ge合金和Au-Si合金的至少任一种的结构中，优选第一共晶合金层、第二共晶合金层和第三共晶合金层由Au-Sn合金构成，第二共晶合金层的Sn的含有率大于第一共晶合金层和第三共晶合金层的Sn含有率。采用这样的结构，能够容易地使第二共晶合金层的熔点低于第一和第三共晶合金层的熔点。 
在上述第一共晶合金层、第二共晶合金层和第三共晶合金层分别包含Au-Sn合金、Au-Ge合金和Au-Si合金的至少任一种的结构中，优选第一共晶合金层和第三共晶合金层由Au-Ge合金构成，第二共晶合金层由Au-Sn合金构成。采用这样的结构，与第一共晶合金层和第三共晶合金层由Au-Sn合金构成的情况相比，能够提高支撑基板和半导体元件层的接合强度。而且，该效果已经通过后述的实验得到验证。 
本发明的第二方面的照明装置具备半导体发光元件，该半导体发光元件包括：支撑基板；在支撑基板上形成的第一共晶合金层；在第一共晶合金层上形成的第二共晶合金层；在第二共晶合金层上形成的第三共晶合金层；和在第三共晶合金层上形成的包括发光层的半导体元件层，第二共晶合金层的熔点低于第一共晶合金层和第三共晶合金层的熔点。 
在本发明的第二方面的照明装置中，如上所述，通过设置上述第一方面的半导体发光元件，能够通过使上述第一方面的动作电压低的半导体发光元件发光而进行照明。由此，能够得到消耗功率较小且能量效率较高的照明装置。 
本发明的第三方面的半导体发光元件的制造方法包括：形成包括发光层的半导体元件层的工序；在支撑基板和半导体元件层之间，从支撑基板侧开始依次配置第一共晶合金层、第二共晶合金层和第三共晶合金层的工序；和通过加热，隔着第一共晶合金层、第二共晶合金层和第三共晶合金层对半导体元件层和上述支撑基板进行接合的工序，第二共晶合金层的熔点低于第一共晶合金和第三共晶合金层的熔点，对半导体元件层和支撑基板进行接合的工序的加热温度在第二共晶合金层的熔点以上，并且不到第一共晶合金层和第三共晶合金层的熔点。 
在本发明的第三方面的半导体发光元件的制造方法中，如上所述，通过加热至第二共晶合金层的熔点以上且低于第一共晶合金层和第三共晶合金层的熔点的温度，能够在第二共晶合金层熔融且第一共晶合金层和第三共晶合金层未熔融而软化的状态下使支撑基板和半导体元件层接合。由此，因为能够在较低的温度下进行接合，所以能够缓和在支撑基板、半导体元件层、第一共晶合金层、第二共晶合金层和第三共晶合金层之间产生的热应力。并且，即使在支撑基板和半导体元件层之间存在凹凸形状的间隙的情况下，软化的第一共晶合金层和第三共晶合金层以及熔融的第二共晶合金层容易埋入该凹凸形状部分，因此，能够使接合面积较大。由此，能够提高接合强度，从而能够抑制支撑基板和半导体元件层的剥离的产生。此外，因为接合面积变大，所以能够均匀且高效地进行激光照射时的散热。结果，能够抑制由热应力等造成的负载所引起的在半导体元件层上的损伤的产生，因此能够抑制由该损伤引起的动作电压变高，或不流通电流从而不发光等问题的产生。由此能够得到可靠性高的半导体发光元件。 
在上述第三方面的半导体发光元件的制造方法中，优选配置第一共晶合金层、第二共晶合金层和第三共晶合金层的工序包括：在半导体元件层上，依次形成第三共晶合金层、第二共晶合金层和第一共晶 合金层的工序；和在第一共晶合金层上配置支撑基板的工序。采用这样的结构，在依次在半导体元件层上形成第三共晶合金层、第二共晶合金层、第一共晶合金层之后，在第一共晶合金层上配置有支撑基板的状态下对支撑基板和半导体元件层进行加热，由此，能够容易地接合支撑基板和半导体元件。 
在上述第三方面的半导体发光元件的制造方法中，优选配置第一共晶合金层、第二共晶合金层和第三共晶合金层的工序包括：在半导体元件层上依次形成第三共晶合金层、第二共晶合金层和第一共晶合金层的一部分的工序；在支撑基板上形成第一共晶合金层的一部分的工序；和在形成在半导体元件层上的第一共晶合金层的一部分上配置形成在支撑基板上的第一共晶合金层的一部分的工序。采用这样的结构，依次在半导体元件层上形成第三共晶合金层、第二共晶合金层和第一共晶合金层的一部分，并在支撑基板上形成第一共晶合金层的一部分之后，在形成在半导体元件层上的第一共晶合金层的一部分上配置形成在支撑基板上的第一共晶合金层的一部分的状态下，加热支撑基板和半导体元件层，由此，能够容易地接合支撑基板和半导体元件。 
在上述第三方面的半导体发光元件的制造方法中，优选配置第一共晶合金层、第二共晶合金层和第三共晶合金层的工序包括在半导体元件层的侧面隔着绝缘层形成第三共晶合金层的工序。采用这样的结构，能够使流向半导体元件层的电流不会向在半导体元件层的侧面形成的第三共晶合金层泄漏而在半导体元件层的侧面形成第三共晶合金层。这样，通过在半导体元件层的侧面一侧也设置第三共晶合金层，与不在半导体元件层的侧面一侧设置第三共晶合金层的情况不同，能够对半导体元件层的侧面进行散热。由此，能够有效地缓和在支撑基板、半导体元件层、第一共晶合金层、第二共晶合金层和第三共晶合金层之间产生的热应力。 
在上述第三方面的半导体发光元件的制造方法中，优选形成半导体元件层的工序包括在生长基板上形成半导体元件层的工序，还包括将生长基板从半导体元件层除去的工序。采用这样的结构，在进行形成在生长基板上的半导体元件层和支撑基板的接合之后，将生长基板从半导体元件层除去，由此，能够使半导体发光元件小型化、薄层化。 此外，能够对同一生长基板进行再利用，形成半导体发光元件。 
附图说明
图1是用于说明本发明的第一实施方式的发光二极管元件的结构的截面图。 
图2是用于说明第一实施方式的发光二极管元件的制造工艺的截面图。 
图3是用于说明第一实施方式的发光二极管元件的制造工艺的截面图。 
图4是用于说明第一实施方式的发光二极管元件的制造工艺的截面图。 
图5是用于说明第一实施方式的发光二极管元件的制造工艺的截面图。 
图6是用于说明第一实施方式的发光二极管元件的制造工艺的截面图。 
图7是用于说明第一实施方式的发光二极管元件的制造工艺的截面图。 
图8是用于说明第一实施方式的发光二极管元件的制造工艺的截面图。 
图9是用于说明本发明的第二实施方式的发光二极管元件的结构的截面图。 
图10是用于说明第二实施方式的发光二极管元件的制造工艺的截面图。 
图11是用于说明第二实施方式的发光二极管元件的制造工艺的截面图。 
图12是用于说明第二实施方式的发光二极管元件的制造工艺的截面图。 
图13是表示本发明的第三实施方式的照明装置的平面图。 
图14是表示第三实施方式的照明装置的发光组件的平面图。 
图15是表示第三实施方式的照明装置的单元的截面图。 
图16是用于说明实施例6的发光二极管元件的制造工艺的截面 图。 
图17是表示实施例6的发光二极管元件的截面图。 
图18是用于说明现有的发光二极管元件的结构的截面图。 
图19是用于说明现有的发光二极管元件的制造工艺的截面图。 
图20是用于说明现有的发光二极管元件的制造工艺的截面图。 
图21是用于说明现有的发光二极管元件的制造工艺的截面图。 
具体实施方式
以下，根据附图说明本发明的实施方式。 
(第一实施方式) 
参照图1，说明本发明的第一实施方式的发光二极管元件的结构。 
如图1所示，在本发明的第一实施方式的发光二极管元件中，在具有约350μm的厚度且由p型Ge构成的支撑基板1上隔着接合层2形成有GaN类半导体元件层3。半导体元件层3由p型接触层3a、p型包层3b、p型盖层3c、活性层3d、n型包层3e和n型接触层3f构成。其中，活性层3d是本发明的“发光层”的一个例子。 
作为具体的结构，p型接触层3a由具有约5nm的厚度的掺杂有Mg的Ga0.95In0.05N构成。在p型接触层3a上，形成有具有约100nm的厚度且由掺杂有Mg的Al0.1Ga0.9N构成的p型包层3b。在p型包层3b上形成有具有约20nm的厚度且由掺杂有Mg的Al0.1Ga0.9N构成的p型盖层3c。 
在p型盖层3c上形成的活性层3d具有由三个阱层和四个势垒层交替形成的MQW结构，其中，该阱层具有约5nm的厚度且由未掺杂的Ga0.9In0.1N构成，该势垒层具有约10nm的厚度且由未掺杂的GaN构成。在活性层3d上形成有具有约150nm的厚度且由掺杂有Si的Al0.1Ga0.9N构成的n型包层3e。在n型包层3e上形成有具有约4μm的厚度且由掺杂有Si的Ga0.95In0.05N构成的n型接触层3f。 
在露出各层3a～3f的半导体元件层3的侧面，形成有具有约500nm的厚度且由SiO2构成的绝缘层4。绝缘层4延伸至半导体元件层3的下表面，从绝缘层4的开口部4a露出p型接触层3a。进而，在半导体元件层3的侧面上和下表面上，以覆盖绝缘层4的方式，依次形成有p 侧电极5和阻挡层6。在p侧电极5中，从绝缘层4和p型接触层3a侧起依次叠层有具有约3nm的厚度的Pd层和具有约150nm的厚度的Ag层。并且，在阻挡层6中，从p侧电极5侧起依次叠层有具有约30nm的厚度的Ti层、具有约100nm的厚度的Pd层和具有约300nm的厚度的Au层。 
此外，在半导体元件层3的上表面上，形成有n侧电极7，该n侧电极7从半导体元件层3侧起依次叠层有具有约6nm的厚度的Al层、具有约10nm的厚度的Pd层和具有约300nm的厚度的Au层。 
在支撑基板1的上表面上形成有欧姆层1a，其中，该欧姆层1a依次形成有具有约150nm的厚度的Ni层和具有约100nm的厚度的Au层。 
在欧姆层1a和阻挡层6之间形成的接合层2包括：在欧姆层1a上形成的具有约1μm的厚度且由Au-Sn合金(Sn含有量：约20质量％，熔点：约278℃，热膨胀系数：约17.5×10-6/K)(以下表示为Au-Sn20)构成的第一接合层2a；在第一接合层2a上形成的具有约3μm的厚度且由Au-Sn合金(Sn含有量：约90质量％，熔点：约217℃，热膨胀系数：约13.6×10-6/K)(以下表示为Au-Sn90)构成的第二接合层2b；和在第二接合层2b上形成的具有约1μm的厚度且由Au-Sn20构成的第三接合层2c。其中，第一接合层2a、第二接合层2b、第三接合层2c分别是本发明的“第一共晶合金层”、“第二共晶合金层”和“第三共晶合金层”的一个例子。此外，第三接合层2c和第二接合层2b隔着绝缘层4、p侧电极5和阻挡层6在半导体元件层3的侧面上依次叠层。 
接着，参照图1～图8，说明本发明的第一实施方式的发光二极管元件的制造工艺。 
首先，如图2所示，通过MOCVD法，在具有约400μm的厚度且由GaN构成的生长基板8上，以下表1所示的条件，依次形成具有约50nm的厚度且由GaN构成的缓冲层9和具有约200nm的厚度且由Ga0.7In0.3N构成的剥离层10。接着，通过MOCVD法，以表1所示的条件在剥离层10上形成分别具有上述膜厚和组成的半导体元件层3的各层3a～3f。而且，各层3a～3f的形成以n型接触层3f、n型包层3e、 活性层3d、p型盖层3c、p型包层3b和p层接触层3a的顺序进行。 
(表1) 
Figure S2007800017496D00111
接着，如图3所示，在成为发光二极管元件的区域的p型接触层3a上形成具有约600nm的厚度且由SiO2构成的掩膜层11之后，对从掩膜层11露出的区域进行蚀刻，直至n型接触层3f。由此，使剥离层10从成为发光二极管元件的区域的周围露出，并且使作为半导体元件层3的侧面的各层3a～3f的侧面露出。之后，除去掩膜层11。 
接着，如图4所示，在剥离层10的上表面上、半导体元件层3的上表面上和侧面上，形成具有约500nm的厚度且由SiO2构成的绝缘层4。 
接着，如图5所示，使用光刻技术，在位于p型接触层3a的上表面中央的绝缘层4上形成开口部4a，由此，使p型接触层3a露出。接着，使用真空蒸镀法，在绝缘层4的上表面上、侧面上和开口部4a内的p型接触层3a的上表面上依次形成分别具有上述膜厚的Pd层和Ag层，从而形成p侧电极5。进而，使用真空蒸镀法，在p侧电极5的上表面上和侧面上，依次形成分别具有上述膜厚的Ti层、Pd层和Au层，由此形成阻挡层6。 
接着，如图6所示，通过真空蒸镀法，在阻挡层6的上表面上和侧面上形成具有1μm的厚度且由Au-Sn20构成的第三接合层2c。并 且，在第三接合层2c的上表面上和侧面上形成具有约1.5μm的厚度且由Au-Sn90构成的第四接合层2b1。此处，利用开口部4a的阶差，在第四接合部2b1的上表面上形成凹部12。 
接着，如图7所示，在支撑基板1上，使用真空蒸镀法，依次形成分别具有上述膜厚的Ni层和Au层，由此形成欧姆层1a。此外，使用真空蒸镀法，在欧姆层1a上，依次形成分别具有上述膜厚和组成的第一接合层2a和具有约1.5μm的厚度且由Au-Sn90构成的第五接合层2b2。进而，在第四接合层2b2上，为了防止氧化，形成具有约10nm的厚度的Au层(未图示)。 
接着，如图8所示，以使第四接合层2b1和第五接合层2b2相对的方式在支撑基板1上配置生长基板8。此时，由于第四接合层2b1的上表面的凹部12，在第四接合层2b1和第五接合层2b2之间产生间隙。接着，在约255℃、约100N/cm2的条件下对支撑基板1和生长基板8加热压接约15分钟。由此，使第四接合层2b1和第五接合层2b2熔融而一体化，由此形成第二接合层2b，并且使生长基板8和支撑基板1接合。而且，在第四接合层2b1上形成的用于防止氧化的Au层(未图示)，伴随上述熔融而进入第二接合层2b内。并且，通过上述加热压接，第一接合层2a和第三接合层2c也软化，产生变形，从而，由第一接合层2a、第二接合层2b和第三接合层2c构成的接合层2填充至由凹部12产生的间隙内。之后，如图中箭头所示，从生长基板8一侧朝向剥离层10照射YAG第二高频激光(波长：532nm)，由此促进剥离层10的热分解，除去生长基板8、缓冲层9和剥离层10。 
接着，如图1所示，研磨n型接触层3f的上表面，除去残留在表面上的剥离层10等之后，在n型接触层3f上依次形成分别具有上述膜厚的Al层、Pd层和Au层，由此形成n侧电极7。最后，在支撑基板1的下表面(未与半导体元件层3接合的面)一侧，通过切割形成划线，沿着该划线针对每个与支撑基板1接合的半导体元件层3分割支撑基板1。这样，形成本发明的第一实施方式的发光二极管元件。 
在第一实施方式中，如上所述，利用低熔点的共晶合金接合半导体元件层3和支撑基板1，因此能够在较低的温度下进行接合。由此，能够抑制p侧电极5本身的合金化，并且能够抑制p侧电极5和半导 体元件层3的合金化。由此，能够抑制p侧电极5和半导体元件层3之间的欧姆性的下降，因此能够得到动作电压低的发光二极管元件。并且，因为能够抑制p侧电极5的合金化，所以能够抑制p侧电极5的反射率的下降。由此，能够提高发光二极管元件的发光效率。 
此外，在第一实施方式中，如上所述，在支撑基板1一侧和半导体元件层3一侧设置有相对而言熔点较高的第一接合层2a和第三接合层2c，在第一接合层2a和第三接合层2c之间设置有相对而言熔点较低的第二接合层2b，因此，能够在第二接合层2b熔融、且第一接合层2a和第三接合层2c未熔融而软化的状态下，接合支撑基板1和半导体元件层3。由此，能够缓和在支撑基板1和半导体元件层3与第一接合层2a、第二接合层2b和第三接合层2c之间产生的热应力。 
此外，在第一实施方式中，如上所述，即使在支撑基板1和半导体元件层3之间存在由凹部12引起的间隙的情况下，软化的第一接合层2a和第三接合层2c以及熔融的第二接合层2b也会埋入凹部12，因此，能够使接合面积变大。由此，因为能够提高接合强度，所以能够抑制支撑基板1和半导体元件层3的剥离的产生，并且能够提高将半导体元件层3从生长基板8转贴至支撑基板1时的剥离层的分离成功率。并且，因为能够使接合面积变大，所以与支撑基板1和半导体元件层3之间存在间隙的情况不同，能够提高热传导效率。由此，能够均匀且高效地进行分离生长基板8时的激光照射时的散热。因此，能够抑制当支撑基板1和半导体元件层3之间存在间隙时由于在该间隙中积蓄热而导致在半导体元件层3、p侧电极5等上产生裂纹的情况。由此，能够提高发光二极管元件的成品率。并且，因为能够高效地进行散热，所以能够更密集地配置发光二极管元件。 
此外，在第一实施方式中，如上所述，在半导体元件层3的侧面隔着绝缘层4形成第三接合层2c，由此，能够抑制流过半导体元件层3的电流向形成于半导体元件层3的侧面的第三接合层2c泄漏而在半导体元件层3的侧面形成第三接合层2c。这样，通过在半导体元件层3的侧面一侧也设置第三接合层2c，与在半导体元件层3的侧面一侧不设置第三接合层2c的情况不同，能够对半导体元件层3的侧面进行散热。由此，能够有效地缓和在支撑基板1和半导体元件层3与第一 接合层2a、第二接合层2b和第三接合层2c之间产生的热应力。 
此外，在第一实施方式中，如上所述，令第一接合层2a、第二接合层2b和第三接合层2c分别为Au-Sn20合金、Au-Sn90合金和Au-Sn20合金，由于采用熔点低的Au-Sn90合金，通过进行较低温度的加热就能够使支撑基板1和半导体元件层3接合。 
(第二实施方式) 
参照图9，在第二实施方式中，对与上述第一实施方式不同，在半导体元件层3上形成第一接合层22a、第二接合层22b和第三接合层2c，并通过在半导体元件层3上形成的第一接合层22a、第二接合层22b和第三接合层2c接合半导体元件层3与支撑基板1的例子进行说明。其中，对与图1同样的结构附与相同的符号，省略说明。 
在本发明的第二实施方式的发光二极管元件中，如图9所示，在支撑基板1上隔着接合层22形成有GaN类的半导体元件层3。 
在欧姆层1a和阻挡层6之间形成的接合层22由第一接合层22a、第二接合层22b和第三接合层2c构成，其中，第一接合层22a在欧姆层1a上形成、具有约1μm的厚度且由Au-Sn20构成，第二接合层22b在第一接合层22a上形成、具有约3μm的厚度且由Au-Sn90构成，第三接合层2c在第二接合层22b上形成、具有约1μm的厚度且由Au-Sn20构成。并且，这些第三接合层2c、第二接合层22b和第一接合层22a隔着绝缘层4、p侧电极5和阻挡层6还依次叠层在半导体元件层3的侧面上。其他结构与上述第一实施方式同样。其中，第一接合层22a和第二接合层22b分别是本发明的“第一共晶合金层”和“第二共晶合金层”的一个例子。 
接着，参照图9～图12，说明本发明的第二实施方式的发光二极管元件的制造工艺。而且，对于与上述第一实施方式的图2～图8相同的结构和相同的工艺，附与相同的符号，省略说明。 
首先，如图10所示，通过与图2～图5相同的工艺，在半导体元件层3的上表面上和侧面上以及生长基板8上形成的阻挡层6的上表面上和侧面上，依次形成有由Au-Sn20构成的第三接合层2c、具有约3μm的厚度且由Au-Sn90构成的第二接合层22b和第一接合层22a。此处，利用开口部4a的阶差，在第一接合层22a的上表面形成凹部23。 
接着，如图11所示，使用真空蒸镀法，在支撑基板1上依次形成分别具有上述膜厚的Ni层和Au层，由此形成欧姆层1a。 
接着，如图12所示，以使第一接合层22a和欧姆层1a相对的方式在支撑基板1上配置生长基板8。此时，由于第一接合层22a的上表面的凹部23，在第一接合层22a和欧姆层1a之间产生间隙。接着，对支撑基板1和生长基板8以约255℃、约100N/cm2的条件加热压接约15分钟。由此，使第一接合层22a和欧姆层1a接合。此时，通过上述加热压接，第二接合层22b熔融，并且第一接合层22a和第三接合层2c也软化，产生变形，从而，由第一接合层22a、第二接合层22b和第三接合层2c构成的接合层22填充在由于凹部23而产生的间隙内。之后，如图中箭头所示，从生长基板8一侧朝向剥离层10照射YAG第二高频激光(波长：532nm)，由此，促进剥离层10的热分解，除去生长基板8、缓冲层9和剥离层10。 
接着，如图9所示，研磨n型接触层3f的上表面，除去残留在表面上的剥离层10等之后，在n型接触层3f上形成n侧电极7。最后，在支撑基板1的下表面(未与半导体元件层3接合的面)一侧，通过切割形成划线，沿着该划线，针对每个与支撑基板1接合的半导体元件层3分割支撑基板1。这样，形成本发明的第二实施方式的发光二极管元件。 
在第二实施方式中，如上所述，依次在半导体元件层3上形成第三接合层2c、第二接合层22b和第一接合层22a，在支撑基板1上配置有第一接合层22a的状态下加热支撑基板1和半导体元件层3，由此能够容易地接合支撑基板1和半导体元件3。 
第二实施方式的其他效果与上述第一实施方式同样。 
(第三实施方式) 
在该第三实施方式中，对在照明装置的发光部分使用上述第一实施方式的半导体发光元件的例子进行说明。 
如图13所示，第三实施方式的照明装置30包括：多个面板状的光源部31；向光源部31供给电力的电力供给部32；和连接多个光源部31的连接部件33。多个光源部31以电力供给部32为中心通过连接部件33被连接，并且安装在顶部200。 
此外，光源部31包括多个发光组件31a和面板部件31b。面板部件31b由硬化性的树脂形成。具体而言，面板部件31b由丙烯、甲基丙烯苯乙烯或ABS(丙烯腈丁二烯苯乙烯)等形成。并且，面板部件31b例如具有纵宽和横长均约1m的尺寸。此外，发光组件31a遍及面板部件31b的整个面配置为矩阵状。在图13中，在一个光源部31上25个发光组件31a以等间隔配置为矩阵状。此外，这些发光组件31a利用来自电力供给部32的电力而发光。 
此外，如图14所示，发光组件31a包括：四个封装体40；以向各个封装体40的下侧延伸的方式形成的阳极配线41；和以沿着各个封装体40的两侧延伸的方式形成的阴极配线42。 
此外，各个封装体40上包括四个单元(cell)40a。并且，各个单元40a上组装有四组上述第一实施方式的发光二极管元件。即，如图15所示，单元40a包括：一个支撑基板1；在支撑基板1上由上述第一实施方式的第一接合层2a、第二接合层2b和第三接合层3c构成的接合层2；和通过接合层2接合在支撑基板1上的四个半导体元件层3。此外，在各个半导体元件层3的表面上形成的n侧电极7和以沿单元40a的两侧延伸的方式形成的阴极配线42通过接合引线43电连接。此外，如图15所示，各个单元40a的支撑基板1通过焊料44等与阳极配线41电连接。此外，在单元40a上，利用来自发光二极管元件的光发出白光的树脂45以覆盖发光二极管元件的方式设置。 
此外，发光组件31a内的多个阴极配线42通过配线42a电连接。并且，发光组件31a内的多个阳极配线41也通过配线41a电连接。此外，发光组件31a的阳极配线42与其他发光组件31a的阴极配线42通过未图示的配线电连接。此外，同样，发光组件31a的阳极配线41与其他的发光组件31a的阳极配线41通过未图示的配线电连接。由此，照明装置30的多个发光组件31a电连接。 
在第三实施方式中，如上所述，通过使用上述第一实施方式的发光二极管元件，能够通过使上述第一实施方式的动作电压低的发光二极管元件发光而进行照明。由此，能够得到消耗功率较小、能量效率较高的照明装置30。 
接着，对为了确认上述实施方式的效果而进行的比较实验进行说明。 
在该比较实验中，制作上述第一实施方式的发光二极管元件作为实施例1。并且，制作上述第二实施方式的发光二极管元件作为实施例2。此外，将除了使支撑基板1和生长基板8的接合温度为295℃以外，与实施例2(第二实施方式)同样地制作的发光二极管元件作为实施例3。在该实施例3的情况下，通过上述加热压接，不仅第二接合层22b，第一接合层22a和第三接合层2c也熔融。 
此外，作为比较例1，除了使用由Au-Sn20的单一层构成的接合层以外，与实施例2(第二实施方式)同样地制作发光二极管元件。此外，作为比较例2，除了在约295℃下进行支撑基板1和生长基板8的接合之外，与比较例1同样地制作发光二极管元件。 
(特性评价1) 
接着，对上述实施例1～3、比较例1和2的发光二极管元件进行以下所示的评价。 
关于接合层的“附着力”，评价在从半导体元件层除去生长基板时，接合层不剥离而能够在剥离层分离的情况的比例(分离成功率)。具体而言，令分离成功率为90％以上的为◎，不足90％但60％以上的为○，不足60％但30％以上的为△，不足30％的为×。此外，关于p侧电极的“裂纹”的有无，使用光学显微镜观察通过如上所述在剥离层进行分离而制作的发光二极管元件的p侧电极。并且，在观察到裂纹的情况下为×，在未观察到的情况下为○。此外，关于“动作电压”，评价在发光二极管元件中流过20mA的直流电流时的动作电压。具体而言，令动作电压在4.0V以下时为○，4.5V以下时为△，超过4.5V的情况下为×。结果表示在以下的表2中。 
(表2) 
    附着力   裂纹   动作电压
  实施例1   △   ○   ○
  实施例2   ○   ○   ○
  实施例3   ◎   ○   △
  比较例1   ×   ×   ×
  比较例2   △   ×   △
[0110] 如表2所示，与比较例1和2的发光二极管元件进行比较可知，实施例1～3的发光二极管元件中的支撑基板和半导体元件层的接合强度(附着力)较大。并且，在实施例1～3的发光二极管元件中，在p侧电极内未产生裂纹，由此可认为热应力被充分缓和，并且激光照射时的散热也是均匀进行的。并且，实施例1和2的发光二极管元件的动作电压小于实施例3、比较例1和2的动作电压。并且，认为在实施例3中，因为接合温度较高，所以动作电压增加。 
而且，认为在比较例1中，因为接合强度(附着力)小所以动作电压增加。而且可知，在比较例2中，虽然由于接合温度的增加而附着力提高，但是在p侧电极内产生裂纹，并且动作电压也增加。 
接着，对变更接合层的材料的情况下的比较实验进行说明。 
在此比较实验中，作为实施例4，使用由Au-Ge合金(Ge含有量：约12质量％，熔点：约356℃，热膨胀系数：约12.0×10-6/K)(以下表示为Au-Ge12)构成的第一接合层2a和第三接合层2c，并且在约295℃进行支撑基板1和生长基板8的接合，除此以外，与实施例1同样地制作发光二极管元件。另外，在实施例5中，使用由Au-Ge12构成的第一接合层22a和第三接合层2c，并且在约295℃下进行支撑基板1和生长基板8的接合，除此以外，与实施例2同样地制作发光二极管元件。此外，在实施例6中，如图16所示，在实施例5(第二实施方式)的第二接合层22b(参照图10)上以1.0μm的厚度形成接合后的第一接合层52a的一部分(由Au-Ge12构成的第六接合层52a1)，并且在支撑基板1上以0.5μm的厚度形成接合后的第一接合层52a的一部分(由Au-Ge12构成的第七接合层52a2)，然后将第六接合层52a1和第七接合层52a2粘贴在一起，除此之外，与实施例5同样的制作发光二极管元件。由此，如图17所示，实施例6的发光二极管元件中，支撑基板1和半导体元件层3通过接合层52接合，其中，该接合层52由第三接合层2c、第二接合层22b、和由第六接合层52a1与第七接合层52a2软化一体化而成的第一接合层52a构成。在此实施例4～6中，第二接合层的热膨胀系数大于第一接合层和第二接合层的热膨胀系数。 
此外，作为比较例3，除了使用由Au-Ge12的单一层构成的接合 层以外，与实施例5同样地制作发光二极管元件。并且，作为比较例4，除了在约375℃下进行支撑基板1和生长基板8的接合以外，与比较例3同样地制作发光二极管元件。 
(特性评价2) 
接着，对在实施例4～6、比较例3和比较例4中制作的发光二极管元件，进行与特性评价1同样的评价。结果表示在以下的表3中。 
(表3) 
    附着力   裂纹   动作电压
  实施例4   ◎   ○   △
  实施例5   ◎   ○   △
  实施例6   ◎   ○   △
  比较例3   ○   ×   △
  比较例4   ◎   ○   ×
如表3所示，与比较例3和4的发光二极管元件相比较可知，实施例4～6的发光二极管元件中的支撑基板和半导体元件层的接合强度较大。此外，实施例6的发光二极管元件中的支撑基板和半导体元件层的接合强度，与实施例1～5的接合强度相比，为最良好。此外，在实施例4～6的发光二极管元件中，在p侧电极内未产生裂纹，由此可认为热应力被充分缓和，并且激光照射时的散热也被均匀进行。并且可知，在实施例4～6的发光二极管元件中，与实施例1和2相比接合温度较高，因此动作电压增加，但是仍小于比较例4的动作电压。 
此外，与实施例1～3的评价相比，在实施例4～6中附着力提高，作为第一接合层和第三接合层的材料，能够认为Au-Ge12相比于Au-Sn20更为优选。 
而且，此次公开的实施方式和实施例的所有要点均是例示，不应该认为是限制。本发明的范围不由上述实施方式和实施例的说明表示，而由权利要求的范围表示，还包括在与权利要求的范围相等的意思和范围内的所有变更。 
例如，在上述实施方式和实施例中，虽然对使用由Au-Sn90构成的第二接合层的例子进行了说明，但本发明并不限定于此，也可以使 用由Au-Sn20构成的第二接合层。在此情况下，例如，在第一接合层和第三接合层中能够使用Au-Ge12。这样，只要使构成第二接合层的合金的熔点低于构成第一接合层和第三接合层的合金的熔点，也可以在第一接合层、第二接合层和第三接合层中使用其他的材料，但优选包含Au-Sn合金、Au-Ge合金和Au-Si合金中的至少任一种。 
此外，在上述实施方式和实施例中，虽然对在第一接合层和第三接合层中使用相同材料的例子进行了说明，但本发明并不限定于此，也可以根据支撑基板和半导体元件层或p侧电极等的组成、热膨胀系数等热特性，各自选择为不同的材料。 
此外，在上述实施方式和实施例中，虽然对接合层由第一接合层、第二接合层和第三接合层这三层构成的例子进行了说明，但本发明并不限定于此，也可以包括更多的合金层。 
此外，在上述实施方式和实施例中，虽然对将成为第二接合层的第四接合层和第五接合层相对配置并加热压接、将成为第一接合层的第六接合层和第七接合层相对配置并加热压接、或将第一接合层和支撑基板相对配置的例子进行了说明，但本发明并不限定于此，能够在构成接合层的任何截面进行分离，分别形成在半导体元件层一侧和支撑基板一侧。在此情况下，在该分离面彼此相对配置之后，通过加热压接，能够接合支撑基板和半导体元件层。 
此外，在上述实施方式和实施例中，虽然对在支撑基板和半导体元件层的接合后除去生长基板的例子进行了说明，但本发明并不限定于此，生长基板也可以残留在半导体元件层上。 
此外，在上述实施方式和实施例中，虽然对形成GaN类半导体元件层的例子进行了说明，但本发明并不限定于此，例如，也可以使用由AlGaInP等其他半导体材料构成的半导体元件层。此外，关于p侧电极、阻挡层和n侧电极等，也可以适当选择其他的材料和其他结构。 

Claims (16)

1.一种半导体发光元件，其特征在于，包括：
支撑基板(1)；
在所述支撑基板上形成的第一共晶合金层(2a)；
在所述第一共晶合金层上形成的第二共晶合金层(2b)；
在所述第二共晶合金层上形成的第三共晶合金层(2c)；和
在所述第三共晶合金层上形成的包括发光层(3d)的半导体元件层(3)，
所述第二共晶合金层的熔点低于所述第一共晶合金层和所述第三共晶合金层的熔点，
在所述半导体元件层的侧面隔着绝缘层(4)形成有所述第三共晶合金层。
2.如权利要求1所述的半导体发光元件，其特征在于：
所述第二共晶合金层的热膨胀系数大于所述第一共晶合金层和所述第三共晶合金层的热膨胀系数。
3.如权利要求1所述的半导体发光元件，其特征在于：
所述第一共晶合金层、所述第二共晶合金层和所述第三共晶合金层分别包含Au-Sn合金、Au-Ge合金和Au-Si合金中的至少任一个。
4.如权利要求3所述的半导体发光元件，其特征在于：
所述第一共晶合金层、所述第二共晶合金层和所述第三共晶合金层由Au-Sn合金构成，
所述第二共晶合金层的Sn的含有率大于所述第一共晶合金层和所述第三共晶合金层的Sn含有率。
5.如权利要求3所述的半导体发光元件，其特征在于：
所述第一共晶合金层和第三共晶合金层由Au-Ge合金构成，
所述第二共晶合金层由Au-Sn合金构成。 
6.一种照明装置，其具备半导体发光元件，其特征在于：
该半导体发光元件包括：
支撑基板(1)；
在所述支撑基板上形成的第一共晶合金层(2a)；
在所述第一共晶合金层上形成的第二共晶合金层(2b)；
在所述第二共晶合金层上形成的第三共晶合金层(2c)；和
在所述第三共晶合金层上形成的包括发光层(3d)的半导体元件层(3)，
所述第二共晶合金层的熔点低于所述第一共晶合金层和所述第三共晶合金层的熔点
在所述半导体元件层的侧面隔着绝缘层(4)形成有所述第三共晶合金层。
7.如权利要求6所述的照明装置，其特征在于：
所述第二共晶合金层的热膨胀系数大于所述第一共晶合金层和所述第三共晶合金层的热膨胀系数。
8.如权利要求6所述的照明装置，其特征在于：
所述第一共晶合金层、所述第二共晶合金层和所述第三共晶合金层分别包含Au-Sn合金、Au-Ge合金和Au-Si合金中的至少任一个。
9.一种半导体发光元件的制造方法，其特征在于，包括：
形成包括发光层(3d)的半导体元件层(3)的工序；
在支撑基板(1)和所述半导体元件层之间，从所述支撑基板一侧开始依次配置第一共晶合金层(2a)、第二共晶合金层(2b)和第三共晶合金层(2c)的工序；和
通过加热，隔着所述半导体元件层的电极与所述第一共晶合金层、所述第二共晶合金层和所述第三共晶合金层，对所述半导体元件层和所述支撑基板进行接合的工序，
所述第二共晶合金层的熔点低于所述第一共晶合金和所述第三共 晶合金层的熔点，
对所述半导体元件层和所述支撑基板进行接合的工序的加热温度在所述第二共晶合金层的熔点以上，并且不到所述第一共晶合金层和所述第三共晶合金层的熔点，
配置所述第一共晶合金层、所述第二共晶合金层和所述第三共晶合金层的工序包括：在所述半导体元件层的侧面隔着绝缘层形成所述第三共晶合金层的工序。
10.如权利要求9所述的半导体发光元件的制造方法，其特征在于：
配置所述第一共晶合金层、所述第二共晶合金层和所述第三共晶合金层的工序包括：
在所述半导体元件层上，依次形成所述第三共晶合金层、所述第二共晶合金层和所述第一共晶合金层的工序；和
在所述第一共晶合金层上配置所述支撑基板的工序。
11.如权利要求9所述的半导体发光元件的制造方法，其特征在于：
配置所述第一共晶合金层、所述第二共晶合金层和所述第三共晶合金层的工序包括：
在所述半导体元件层上依次形成所述第三共晶合金层、所述第二共晶合金层和所述第一共晶合金层的一部分的工序；
在所述支撑基板上形成所述第一共晶合金层的一部分的工序；和
在形成在所述半导体元件层上的所述第一共晶合金层的一部分上配置形成在所述支撑基板上的所述第一共晶合金层的一部分的工序。
12.如权利要求9所述的半导体发光元件的制造方法，其特征在于：
形成所述半导体元件层的工序包括在生长基板(8)上形成所述半导体元件层的工序；
还包括将所述生长基板从所述半导体元件层除去的工序。 
13.如权利要求9所述的半导体发光元件的制造方法，其特征在于：
所述第二共晶合金层的热膨胀系数大于所述第一共晶合金层和所述第三共晶合金层的热膨胀系数。
14.如权利要求9所述的半导体发光元件的制造方法，其特征在于：
所述第一共晶合金层、所述第二共晶合金层和所述第三共晶合金层分别包含Au-Sn合金、Au-Ge合金和Au-Si合金中的至少任一个。
15.如权利要求14所述的半导体发光元件的制造方法，其特征在于：
所述第一共晶合金层、所述第二共晶合金层和所述第三共晶合金层由Au-Sn合金构成，
所述第二共晶合金层的Sn的含有率大于所述第一共晶合金层和所述第三共晶合金层的Sn含有率。
16.如权利要求14所述的半导体发光元件的制造方法，其特征在于：
所述第一共晶合金层和所述第三共晶合金层由Au-Ge合金构成，
所述第二共晶合金层由Au-Sn合金构成。 
CN2007800017496A 2006-10-13 2007-10-12 半导体发光元件、照明装置和半导体发光元件的制造方法 Active CN101361203B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP280409/2006 2006-10-13
JP2006280409 2006-10-13
JP2007266058A JP5113478B2 (ja) 2006-10-13 2007-10-12 半導体発光素子、照明装置および半導体発光素子の製造方法
JP266058/2007 2007-10-12
PCT/JP2007/069968 WO2008044769A1 (en) 2006-10-13 2007-10-12 Semiconductor light emitting device, lighting system and process for producing semiconductor light emitting device

Publications (2)

Publication Number Publication Date
CN101361203A CN101361203A (zh) 2009-02-04
CN101361203B true CN101361203B (zh) 2012-05-02

Family

ID=39282956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800017496A Active CN101361203B (zh) 2006-10-13 2007-10-12 半导体发光元件、照明装置和半导体发光元件的制造方法

Country Status (6)

Country Link
US (1) US7880177B2 (zh)
EP (1) EP2063468B1 (zh)
JP (1) JP5113478B2 (zh)
KR (1) KR101329908B1 (zh)
CN (1) CN101361203B (zh)
WO (1) WO2008044769A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818466B1 (ko) * 2007-02-13 2008-04-02 삼성전기주식회사 반도체 발광소자
KR101327106B1 (ko) * 2007-08-09 2013-11-07 엘지이노텍 주식회사 반도체 발광소자
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
JP5334158B2 (ja) * 2008-07-15 2013-11-06 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2010067858A (ja) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
DE102008050573A1 (de) 2008-10-06 2010-04-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102009033686A1 (de) 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
KR101014013B1 (ko) * 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101081193B1 (ko) * 2009-10-15 2011-11-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101072034B1 (ko) 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101707118B1 (ko) * 2010-10-19 2017-02-15 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
TW201351699A (zh) * 2012-06-05 2013-12-16 Lextar Electronics Corp 發光二極體及其製造方法
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP2014220533A (ja) * 2014-08-26 2014-11-20 株式会社東芝 半導体発光素子及び半導体発光装置
WO2016157850A1 (ja) * 2015-03-30 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光ユニット、発光パネル装置、および発光パネル装置の駆動方法
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2221570B (en) * 1988-08-04 1992-02-12 Stc Plc Bonding a semiconductor to a substrate
JP3269251B2 (ja) 1994-03-31 2002-03-25 株式会社デンソー 積層型半導体装置の製造方法
JP4050444B2 (ja) * 2000-05-30 2008-02-20 信越半導体株式会社 発光素子及びその製造方法
WO2003034508A1 (en) 2001-10-12 2003-04-24 Nichia Corporation Light emitting device and method for manufacture thereof
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
US20040104395A1 (en) 2002-11-28 2004-06-03 Shin-Etsu Handotai Co., Ltd. Light-emitting device, method of fabricating the same, and OHMIC electrode structure for semiconductor device
JP4120796B2 (ja) 2003-01-31 2008-07-16 信越半導体株式会社 発光素子及び発光素子の製造方法
KR100958054B1 (ko) * 2003-03-08 2010-05-13 삼성전자주식회사 반도체 레이저 다이오드의 서브 마운트, 그 제조방법 및이를 채용한 반도체 레이저 다이오드 조립체
JP4159437B2 (ja) 2003-09-29 2008-10-01 三洋電機株式会社 照明装置
EP1733439B1 (en) * 2004-03-18 2013-05-15 Panasonic Corporation Nitride based led with a p-type injection region
JP4145287B2 (ja) * 2004-06-17 2008-09-03 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP4597796B2 (ja) 2004-07-08 2010-12-15 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
CN100388517C (zh) 2004-07-08 2008-05-14 夏普株式会社 氮化物系化合物半导体发光元件及其制造方法
KR100548949B1 (ko) * 2004-07-09 2006-02-02 율촌화학 주식회사 생분해성 전분 용기 및 그 제조 방법
JP4592388B2 (ja) * 2004-11-04 2010-12-01 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体発光素子およびその製造方法
JP4906256B2 (ja) * 2004-11-10 2012-03-28 株式会社沖データ 半導体複合装置の製造方法
JP4617902B2 (ja) * 2005-01-31 2011-01-26 信越半導体株式会社 発光素子及び発光素子の製造方法
JP2006278463A (ja) 2005-03-28 2006-10-12 Dowa Mining Co Ltd サブマウント
JP4891556B2 (ja) * 2005-03-24 2012-03-07 株式会社東芝 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2006-210829A 2006.08.10

Also Published As

Publication number Publication date
EP2063468A4 (en) 2014-09-03
EP2063468B1 (en) 2018-09-19
KR101329908B1 (ko) 2013-11-14
JP5113478B2 (ja) 2013-01-09
KR20090064346A (ko) 2009-06-18
US20090173952A1 (en) 2009-07-09
EP2063468A1 (en) 2009-05-27
JP2008118125A (ja) 2008-05-22
US7880177B2 (en) 2011-02-01
WO2008044769A1 (en) 2008-04-17
CN101361203A (zh) 2009-02-04

Similar Documents

Publication Publication Date Title
CN101361203B (zh) 半导体发光元件、照明装置和半导体发光元件的制造方法
US8791481B2 (en) Light emitting device and manufacturing method for same
US8829554B2 (en) Light emitting element and a production method therefor
US10297719B2 (en) Micro-light emitting diode (micro-LED) device
US7736945B2 (en) LED assembly having maximum metal support for laser lift-off of growth substrate
US8426227B1 (en) Method of forming a micro light emitting diode array
US8373152B2 (en) Light-emitting element and a production method therefor
US20120168805A1 (en) Light emitting device and light emitting device package
JP2006332681A (ja) 発光ダイオードの製造方法
WO2014045883A1 (ja) Ｌｅｄ素子及びその製造方法
US7564069B2 (en) Light-emitting diode including pit therein
KR20140058969A (ko) 발광 다이오드 및 그 제조 방법
JP2007221146A (ja) 縦型発光素子及びその製造方法
CN102324458A (zh) 具有透明有机支撑基板的半导体发光器件及其制备方法
CN100449806C (zh) 氮化物基半导体发光装置及其制造方法
KR101534846B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP6617875B2 (ja) Ｌｅｄ素子及びその製造方法
TWI438923B (zh) 光電元件製造方法
KR101526566B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
CN103367579B (zh) 一种半导体发光器件的电流阻挡层及其制备方法
KR101499953B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
Yao et al. Investigation of n-ohmic contact of vertical GaN-based light-emitting diodes on graphite substrate with Ag-In bonding
JP2015130399A (ja) 発光素子及びその製造方法
US20180175249A1 (en) Light-emitting diode

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUTURE LIGHT LLC

Free format text: FORMER OWNER: SANYO ELECTRIC CO., LTD.

Effective date: 20130304

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130304

Address after: American California

Patentee after: Future Light, LLC

Address before: Osaka Japan

Patentee before: Sanyo Electric Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20161221

Address after: Osaka Japan

Patentee after: Sanyo Electric Co., Ltd.

Address before: American California

Patentee before: Future Light, LLC

TR01 Transfer of patent right

Effective date of registration: 20170414

Address after: Taiwan, China Hsinchu Science Park Road No. five, No. 5

Patentee after: Jingyuan Optoelectronics Co., Ltd.

Address before: Osaka Japan

Patentee before: Sanyo Electric Co., Ltd.

TR01 Transfer of patent right