KR20000027505A - 스택 패키지의 리드 프레임 접합 방법 - Google Patents

스택 패키지의 리드 프레임 접합 방법 Download PDF

Info

Publication number
KR20000027505A
KR20000027505A KR1019980045450A KR19980045450A KR20000027505A KR 20000027505 A KR20000027505 A KR 20000027505A KR 1019980045450 A KR1019980045450 A KR 1019980045450A KR 19980045450 A KR19980045450 A KR 19980045450A KR 20000027505 A KR20000027505 A KR 20000027505A
Authority
KR
South Korea
Prior art keywords
layer
solder
bonding
lead frame
diffusion barrier
Prior art date
Application number
KR1019980045450A
Other languages
English (en)
Other versions
KR100291510B1 (ko
Inventor
조순진
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980045450A priority Critical patent/KR100291510B1/ko
Publication of KR20000027505A publication Critical patent/KR20000027505A/ko
Application granted granted Critical
Publication of KR100291510B1 publication Critical patent/KR100291510B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 스택 패키지의 리드 프레임 접합 방법을 개시한다. 개시된 본 발명은, 수직으로 적층된 최소한 2개 이상의 반도체 칩 중, 상하부 반도체 칩에 연결된 각 상하부 리드 프레임(11,10)의 대향하는 부분에 접착층(20), 솔더 확산 방지층(21), 솔더층(22), 및 솔더 산화 방지층(23)을 순차적으로 도금하고, 각 솔더 산화 방지층(23)을 접합하여, 상하부 리드 프레임(11,10)을 전기적으로 연결한다. 접착층(20)은 솔더 확산 방지층(21)과 리드 프레임(10)간의 접착력이 취약하기 때문에 사용하는 층이고, 솔더 확산 방지층(21)은 솔더층(22)의 주석과 접착층(20)의 동이 직접 접촉하여 금속간 화합물을 형성하는 것을 방지하기 위한 층이다. 솔더층(22)은 각 리드 프레임(10,11)을 실질적으로 접합하는 층이다. 솔더 산화 방지층(23)은 솔더층(22)의 표면에 산화물이 쉽게 형성되기 때문에, 이를 방지하기 위한 층이다. 따라서, 본 발명에 의하면, 4개의 층으로 이루어진 다층 구조의 접합층에 의해 각 리드 프레임(10,11)이 접합되므로, 접합 강도가 대폭 강화된다.

Description

스택 패키지의 리드 프레임 접합 방법
본 발명은 스택 패키지의 리드 프레임 접합 방법에 관한 것으로서, 특히 적어도 2개 이상의 반도체 칩을 적층(stack)하여 하나의 패키지로 구성한 스택 패키지에서, 각 반도체 칩의 리드 프레임들을 전기적으로 연결되도록 접합하는 방법에 관한 것이다.
메모리 칩의 용량 증대는 빠른 속도로 진행되고 있다. 메모리 칩의 용량 증대, 다시 말하면 고집적화를 이룰 수 있는 방법으로는 한정된 반도체 칩의 공간내에 보다 많은 수의 셀을 제조해 넣는 기술이 일반적으로 알려지고 있으나, 이와 같은 방법은 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발 시간을 필요로 한다. 따라서 최근, 보다 쉬운 방법으로 고집적화를 이룰 수 있는 스택킹(stacking) 기술이 개발되어 이에 대한 연구가 활발히 진행되고 있다.
반도체 업계에서 말하는 스택킹이란 적어도 2개 이상의 반도체 칩을 수직으로 쌓아 올려 메모리 용량을 배가시키는 기술로써, 이러한 스택킹에 의하면, 예를 들어 2개의 64M DRAM급 칩을 적층하여 128M DRAM급으로 구성할 수 있고, 또 2개의 128M DRAM급 칩을 적층하여 256M DRAM급으로 구성할 수 있다.
상기와 같은 스택킹에 의한 패키지의 전형적인 예를 간단히 설명하면 다음과 같다.
패드가 상부면에 배치된 반도체 칩에 리드 프레임의 인너 리드가 접착제로 부착되고, 이 인너 리드는 패드에 금속 와이어로 연결되어 있다. 전체가 봉지제로 몰딩되면, 리드 프레임의 아우터 리드가 봉지제의 양측으로 돌출되어 있다.
이러한 하나의 패키지상에 동일 구조의 다른 패키지가 적층된다. 즉, 상부에 적층되는 패키지의 아우터 리드가 하부 패키지의 리드 프레임 중간에 접합되어서, 전기적 연결이 되므로써, 2개의 반도체 칩이 스택킹되도록 되어 있다.
그러나, 상기와 같은 일반적인 스택 패키지는, 패키지의 전체 두께가 너무 두껍다는 단점이 있다. 또한, 상부 패키지의 신호 전달 경로가, 상부 패키지의 아우터 리드를 통해서 하부 패키지의 리드 프레임을 거쳐야 하기 때문에, 전기적인 신호 경로가 너무 길다는 단점도 있다. 특히, 상하부 패키지의 리드를 솔더로 접합하는데, 이 솔딩 불량으로 접속 불량이 자주 야기되었다.
이러한 단점을 해소하기 위해, 도 1에 도시된 스택 패키지가 제시되었다. 도시된 바와 같이, 상하부 반도체 칩(1a,1b)가 소정 간격을 두고 배치되고, 상부 반도체 칩(1a)의 밑면에 상부 리드 프레임(2a)의 인너 리드(21a)가 접착 테이프(4a)로 부착되고, 금속 와이어(3a)에 의해 패드에 연결되어 있다. 또한, 하부 반도체 칩(1b)의 상부면에 하부 리드 프레임(2b)의 인너 리드(21b)가 접착 테이프(4b)로 부착되고, 금속 와이어(3b)에 의해 패드에 연결되어 있다. 즉, 상부 반도체 칩(1a)의 패드는 하부면에, 하부 반도체 칩(1b)의 패드는 상부면에 배치되어, 각 반도체 칩(1a,1b)은 대칭을 이루게 된다.
상부 리드 프레임(1a)의 아우터 리드(22a)는 하부 리드 프레임(2b)의 중간에 솔더(6)로 접합되어 있고, 하부 리드 프레임(2b)의 아우터 리드(22b)가 봉지제(5a)의 외부로 돌출되어 있다.
상기와 같은 스택킹 구조 외에도 패드의 배치 방향에 따라 스택킹 구조가 달라질 수가 있다. 그러나, 어떠한 구조의 스택 패키지에서도 각 리드 프레임을 전기적으로 접합하는 기술은 대동소이하고, 각각의 접합 기술간에 큰 차이는 없다.
스택 패키지에서 가장 중요한 핵심은 각 반도체 칩간을 전기적으로 확실하게 연결해야만 한다는 점이다. 즉, 각 반도체 칩들의 리드 프레임간의 전기적 연결이 안정적이면서 견고하게 확보되어야만 한다.
그런데, 종래의 리드 프레임 접합 방법은 플럭스(flux) 형태의 솔더만을 이용한다. 즉, 하부 리드 프레임상에 단층 구조의 솔더 페이스트를 도포하고, 솔더 상부에 상부 리드 프레임을 포갠 후 열을 가함으로써, 각 리드 프레임을 접합하도록 되어 있다.
그러나, 상기와 같은 종래의 리드 프레임 접합 방법은, 단층 구조의 솔더 페이스트만을 사용하기 때문에 접합 강도가 매우 취약하여, 리드 프레임간에 전기적 단락이 자주 발생되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 접합층을 다층 구조로 구성하여, 리드 프레임간의 접합 강도를 강화시킬 수 있는 스택 패키지의 리드 프레임 접합 방법을 제공하는데 목적이 있다.
도 1은 종래의 리드 프레임 접합 방법을 설명하기 위한 일반적인 스택 패키지의 한 예를 나타낸 단면도
도 2는 본 발명에 따른 리드 프레임 접합 방법을 나타낸 도면
- 도면의 주요 부분에 대한 부호의 설명 -
10 - 하부 리드 프레임 11 - 상부 리드 프레임
20 - 접착층 21 - 솔더 확산 방지층
22 - 솔더층 23 - 솔더 산화 방지층
상기와 같은 목적을 달성하기 위한 본 발명에 따른 리드 프레임 접합 방법은 다음과 같은 단계로 이루어진다.
수직으로 적층된 최소한 2개 이상의 반도체 칩의 패드에 연결된 상하부 리드 프레임의 대향하는 부분에 접착층, 솔더 확산 방지층, 솔더층, 및 솔더 산화 방지층을 순차적으로 도금하고, 상하부 리드 프레임을 열압착으로 접합한다.
접착층은 솔더 확산 방지층과 리드 프레임간의 접착력이 취약하기 때문에 사용하는 층으로서, 그 재질로는 동(Cu)이 바람직하고, 두께는 0.5 내지 1 ㎛인 것이 바람직하다.
솔더 확산 방지층은 솔더층의 주석(Sn)과 접착층의 동(Cu)이 직접 접촉하여 금속간 화합물을 형성하는 것을 방지하기 위한 층이다. 금속간 화합물은 리드 프레임과 접착성이 극히 약하기 때문에, 접착층의 기능을 상실시키므로, 이를 방지하기 위해 솔더 확산 방지층이 사용되고, 이 층의 재질로는 니켈(Ni), 또는 은(Ag)으로서, 1 내지 4 ㎛의 두께로 도금하는 것이 바람직하다.
솔더층은 각 리드 프레임을 실질적으로 접합하는 층으로서, 납-주석(Pb-Sn) 계열이나 순수 주석 재질을 사용할 수가 있으며, 4 내지 8 ㎛의 두께로 도금하는 것이 바람직하다.
솔더 산화 방지층은 솔더층의 표면에 산화물이 쉽게 형성되기 때문에, 이를 방지하기 위한 층이다. 즉, 솔더층 표면에 산화물이 존재하면, 산화물은 용융 온도가 매우 높기 때문에 접합을 불가능하게 하므로, 이를 방지하기 위해 솔더 산화 방지층이 사용된다. 이 산화 방지층의 재질로는 금(Au), 은(Ag), 또는 팔라듐(Pd) 중의 하나로서, 0.1 내지 1 ㎛의 두께로 도금하는 것이 바람직하다.
상기와 같은 다층 구조의 접합층 표면의 유기물을 제거하기 위해서, 표면을 플라즈마로 세척하거나, 또는 유기 용제에 침지시킨 상태에서 초음파 세척을 하는 것도 바람직하다. 유기 용제로는 아세톤(aceton)이나 트리클로로에틸렌(trichloroethylene)인 것이 바람직하다.
또한, 접합시 산화 방지를 위해, 질소나 아르곤 가스 분위기에서 접합을 실시하는 것도 바람직하다.
상기된 본 발명의 구성에 의하면, 4층으로 구성된 접합층으로 각 리드 프레임을 접합하게 되므로써, 종래의 단층 구조에 비해서 접합 강도가 대폭 강화된다. 따라서, 스택 패키지에서 각 반도체 칩의 리드 프레임들간에 단선되는 사고가 방지된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
도 2는 본 발명에 따른 리드 프레임 접합 방법을 나타낸 도면이다.
도시된 바와 같이, 본 발명에 따른 접합층은 종래의 단층 구조가 아니라 4개의 층으로 이루어진 다층 구조로서, 이 4개의 접합층을 매개로 상하부 리드 프레임(11,10)이 접착된다. 상하부 리드 프레임(11,10)의 인너 리드는 상하로 스택킹된 2개의 반도체 칩 각각에 접착되어서, 각 반도체 칩의 패드에 본딩되어 있다.
4개의 접합층은 접착층(20), 솔더 확산 방지층(21), 솔더층(22), 및 솔더 산화 방지층(23)이 상하부 리드 프레임(11,10)의 대향하는 부분에 순차적으로 도금되는 것에 의해 이루어진다. 이하에서는, 접합층의 각 층을 도금 순서대로 설명하면서 그 기능도 병행하여 설명한다.
우선, 상하부 리드 프레임(11,10)상에 접착층(20)을 도금한다. 접착층(20)은, 이 상부에 도금될 솔더 확산 방지층(21)의 재질이 리드 프레임 재질(Fe-42Ni, Cu-alloy)과 접착성이 좋지 않기 때문에 사용되는 층이다. 따라서, 접착층(20)의 재질은 리드 프레임(10)과 솔더 확산 방지층(21)의 각 재질 모두와 접착성이 우수한 물질이어야 한다. 이 물질로는 동이 바람직하고, 또한 도금 두께는 0.5 내지 1 ㎛ 정도인 것이 바람직하다.
이어서, 접착층(20)상에 솔더 확산 방지층(21)을 도금한다. 솔더 확산 방지층(21)은, 이 상부에 도금될 솔더층(22)과 접착층(20)이 직접 접촉하여 금속간 화합물을 형성하는 것을 방지하는 층이다. 보다 구체적으로 설명하면, 접착층(20)의 재질인 동은 솔더층(22)의 구성 원소 중 하나인 주석과 반응하게 되면, Cu6Sn5, Cu3Sn 형태의 금속간 화합물을 형성하는데, 이 금속간 화합물은 리드 프레임(10)과의 접착성이 매우 약하기 때문에 접착층(20)의 기능을 상실시키게 된다. 따라서, 동과 주석의 확산을 방지하여 금속간 화합물이 형성되는 것을 방지하기 위해서 솔더 확산 방지층(21)이 사용되고, 그 재질로는 니켈이나 은이 바람직하고, 도금 두께로는 1 내지 4 ㎛인 정도가 바람직하다.
이와 같은 기능을 갖는 솔더 확산 방지층(21)상에 실제 접합시 용융되어 접합을 행하는 솔더층(22)을 도금한다. 솔더층(22)은 납-주석 계열이나 순수 주석 계열의 재질이 사용될 수가 있고, 도금 두께로는 4 내지 8 ㎛인 정도가 바람직하다.
마지막으로, 솔더층(22)상에 솔더 산화 방지층(23)을 도금한다. 솔더 확산 방지층(23)은 솔더층(22) 표면에 산화물이 형성되는 것을 방지하는 층이다. 즉, 솔더층(22)의 재질 특성상 그 표면에 산화물이 쉽게 형성되는데, 이 산화물은 용융 온도가 매우 높아서 접합을 불가능하게 만든다. 따라서, 솔더층(22)상에 산화물이 형성되는 것을 방지하기 위해서 솔더 산화 방지층(23)이 사용되고, 이 층(23)의 재질로는 내산화성이 우수한 금이나 은, 또는 팔라듐인 것이 바람직하다. 특히, 솔더 산화 방지층(23)의 도금 두께는 0.1 내지 1 ㎛ 정도로 얇게 제어되어야 한다. 왜냐하면, 도금 두께가 0.1 ㎛ 이하가 되면 솔더층(22)상에 산화막 형성을 방지하는 기능이 저하되고, 반대로 1 ㎛ 이상이 되면 접합시 솔더간에 접촉을 방해하여 접합을 어렵게 하기 때문이다.
여기서, 전자의 2개의 공정을 배제하고 최후 공정인 솔더층(22)상에 솔더 산화 방지층(23)만을 도금한 것과 종래와 같이 단순히 솔더층만이 도금된 것과의 접합 강도를 비교해 본 결과, 종래의 접합 강도는 90㎏/㎠인 반면에 본 발명에 따른 접합 강도는 148㎏/㎠로서, 대략 1.5배 이상의 접합 강도 향상이란 효과가 발휘되었다. 따라서, 전자의 2개의 공정을 합하여 총 4층의 접합층으로 접합한 것과 종래 기술과의 접합 강도를 비교해보면, 그 차이는 더욱 커질 것임은 명백하다.
한편, 상기와 같은 4 단계 공정 후 상하부 리드 프레임(11,10)을 열압착하여 접착하기 전에, 접합층 표면의 유기물을 제거하기 위해서, 접합층 표면을 플라즈마 세척을 하거나, 또는 유기 용제에 접합층을 침지시키고 초음파 세척을 해주는 것도 바람직하다. 유기 용제로는 아세톤이나 트리클로로에틸렌인 것이 바람직하다.
또한, 상기와 같은 방법으로 각 리드 프레임(10,11)을 접합하는 중에 산화 작용을 방지하기 위해서, 전체 공정을 불활성 가스 분위기, 예를 들면 질소나 아르곤 가스 분위기에서 실시하는 것이 바람직하다.
이상에서 설명한 바와 같이 본 발명에 의하면, 접합층이 종래의 단층 구조에서 서로 다른 기능을 갖는 4층의 다층 구조가 되므로써, 각 리드 프레임간의 접합 강도가 대폭 향상된다. 따라서, 스택 패키지에서 각 리드 프레임들간의 접합력 약화로 인한 단선 사고가 억제되는 잇점이 있다.
이상에서는 본 발명에 의한 리드 프레임 접합 방법을 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (10)

  1. 최소한 2개 이상의 반도체 칩이 스택킹된 스택 패키지에서, 상기 각 반도체 칩의 리드 프레임을 전기적으로 접합시키는 방법에 있어서,
    상기 상하부 리드 프레임의 대향하는 부분 각각에 접착층을 도금하는 단계;
    상기 각 접착층상에 솔더 확산 방지층을 도금하는 단계;
    상기 각 솔더 확산 방지층상에 솔더층을 도금하는 단계; 및
    상기 각 솔더층상에 솔더 산화 방지층을 도금한 후, 상기 상하부 리드 프레임의 솔더 산화 방지층을 맞대어서 열압착하여 두 리드 프레임을 접합하는 단계를 포함하고,
    상기 접착층은 리드 프레임과 솔더 확산 방지층간의 접착력을 보완하고, 상기 솔더 확산 방지층은 접착층과 솔더층간에 접착력을 약화시키는 금속간 화합물이 형성되는 것을 방지하며, 상기 솔더 산화 방지층은 솔더층 표면에 접합을 불가능하게 하는 산화막이 형성되는 것을 방지하는 것을 특징으로 하는 스택 패키지의 리드 프레임 접합 방법.
  2. 제 1 항에 있어서, 상기 접착층의 재질은 동이고, 0.5 내지 1 ㎛ 두께로 도금하는 것을 특징으로 하는 스택 패키지의 리드 프레임 접합 방법.
  3. 제 1 항에 있어서, 상기 솔더 확산 방지층의 재질은 니켈 또는 은이고, 1 내지 4 ㎛ 두께로 도금하는 것을 특징으로 하는 스택 패키지의 리드 프레임 접합 방법.
  4. 제 1 항에 있어서, 상기 솔더층의 재질은 납-주석 계열 또는 순수 주석 계열이고, 4 내지 8 ㎛ 두께로 도금하는 것을 특징으로 하는 스택 패키지의 리드 프레임 접합 방법.
  5. 제 1 항에 있어서, 상기 솔더 확산 방지층의 재질은 금이나 은 또는 팔라듐이고, 0.1 내지 1 ㎛ 두께로 도금하는 것을 특징으로 하는 스택 패키지의 리드 프레임 접합 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 상하부 리드 프레임 접합전에 전체 접합층 표면의 유기물 제거를 위해, 상기 접합층 표면을 플라즈마로 세척하는 것을 특징으로 하는 스택 패키지의 리드 프레임 접합 방법.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 상하부 리드 프레임 접합 전에 전체 접합층 표면의 유기물 제거를 위해, 상기 접합층을 유기 용제에 침지시키고 초음파로 세척하는 것을 특징으로 하는 스택 패키지의 리드 프레임 접합 방법.
  8. 제 7 항에 있어서, 상기 유기 용제는 아세톤 또는 트리클로로에틸렌인 것을 특징으로 하는 스택 패키지의 리드 프레임 접합 방법.
  9. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 각 리드 프레임 접합시 산화 방지를 위해, 각 공정 단계는 불활성 가스 분위기에서 실시하는 것을 특징으로 하는 스택 패키지의 리드 프레임 접합 방법.
  10. 제 9 항에 있어서, 상기 불활성 가스는 질소 또는 아르곤인 것을 특징으로 하는 스택 패키지의 리드 프레임 접합 방법.
KR1019980045450A 1998-10-28 1998-10-28 스택 패키지의 리드 프레임 접합 방법 KR100291510B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045450A KR100291510B1 (ko) 1998-10-28 1998-10-28 스택 패키지의 리드 프레임 접합 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045450A KR100291510B1 (ko) 1998-10-28 1998-10-28 스택 패키지의 리드 프레임 접합 방법

Publications (2)

Publication Number Publication Date
KR20000027505A true KR20000027505A (ko) 2000-05-15
KR100291510B1 KR100291510B1 (ko) 2001-07-12

Family

ID=19555839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045450A KR100291510B1 (ko) 1998-10-28 1998-10-28 스택 패키지의 리드 프레임 접합 방법

Country Status (1)

Country Link
KR (1) KR100291510B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419981B1 (ko) * 2001-04-04 2004-03-04 이규한 반도체 실장기판의 적층 구조
WO2015122694A1 (ko) * 2014-02-11 2015-08-20 주식회사 세미콘라이트 반도체 발광소자
KR20150123380A (ko) * 2014-04-24 2015-11-04 주식회사 세미콘라이트 반도체 발광소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419981B1 (ko) * 2001-04-04 2004-03-04 이규한 반도체 실장기판의 적층 구조
WO2015122694A1 (ko) * 2014-02-11 2015-08-20 주식회사 세미콘라이트 반도체 발광소자
US10205060B2 (en) 2014-02-11 2019-02-12 Semicon Light Co., Ltd. Semiconductor light emitting device
KR20150123380A (ko) * 2014-04-24 2015-11-04 주식회사 세미콘라이트 반도체 발광소자

Also Published As

Publication number Publication date
KR100291510B1 (ko) 2001-07-12

Similar Documents

Publication Publication Date Title
JP4294161B2 (ja) スタックパッケージ及びその製造方法
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
CN100565857C (zh) 用于倒装片的由被覆线形成的涂覆金属柱形突起
US7528014B2 (en) Semiconductor device and method of manufacturing the same
KR100315030B1 (ko) 반도체패키지의제조방법
US5350947A (en) Film carrier semiconductor device
US6452258B1 (en) Ultra-thin composite surface finish for electronic packaging
WO1991014282A1 (en) Semiconductor device having a plurality of chips
US6087712A (en) Lead frame containing leads plated with tin alloy for increased wettability and method for plating the leads
KR100291510B1 (ko) 스택 패키지의 리드 프레임 접합 방법
TW200901410A (en) A carrier for bonding a semiconductor chip onto and a method of contacting a semiconductor chip to a carrier
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
JPH1074879A (ja) 半導体装置用リードフレーム
US6232651B1 (en) Lead frame for semiconductor device
KR20010070088A (ko) 반도체장치, 외부접속단자 구조체 및 반도체장치의 제조방법
JP2000068396A (ja) ハーメチックシール用カバー
KR100189818B1 (ko) 반도체 리드 프레임
KR100419981B1 (ko) 반도체 실장기판의 적층 구조
JP7382167B2 (ja) 電子装置、および電子装置の製造方法
JPS62196839A (ja) ハイブリツド型半導体装置
KR100254271B1 (ko) 다층 도금 리이드 프레임
KR100825780B1 (ko) 레이저 솔더링을 이용한 리드프레임형 적층패키지의 제조방법
KR19980034119A (ko) 반도체 칩 적층형 패키지
KR100962305B1 (ko) 반도체 팩키지용 리드프레임의 선도금 방법
JPH07106489A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee