WO2015186972A1 - 반도체 발광소자 및 이의 제조방법 - Google Patents

반도체 발광소자 및 이의 제조방법 Download PDF

Info

Publication number
WO2015186972A1
WO2015186972A1 PCT/KR2015/005582 KR2015005582W WO2015186972A1 WO 2015186972 A1 WO2015186972 A1 WO 2015186972A1 KR 2015005582 W KR2015005582 W KR 2015005582W WO 2015186972 A1 WO2015186972 A1 WO 2015186972A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
light emitting
semiconductor
layer
film
Prior art date
Application number
PCT/KR2015/005582
Other languages
English (en)
French (fr)
Inventor
전수근
김태현
김태진
박준천
김병섭
김종원
박기만
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140067575A external-priority patent/KR101588825B1/ko
Priority claimed from KR1020140140892A external-priority patent/KR20160046010A/ko
Priority claimed from KR1020140140891A external-priority patent/KR20160046009A/ko
Priority claimed from KR1020150008036A external-priority patent/KR101609763B1/ko
Priority claimed from KR1020150032927A external-priority patent/KR101697961B1/ko
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to CN201580029434.7A priority Critical patent/CN106415859B/zh
Priority to US15/316,125 priority patent/US10032960B2/en
Publication of WO2015186972A1 publication Critical patent/WO2015186972A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds

Definitions

  • the present disclosure relates to a semiconductor light emitting device as a whole, and a manufacturing method thereof, and more particularly, to a semiconductor light emitting device having improved brightness by reducing light loss.
  • the present invention also relates to a semiconductor light emitting device having reduced damage to the semiconductor light emitting device, and a method of manufacturing the same.
  • the semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device.
  • the group III nitride semiconductor consists of a compound of Al (x) Ga (y) In (1-x-y) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • GaAs type semiconductor light emitting elements used for red light emission, etc. are mentioned.
  • the Group III nitride semiconductor light emitting device is a substrate 10 (eg, sapphire substrate), a buffer layer 20, a buffer layer (grown on the substrate 10) 20, an n-type Group III nitride semiconductor layer 30 grown on the n-type Group III nitride semiconductor layer 30, an active layer 40 grown on the n-type Group III nitride semiconductor layer 30, a p-type Group III nitride semiconductor layer 50 grown on the active layer 40 ), a current diffusion conductive film 60 formed on the p-type group III nitride semiconductor layer 50, a p-side bonding pad 70 formed on the current diffusion conductive film 60, and a p-type group III nitride semiconductor layer 50 )
  • the active layer 40 includes an n-side bonding pad 80 and a passivation layer 90 formed on the n-type group III nitride semiconductor layer 30 exposed by mes
  • FIG. 2 is a view showing an example of a semiconductor light emitting device disclosed in US Patent No. 7,262,436, the semiconductor light emitting device is a substrate 100, an n-type semiconductor layer 300 is grown on the substrate 100, Active layers 400 grown on the n-type semiconductor layer 300, p-type semiconductor layers 500 grown on the active layer 400, electrodes 901, 902, 903 functioning as reflective films formed on the p-type semiconductor layer 500, and etching And an n-side bonding pad 800 formed on the exposed n-type semiconductor layer 300.
  • a chip having such a structure that is, a chip in which both the electrodes 901, 902, 903 and the electrode 800 are formed on one side of the substrate 100, and the electrodes 901, 902, 903 function as a reflective film is called a flip chip.
  • the electrodes 901, 902 and 903 may include a high reflectance electrode 901 (eg Ag), an electrode 903 (eg Au) for bonding, and an electrode 902 which prevents diffusion between the electrode 901 material and the electrode 903 material; Example: Ni).
  • This metal reflective film structure has a high reflectance and has an advantage in current spreading, but has a disadvantage of light absorption by metal.
  • the semiconductor light emitting device includes a substrate 100, a buffer layer 200, and a buffer layer 200 grown on the substrate 100. It is formed on the n-type semiconductor layer 300, the active layer 400 is grown on the n-type semiconductor layer 300, the p-type semiconductor layer 500, the p-type semiconductor layer 500 is grown on the active layer 400 And a transmissive conductive film 600 having a current spreading function, a p-side bonding pad 700 formed on the transmissive conductive film 600, and an n-side bonding pad formed on the etched and exposed n-type semiconductor layer 300 ( 800).
  • the distributed Bragg reflector 900 (DBR: Distributed Bragg Reflector) and the metal reflecting film 904 are provided on the transparent conductive film 600. According to this configuration, the light absorption by the metal reflective film 904 is reduced, but there is a disadvantage in that current spreading is not smoother than using the electrodes 901, 902, 903.
  • DBR Distributed Bragg Reflector
  • FIG. 4 is a diagram illustrating an example of a series-connected LED (A, B) disclosed in US Patent No. 6,547,249, a plurality of LED (A, B) is connected in series as shown in Figure 4 because of various advantages It is used.
  • connecting a plurality of LEDs A and B in series reduces the number of external circuits and wire connections, and reduces the light absorption loss due to the wires.
  • the power supply circuit can be further simplified.
  • the interconnector 34 is deposited to connect the p-side electrode 32 and the n-side electrode 32 of the neighboring LEDs (A, B).
  • a plurality of semiconductor layers must be etched to expose the sapphire substrate 20 in an isolation process for electrically insulating the plurality of LEDs (A, B), because the etch depth is long and takes a long time and the step is large. It is difficult to form the interconnector 34.
  • the interconnector 34 is formed to have a gentle inclination as shown in FIG. 3 by using the insulator 30, there is a problem in that the integration between the LEDs A and B is increased.
  • FIG. 5 is a diagram illustrating an example of a semiconductor light emitting device disclosed in US Patent Publication No. 7,098,543, and illustrates a structure in which a SMD type flip chip 100 is connected to a Zener diode 200 as an ESD protection device. have.
  • a non-conductive reflective film wherein the light absorption prevention film exposed from the electrode is formed longer than the abnormal region when viewed from a cross section of the electrode so as to block the light from the active layer from entering the abnormal region.
  • FIG. 1 is a view showing an example of a conventional group III nitride semiconductor light emitting device
  • FIG. 2 is a view showing an example of a semiconductor light emitting device disclosed in US Patent No. 7,262,436;
  • FIG. 3 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2006-20913;
  • FIG. 4 is a view showing an example of a series-connected LED (A, B) disclosed in US Patent No. 6,547,249,
  • FIG. 5 is a view showing an example of a semiconductor light emitting device disclosed in US Patent No. 7,098,543;
  • FIG. 6 is a diagram illustrating an example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 7 is a view illustrating an example of a cross section taken along a line A-A in FIG. 6,
  • FIG. 8 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 9 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 10 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 11 is a view illustrating an example of a cross section taken along a line B-B of FIG. 10;
  • FIG. 12 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 13 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 14 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 15 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • 16 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 17 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 18 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • 19 is a view showing an example of generation of cracks upon detachment of a flip chip having a non-conductive reflective film
  • 20 is a view for explaining an example in which a crack generated at an edge propagates inward
  • 21 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • 22 is a view for explaining an example of a wafer on which a plurality of semiconductor light emitting elements are formed
  • FIG. 23 is a view showing an example of a cross section taken along the line A-A of FIG. 21,
  • 24 is a view showing an example in which propagation of a crack is blocked by a blocking surface
  • 25 is a view showing another example of a semiconductor light emitting device according to the present disclosure.
  • 26 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 27 is a view showing an example of a cross section taken along the line B-B of FIG. 25,
  • 28 and 29 are views illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • FIG. 30 is a view for explaining another example in which the propagation of cracks is blocked by a blocking surface
  • 31 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 32 is a view for explaining characteristics of a semiconductor light emitting device according to the present disclosure.
  • 33 is a view for explaining an example of a non-conductive reflective film
  • 34 is a view for explaining an example of a light absorption prevention film
  • 35 is a view for explaining the results of experiments between the height of the electrode, the abnormal region, and the light absorption prevention film;
  • 36 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 37 is a view showing an example of a cross section cut along a line A-A in FIG. 36,
  • FIG. 38 is a view illustrating an example of a cross section taken along a line B-B in FIG. 36;
  • 39 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 40 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • 41 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 42 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 43 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 44 and 45 are views for explaining still another example of the semiconductor light emitting device according to the present disclosure.
  • 46 to 48 are views illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • 49 and 50 are views for explaining still another example of a semiconductor light emitting device according to the present disclosure.
  • 51 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • FIG. 52 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • 53 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure
  • FIG. 6 is a view showing an example of a semiconductor light emitting device according to the present disclosure
  • Figure 7 is a view showing an example of a cross section taken along the line AA in Figure 6,
  • the semiconductor light emitting device is a first light emitting unit 101 ,
  • the second light emitting part 102 the insulating layer 35, the connecting electrode 95, the insulating reflective layer R, the first electrode parts 80, 81, 82, 85, and the second electrode part 70, 71. , 72,75.
  • the group III nitride semiconductor light emitting element will be described as an example.
  • the first light emitting unit 101 and the second light emitting unit 102 each include a plurality of semiconductor layers 30, 40, and 50 formed on the substrate 10. Sapphire, SiC, Si, GaN and the like are mainly used as the substrate 10, and the substrate 10 may be finally removed.
  • the positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device.
  • the plurality of semiconductor layers 30, 40, and 50 may include a buffer layer (not shown) formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (eg, Si-doped GaN), and different from the first conductivity.
  • An active layer 40 eg, an InGaN / (In) GaN multi-quantum well structure.
  • Each of the plurality of semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer may be omitted.
  • the first light emitting part 101 and the second light emitting part 102 may be trenched or etched by removing a plurality of peripheral semiconductor layers 30, 40, and 50 (eg, mesa etching). ) Is formed. Although the plurality of semiconductor layers 30, 40, 50 may be removed from the etching portions 21 and 25 to expose the substrate 10, the semiconductor layers 30, 40, 50 may be exposed between the plurality of semiconductor layers 30, 40, 50 and the substrate 10. Additional layers may be exposed. A plurality of semiconductor light emitting devices formed on the wafer are separated from the etching part 25 of the outer edges of the first light emitting part 101 and the second light emitting part 102 to be manufactured as individual semiconductor light emitting devices.
  • the first light emitting portion 101 and the second light emitting portion 102 when viewed from above, have a substantially rectangular shape and are provided so that the edges face each other.
  • the plurality of semiconductor layers 30, 40, and 50 are removed between the first light emitting unit 101 and the second light emitting unit 102 and the edges of the first light emitting unit 101 and the second light emitting unit 102.
  • Etch portions 21 and 25 may be exposed and the substrate 10 may be exposed.
  • the etching parts 21 and 25 are electrically isolated or insulated by themselves.
  • the width of the etching portion 21 between the first light emitting portion 101 and the second light emitting portion 102 is the etching portion 25 of the edge of the first light emitting portion 101 and the second light emitting portion 102. It is formed to be narrower than the width of (), and suppresses the reduction of the plurality of semiconductor layers (30, 40, 50) while ensuring a margin of the edge.
  • the width of the edge portion of the edge may mean the width of the edge portion of the plurality of semiconductor light emitting elements on the wafer, or may mean the edge portion 25 of the edge of the semiconductor light emitting element separated into individual elements.
  • the insulating layer 35 is a passivation layer having a translucent property, such as SiO 2, TiO 2 , and Al 2 O 3.
  • the material may be deposited on the etching portions 21 and 25.
  • An example in which the insulating layer 35 is formed in FIG. 6 is indicated by hatched lines.
  • the thickness of the deposition can be, for example, thousands of microns, but of course this thickness can be varied.
  • the etching portions 21 and 25 face the edges of the first light emitting portion 101 and the second light emitting portion 102 to each other between the first light emitting portion 101 and the second light emitting portion 102.
  • the light emitting device is formed along the plurality of light emitting parts, so that the electrical insulation can be more reliably formed.
  • the insulating layer 35 is preferably formed up to the etching portion 25 of the edge of the first light emitting portion 101 and the second light emitting portion 102 to further improve the reliability of electrical insulation, which will be described later.
  • the formation of the reflective layer R may help to alleviate or even the step or height difference.
  • the first branch portion 95a of the second branch electrode 75, the second ohmic electrode 72, and the connection electrode 95, which will be described later, is formed on the second semiconductor layer 50, and a light absorption prevention film is disposed below them.
  • the light absorption prevention film may be formed using SiO 2 , TiO 2, or the like, and may have only a function of reflecting some or all of the light generated from the active layer 40, and the second branch electrode 75.
  • the second ohmic electrode 72 and the connection electrode 95 may have only a function of preventing current from flowing directly below or may have both functions.
  • the insulating layer 35 is formed on the side surface of the first semiconductor layer 30 of the second light emitting unit 102, the exposed substrate 10, and the plurality of semiconductor layers 30 of the first light emitting unit 101. 40,50) on the side. 6 and 7, the second semiconductor layer 50 of the second light emitting part 102 corresponds to the second branch electrode 75 and the second ohmic electrode 72. ) Is formed on the second semiconductor layer 50 of the first light emitting part 101 to correspond to the first extension part 95a of the connection electrode 95. Accordingly, the insulating layer 35 also functions as a light absorption prevention film. Of course, it may be considered to form a light absorption prevention film in a separate process from the insulating layer 35, in which case it is also possible to form a thicker insulating layer 35.
  • the current diffusion conductive film 60 is preferably formed on the second semiconductor layer 50.
  • the current spreading capability is inferior, and in the case where the p-type semiconductor layer 50 is made of GaN, most of the current diffusion conductive film 60 should be assisted.
  • materials such as ITO and Ni / Au may be used as the current spreading conductive film 60.
  • connection electrode 95 crosses the insulating layer 35 between the first light emitting part 101 and the second light emitting part 102, and electrically connects the first light emitting part 101 and the second light emitting part 102 to each other.
  • the connection electrode 95 includes a first extension portion 95a, a second extension portion 95b, and a connection portion 95c
  • the insulating reflective layer R includes the first light emitting portion 101 and the first extension portion 95c. 2 covers the light emitting part 102, the connection electrode 95, and the insulating layer 35.
  • the first extension part 95a extends along the edge of the first light emitting part 101 between the current spreading conductive film 60 of the first light emitting part 101 and the insulating reflective layer R.
  • the second extension part 95b extends along the edge of the second light emitting part 102 on the etched and exposed first semiconductor layer 30 of the second light emitting part 102.
  • the connection part 95c extends over the insulating layer 35 between the first light emitting part 101 and the second light emitting part 102, and is formed on side surfaces of the first light emitting part 101 and the second light emitting part 102. It extends over the insulating layer 35 and is connected to the first extension part 95a and the second extension part 95b.
  • the first extension portion 95a and the second extension portion 95b extend on the opposite edge sides of the first light emitting portion 101 and the second light emitting portion 102, respectively. Therefore, the first extension 95a and the second extension 95b are formed so as to prevent the first extension 95a and the second extension 95b from extending near the center of the first light emission portion 101 and the second light emission portion 102.
  • the first extension portion 95a and the second extension portion 95b extend in the form of branches as described above to facilitate current supply or diffusion, and may be formed to be substantially parallel to each other. As described above, since the first extension part 95a and the second extension part 95b, which are a kind of electrode, extend and face each other at a narrow interval, the insulating layer 35 is formed only below the connection part 95c.
  • the insulating layer 35 is entirely present between the first light emitting part 101 and the second light emitting part 102. Does not become.
  • the insulating reflective layer R is formed to cover the first light emitting part 101, the second light emitting part 102, the connection electrode 95, and the insulating layer 35, and emits light from the active layer 40 to the substrate ( 10) Reflect to the side.
  • the insulating reflective layer R is formed of an insulating material to reduce light absorption by the metal reflective film, and may be formed as a single layer, but preferably, a distributed bragg reflector (DBR) or omni-directional reflector (ODR) is used. It may be a multilayer structure comprising.
  • the insulating reflective layer R may include a dielectric film 91b, a DBR 91a, and a clad film 91c sequentially stacked.
  • the first electrode parts 80, 81, 82, and 85 supply one of electrons and holes to the first semiconductor layer 30, and the second electrode parts 70, 71, 72, and 75 provide a second semiconductor layer ( 50) supply the other of electrons and holes.
  • At least one of the first electrode portions 80, 81, 82, 85 and the second electrode portions 70, 71, 72, 75 includes an electrical connection with the upper electrode formed on the insulating reflective layer (R).
  • the electrical connection penetrates through the insulating reflective layer R and electrically connects the upper electrode and the plurality of semiconductor layers 30, 40, and 50.
  • the improvement of the reliability of the electrical connection by forming the insulating layer 35 as an entirety of the etching units 21 and 25 may be applied to both flip chips and lateral chips.
  • the semiconductor light emitting device is a flip chip in which the upper electrodes 80 and 70 are provided on opposite sides of the plurality of semiconductor layers 30, 40 and 50 with respect to the insulating reflective layer R.
  • the first electrode portions 80, 81, 82, and 85 include a first upper electrode 80, a first electrical connection 81, and a first ohmic electrode 82.
  • the second electrode portions 70, 71, 72, and 75 include a second upper electrode 70, a second electrical connection 71, and a second ohmic electrode 72.
  • the ohmic electrodes 82 and 72 may be omitted, but are preferably provided to reduce contact resistance and to stabilize electrical connection.
  • the first ohmic electrode 82 is formed on the etched and exposed first semiconductor layer 30 of the first light emitting part 101, and the second ohmic electrode 72 is a current spreading current of the second light emitting part 102. It is provided on the conductive film 60.
  • the first upper electrode 80 is formed on the insulating reflective layer R of the first light emitting part 101, and the second upper electrode 70 is formed on the insulating reflective layer R of the second light emitting part 102.
  • the first electrical connection 81 penetrates the insulating reflective layer R to connect the first upper electrode 80 and the first ohmic electrode 82.
  • the second electrical connection 71 penetrates the insulating reflective layer R to connect the second upper electrode 70 and the second ohmic electrode 72.
  • the semiconductor light emitting element includes a first branch electrode 85 and a second branch electrode 75.
  • the first branch electrode 85 extends along an edge facing the first extension portion 95a of the connection electrode 95 on the etched and exposed first semiconductor layer 30 of the first light emitting portion 101. It is connected with the first electrical connection 81.
  • the second branch electrode 75 is disposed along an edge opposite the second extension 95b of the connection electrode 95 between the current diffusion conductive film 60 of the second light emitting part 102 and the insulating reflective layer R. Extends and is connected to the second electrical connection 71.
  • the extension portions 95a and 95b of the connection electrode 95 and the branch electrodes 85 and 75 extend to face each other at the edges of the first light emitting portion 101 and the second light emitting portion 102. have. Therefore, when the area of each light emitting unit is small in a device in which a plurality of light emitting units are connected in series and driven at high-voltage, a good structure is obtained in terms of current supply and / or uniformity of light emission.
  • the insulating reflective layer R is formed to cover the first light emitting part 101, the second light emitting part 102, the connection electrode 95, and the insulating layer 35.
  • Careful attention is required when forming the insulating reflective layer R due to the uneven structure due to the "
  • each material layer must be well formed to a specially designed thickness in order for the insulating reflective layer R to function well.
  • the distribution Bragg reflector may be composed of repeated stacks of SiO 2 / TiO 2 , SiO 2 / Ta 2 O 2 , or SiO 2 / HfO.
  • SiO 2 / TiO 2 has good reflection efficiency.
  • SiO 2 / Ta 2 O 2 , or SiO 2 / HfO may have good reflection efficiency.
  • the distribution Bragg reflector 91a is preferably formed by Physical Vapor Deposition (PVD), among others, by E-Beam Evaporation, Sputtering, or Thermal Evaporation.
  • the dielectric film 91b having a predetermined thickness can be formed to stably manufacture the distributed Bragg reflector 91a, and can also help to reflect light.
  • the material of the dielectric film 91b is SiO 2 , and the thickness thereof may be, for example, 0.2 ⁇ m to 1.0 ⁇ m.
  • the clad film 91c may be made of Al 2 O 3, SiO 2, SiON, MgF, CaF, or the like.
  • the insulating reflective layer R may have a total thickness of about 1 ⁇ m to about 8 ⁇ m.
  • the insulating reflective layer R does not reflect all the incident light, but may partially transmit the light.
  • the insulating reflective layer R due to the step difference or height difference between the light emitting parts 101 and 102 and the etching parts 21 and 25, there are regions in which each material layer of the insulating reflective layer R is hard to be formed to the designed thickness. In the region, the reflection efficiency is lowered and light may be transmitted.
  • the insulating layer 35 is formed on the edge etching portion 25 as well as the etching portion 21 between the first light emitting portion 101 and the second light emitting portion 102. The thickness of 35 can be adjusted as needed.
  • the insulating layer 35 reduces the height difference, and when the insulating reflective layers R are formed on the etching portions 21 and 25, the insulating layers 35 have a substantially uniform height depending on the position, so that each material layer of the insulating reflective layer R is formed. This helps to form the designed thickness. As a result, it is also helpful to the formation process of the insulating reflective layer R itself, and it can suppress that the reflection efficiency by the height difference falls.
  • FIG. 8 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • An insulating layer 35 is formed between the first light emitting part 101 and the second light emitting part 102 and the edge etching part. .
  • the connection electrode 95 is formed along the edges connected to the opposite edges, unlike the embodiment of FIG. 6, which is formed along the opposite edges of the first light emitting portion 101 and the second light emitting portion 102.
  • the first branch electrode 85 is formed along an edge of the first light emitting part 101 facing the first extension part 95a of the connection electrode 95, and the second branch electrode 75 is connected to the connection electrode 95. It is formed along the edge of the 2nd light-emitting part 102 which opposes the 2nd extended part 95b of 95. As shown in FIG.
  • extension parts 95a and 95b and the branch electrodes 85 and 75 face each other and the spacing between them is substantially equal, a plurality of light emitting parts are provided to provide a current supply in a semiconductor light emitting device having a relatively small area of each light emitting part. It is a good structure for improving the uniformity and uniformity of light emission. In addition, since there is no extension portion at the edges of the first light emitting portion 101 and the second light emitting portion 102 that face each other, it may be more free from the problem of electrical insulation.
  • the first extension part 95a is further extended along another edge of the first light emission part 101, and the second extension part is provided. 95b is further extended into the second light emitting part 102.
  • a first electrical connection 81 that is not connected to the first branch electrode 85 and independently communicates with the first semiconductor layer 30 is added.
  • FIG. 10 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 11 is a view showing an example of a cross section taken along line BB of FIG. 10, wherein the semiconductor light emitting device includes a first light emitting unit. 101, the second light emitting part 102, the protective part 201, the insulating reflective layer R, the first electrode part 80, 81, 82, 85, and the second electrode part 70, 71, 72, 75).
  • the protection part 201 includes a plurality of semiconductor layers 30, 40, and 50, and the first light emitting part 101, the second light emitting part 102, and the protection part 201 are etching parts 21, 25. It is electrically separated by itself.
  • An insulating layer 35 may be formed on the etching portions 21 and 25, and as described above, the insulating layer 35 may be formed to be thicker. As viewed from above, a part of the etching parts 21 and 25 around the protection part 201 is connected to the etching part 25 of the outer edge of the first light emitting part 101 and the second light emitting part 102.
  • connection electrode 95 electrically connects the first light emitting part 101 and the second light emitting part 102, and the insulating reflective layer R may protect the first light emitting part 101 and the second light emitting part 102.
  • the part 201, the connection electrode 95, and the insulating layer 35 are covered.
  • the protection part 201 is formed from below the first upper electrode 80 and below the second upper electrode 70 between the first light emitting part 101 and the second light emitting part 102.
  • the semiconductor light emitting device is a flip chip
  • the first electrode parts 80, 81, 82, and 85 are the first semiconductor layer 30 and the protection part 201 of the first light emitting part 101.
  • the second semiconductor layer 50 in electrical communication.
  • the second electrode parts 70, 71, 72, and 75 electrically communicate the second semiconductor layer 50 of the second light emitting part 102 and the first semiconductor layer 30 of the protection part 201.
  • the additional first electrical connection 281 penetrates the insulating reflective layer R to electrically connect the second upper electrode 70 and the first semiconductor layer 30 of the protection unit 201.
  • the additional second electrical connection 271 penetrates the insulating reflective layer R to electrically connect the first upper electrode 80 and the second semiconductor layer 50 of the protection unit 201.
  • the first light emitting part 101 and the second light emitting part 102 are connected in the forward direction by the connecting electrode 95, and the protection part 201 is the first light emitting part 101 and the second light emitting part 102. Is connected in the reverse direction.
  • the protection unit 201 functions as an ESD protection element (eg zener diode).
  • the protection unit 201 is formed together on the substrate 10 in the flip chip, and the protection unit 201 is compactly formed as shown in FIG. 10. It is formed between the 101 and the second light emitting unit 102, and formed without any additional process compared to the example shown in Figure 6, such as forming the etching portions (21, 25), the formation of the upper electrode, the connection electrode (95) There is an advantage. In addition, since it is not a configuration such as forming a long branch electrode for electrically connecting the protection unit 201 and each light emitting unit, there is no problem of increasing the light absorption by forming the metal branch long and the design is relatively free.
  • FIG. 12 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, in which the first extension part 95a and the second extension part 95b of the connection electrode are further extended.
  • the protection portion 201 may cause the first extension 95a to be curved around the periphery of the protection portion 201 to have a curve.
  • FIG. 13 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and a protection unit 201 is formed between the first light emitting unit 101 and the second light emitting unit 102 in the center thereof.
  • the connection electrodes 95a, 95b, and 95c are formed at both sides of the protection unit 201, respectively.
  • This example has the advantage of good symmetry compared to the example shown in FIG.
  • FIG. 14 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, in which the protection unit 201, the first light emitting unit 101, and the second light emitting unit 102 pass through the insulating layer 35. It is not connected by an electrical connection, but by additional connection electrodes 285 and 275 covered by the insulating layer 35.
  • the additional connection electrode 275 connects the first semiconductor layer 30 of the first light emitting part 101 to the second semiconductor layer 50 of the protection part 201, and the additional connection electrode 285 is formed of the first connection layer 285. 2
  • the second semiconductor layer 50 of the light emitting unit 102 and the first semiconductor layer 30 of the protection unit 201 are connected.
  • FIG. 15 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, in which connection electrodes 95a, 95b, and 95c are disposed on the insulating reflective layer R from the first light emitting portion 101 to the second light emitting portion ( Up to 102, the second semiconductor layer 50 and the second light emitting part 102 of the first light emitting part 101, respectively, by additional electrical connections 81, 71 penetrating through the insulating reflective layer R.
  • FIG. 16 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, wherein a third light emitting part 103 is added between the first light emitting part 101 and the second light emitting part 102. have.
  • the third light emitting unit 103 is connected to the first light emitting unit 101 and the second light emitting unit 102 by the connecting electrodes 95a, 95b, and 95c, respectively.
  • the protection part 201 is divided into two parts between the first light emitting part 101 and the third light emitting part 103 and between the second light emitting part 102 and the third light emitting part 103.
  • the second semiconductor layers 50 of the two portions are electrically connected to each other by an additional connection electrode 275.
  • the first, second, and third light emitting units 101, 102, and 103 are connected in the forward direction
  • the protection unit 201 is connected in the reverse direction.
  • FIG. 17 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and the present disclosure may be applied to a lateral chip other than the flip chip element.
  • four light emitting units 101, 102, 103, and 104 are connected in series by the connecting electrode 95 around the central protection unit 201.
  • An etching part is formed between the protection part 201 and the four light emitting parts 101, 102, 103, and 104, and the insulating layer 35 is entirely formed on the etching part.
  • the additional connection electrode 283 connects the second semiconductor layer 50 of the first light emitting part 101 to the first semiconductor layer 30 of the protection part 201, and the additional connection electrode 285 is formed of the second connection layer 285. 4
  • the first semiconductor layer 30 of the light emitting unit 104 and the second semiconductor layer 50 of the protection unit 201 are connected. Therefore, the protection unit 201 is connected to the light emitting units 101, 102, 103, 104 in the reverse direction.
  • the protection part 201 and the flip chip 101 may be insulated by an etching part, and an insulating layer 35 may be formed in the etching part.
  • the first upper electrode 80 and the second upper electrode 70 are formed apart from each other on the insulating reflective layer R, and the first electrical connection 81 is formed of the first semiconductor layer 30 and the first upper electrode 80.
  • the second electrical connection 71 connects the second semiconductor layer 50 and the second upper electrode 70.
  • the first branch electrode 85 and the second branch electrode 75 are formed at both sides of the central protection part 201, respectively.
  • An additional first electrical connection 281 connects the first semiconductor layer 30 and the second upper electrode 70 of the protection unit 201, and an additional second electrical connection 271 is a protection unit 201.
  • the second semiconductor layer 50 and the first upper electrode 80 are connected. Accordingly, one flip chip 101 and the protection unit 201 are connected in the reverse direction to form a semiconductor light emitting device having an ESD protection function.
  • FIG. 19 is a view showing an example of crack generation during separation of a flip chip having a non-conductive reflecting film.
  • the non-conductive reflecting film As a reflecting film, light absorption is reduced compared to the flip chip having the metal reflecting film.
  • the non-conductive reflecting film mainly contains a dielectric and is edged during the chip separation process. Cracks are likely to occur in the non-conductive reflecting film. In addition, a defect may occur in which such a crack propagates inside the semiconductor light emitting element, that is, toward the light emitting surface side.
  • FIG. 21 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 22 is a view illustrating an example of a wafer on which a plurality of semiconductor light emitting devices are formed
  • FIG. 23 is taken along line AA of FIG. 21.
  • the semiconductor light emitting device includes a plurality of semiconductor layers 30, 40, 50, a light absorption prevention film 41, a current spreading conductive film 60, a non-conductive reflecting film 91, a first electrode part, and a second electrode part. And a blocking surface 35.
  • the group III nitride semiconductor light emitting element will be described as an example.
  • a buffer layer eg AlN or GaN buffer layer
  • an undoped semiconductor layer eg un-doped GaN
  • a first semiconductor layer having a first conductivity 30; for example Si-doped GaN, an active layer 40 that generates light through recombination of electrons and holes (InGaN / (In) GaN multiquantum well structure)
  • a second semiconductor having a second conductivity different from the first conductivity Layer 50 eg, Mg doped GaN
  • the buffer layer 20 may be omitted, and each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers.
  • the first semiconductor layer 30 and the second semiconductor layer 50 may be formed with opposite conductivity, but are not preferable in the case of a group III nitride semiconductor light emitting device.
  • the first electrode part includes a first electrode 75 as an upper electrode, and electrically connects the first branch electrode 78 and the first electrode 75 and the first branch electrode 78 as electrical connections. With a connection 72.
  • the second electrode part includes a second electrode 85 as an upper electrode, and an electrical connection 82 connecting the second electrode 85 and the second branch electrode 88 as an electrical connection part.
  • the present disclosure may be applied to a semiconductor light emitting device whose electrode portion is different from the present example.
  • the example may be applied to a semiconductor light emitting device in which an n-side or p-side bonding electrode is positioned below a first semiconductor layer having a substrate removed and exposed to a conductive substrate as a vertical semiconductor light emitting device.
  • a part of the light generated in the active layer 40 may also be absorbed by the second branch electrode 88.
  • the light absorption prevention layer 41 is provided under the second branch electrode 88. do.
  • the light absorption prevention film 41 may have only a function of reflecting a part or all of the light generated in the active layer 40, and a current flows directly below the second branch electrode 88 from the second branch electrode 88. It may have only a function that prevents flow, or may have both functions.
  • the current spreading conductive film 60 is provided.
  • the current spreading conductive layer 60 may be formed between the light absorption prevention layer 41 and the second branch electrode 88 and may be formed to transmit light and cover the entire second semiconductor layer 50.
  • the current spreading ability is poor, and in the case where the p-type semiconductor layer 50 is made of GaN, most of the current diffusion conductive film 60 should be assisted.
  • materials such as ITO and Ni / Au may be used as the current spreading conductive film 60.
  • the nonconductive reflecting film 91 reflects light from the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50.
  • the nonconductive reflecting film 91 is formed of a nonconductive material to reduce light absorption by the metal reflecting film.
  • the nonconductive reflecting film 91 may be made of a single dielectric layer or may have a multilayer structure.
  • the non-conductive reflecting film 91 may include a dielectric film, a distributed Bragg reflector, and a clad film sequentially stacked.
  • the material of the dielectric film 91b is suitably SiO 2 , and the thickness thereof is preferably 0.2 ⁇ m to 1.0 ⁇ m. If the thickness of the dielectric film 91b is too thin, it may be insufficient to cover the lower electrodes 78 and 88 having a height of about 2 ⁇ m to 3 ⁇ m. It can be a burden. The thickness of the dielectric film 91b may then be thicker than the thickness of the subsequent distribution Bragg reflector 91a. In addition, it is necessary to form the dielectric film 91b in a manner more suitable for securing device reliability.
  • the dielectric film 91b made of SiO 2 is preferably formed by Chemical Vapor Deposition (CVD), and particularly, Plasma Enhanced CVD (PECVD).
  • the chemical vapor deposition method is advantageous compared to physical vapor deposition (PVD), such as E-Beam Evaporation.
  • PVD physical vapor deposition
  • E-Beam Evaporation a physical vapor deposition
  • the distributed Bragg reflector 91a is formed on the dielectric film 91b.
  • the distribution Bragg reflector may be composed of repeated stacks of SiO 2 / TiO 2 , SiO 2 / Ta 2 O 2 , or SiO 2 / HfO.
  • SiO 2 / TiO 2 has good reflection efficiency.
  • SiO 2 / Ta 2 O 2 , or SiO 2 / HfO may have good reflection efficiency.
  • the Distribution Bragg reflector 91a may be a physical vapor deposition (PVD), and among them, an electron beam deposition (E-Beam Evaporation) method. Or by sputtering or thermal evaporation.
  • the clad film 91c may be made of a metal oxide such as Al 2 O 3 , a dielectric film 91b such as SiO 2 , SiON, MgF, CaF, or the like.
  • One or more of the dielectric film 91b and the clad film 91c may be omitted.
  • the distribution Bragg reflector 91a is preferably formed of a light transmitting material (eg SiO 2 / TiO 2) to prevent absorption of light.
  • the dielectric film 91b may be formed of a dielectric (eg, SiO 2 ) having a refractive index smaller than the effective refractive index of the distribution Bragg reflector 91a.
  • the effective refractive index refers to the equivalent refractive index of light that can travel in a waveguide made of materials having different refractive indices.
  • the clad film 91c may also be made of a material (eg, Al 2 O 3, SiO 2, SiON, MgF, CaF) that is lower than the effective refractive index of the distribution Bragg reflector 91a.
  • the dielectric film 91b-the distributed Bragg reflector 91a-the clad film 91c can be described in terms of an optical waveguide.
  • the optical waveguide is a structure that guides the light by using total reflection by surrounding the light propagation part with a material having a lower refractive index. From this point of view, when the distributed Bragg reflector 91a is viewed as the propagation section, the dielectric film 91b and the clad film 91c surround the propagation section and can be viewed as part of the optical waveguide.
  • distributed Bragg reflector (91a) is composed of a pair of SiO 2 and TiO 2 are laminated a plurality of times.
  • the distribution Bragg reflector 91a may be formed of a combination of a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN, and a dielectric thin film (typically SiO 2 ) having a lower refractive index.
  • a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN
  • a dielectric thin film typically SiO 2
  • each layer conforms to 1/4 optical thickness of the wavelength.
  • the number of combinations is suitable for 4 to 40 pairs.
  • distributed Bragg reflector (91a) is composed of SiO 2 / TiO 2, and a refractive index of 1.46 of SiO 2, because the refractive index of TiO 2 is 2.4, the effective refractive index of the distributed Bragg reflector has a value of between 1.46 and 2.4. Therefore, the dielectric film 91b may be made of SiO 2 , and the thickness thereof is appropriately 0.2um to 1.0um.
  • the first distributed Bragg reflector 91a Prior to the deposition of the distributed Bragg reflector 91a, which requires precision, the first distributed Bragg reflector 91a can be stably manufactured by forming a dielectric film 91b having a predetermined thickness, and also helps to reflect light. Can be.
  • the clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 smaller than the effective refractive index of the first distributed Bragg reflector 91a.
  • the first electrode 75 is provided on the nonconductive reflective film 91 and supplies one of electrons and holes to the first semiconductor layer 30.
  • the second electrode 85 is provided on the non-conductive reflective film 91 so as to face the first electrode 75 to be insulated and spaced apart from each other, and supplies the other one of electrons and holes to the second semiconductor layer 50.
  • the blocking surface 35 is formed at the edges of the plurality of semiconductor layers 30, 40, and 50, so that cracks generated in the non-conductive reflecting film 91 are inward, for example, the first electrode 75. And propagates through the gap between the second electrode 85 and the second electrode 85.
  • the plurality of semiconductor layers 30, 40, and 50 have a rectangular shape when viewed in a plan view, and the first electrode 75 and the second electrode 85 have an approximately rectangular shape, and the edges It is provided to face each other.
  • the 40 may be mesa etched to expose the first semiconductor layer 30 (see FIG. 22). Meanwhile, the second semiconductor layer 50 and the active layer 40 are mesa-etched around the edges of the plurality of semiconductor layers 30, 40, and 50 to form grooves 32, and because of the grooves 32, The outer wall 37 is formed, and the side surface 33 of the outer wall 37 becomes a blocking surface due to the height difference of the outer wall 37.
  • the groove 32 may be formed in a part of the circumference of the semiconductor light emitting element only in a region where cracks generated in the non-conductive reflective film 91 easily propagate inward.
  • the thickness may be thinner than the non-conductive reflecting film 91 formed on the second semiconductor layer 50. Therefore, it becomes difficult to propagate the crack along the side surface 35 of the groove 32. Accordingly, the side surface 35 of the groove 32 may also be a blocking surface.
  • the non-conductive reflecting film 91 includes a plurality of semiconductor layers 30, 40, 50, a groove 32, and an exposure 25; Reference).
  • the scribing SCL10
  • the scribing is applied to the exposed 25 region and separated for each element, cracks are generated in the non-conductive reflective film 91 in the exposed 25 region, and thus, the plurality of semiconductor layers 30, 40, and 50 are disposed on the exposed layer 25. It can propagate up to the non-conductive reflecting film 91, which may adversely affect the appearance quality and light extraction efficiency.
  • the crack is primarily blocked due to the height difference by the side surface 33 (blocking surface) of the outer wall 37.
  • the cracks will be blocked by the blocking surface 33, but some may rise over the outer wall 37. At this time, the crack is again blocked by the blocking surface 35 so that propagation is more reliably prevented inward.
  • the height difference between the blocking surfaces 33 and 35 and the thickness of the non-conductive reflecting film 91 at the blocking surfaces 33 and 35 as described above are relatively thinner, so that the plurality of semiconductor layers 30, 40 and 50 are relatively thin. The cracks are difficult to propagate. Therefore, defects due to crack propagation are prevented.
  • the first branch electrode 78 is provided in the first semiconductor layer 30 in which the second semiconductor layer 50 and the active layer 40 are mesa-etched and exposed, and the first electrode 75 extends to form a non-conductive reflective film ( Electrical connection 72 penetrates 91 and is connected to first branch electrode 78.
  • the second branch electrode 88 is formed on the current spreading conductive film 60, and the second electrode 85 extends to form an electrical connection 82 passing through the non-conductive reflecting film 91 and the second branch electrode 88. ).
  • the first branch electrode 78 extends under the first electrode 75 under the second electrode 85, and the second branch electrode 78 extends under the second electrode 85. Stretched down.
  • the shape of the branch electrode may be changed, and an embodiment in which an pad having an island shape is provided in place of the strip-shaped branch electrode.
  • the first electrode 75 and the second electrode 85 may be deposited on the non-conductive reflective film 91 using sputtering equipment, E-beam equipment, or the like.
  • the first electrode 75 and the second electrode 85 are disposed to face each other.
  • the first electrode 75 and the second electrode 85 may be electrically connected to an external electrode (package, COB, submount, etc.) by a method such as stud bump, conductive paste, eutectic bonding, and soldering. In the case of eutectic bonding, it is important that the height difference between the first electrode 75 and the second electrode 85 is not large.
  • the semiconductor light emitting device since the first electrode 75 and the second electrode 85 can be formed on the nonconductive reflecting film 91 by the same process, there is almost no height difference between the two electrodes. Thus there is an advantage in the case of eutectic bonding.
  • the semiconductor light emitting device is electrically connected to the outside through the eutectic bonding, the uppermost portions of the first electrode 75 and the second electrode 85 are eutectic bonding such as Au / Sn alloy and Au / Sn / Cu alloy. It can be formed of a material.
  • the first electrode 75 and the second electrode 85 may be electrically connected to the outside by soldering.
  • the first electrode 75 and the second electrode 85 may include a reflection layer / diffusion prevention layer / soldering layer sequentially stacked.
  • the reflective layer is made of Ag, Al, and the like, and a contact layer (eg, Ti, Cr) may be added below the reflective layer.
  • the diffusion barrier layer may be at least one selected from Ni, Ti, Cr, W, TiW.
  • the soldering layer may be made of Au, may be made of Sn (soldering layer) / Au (antioxidation layer), may be made of Sn alone without Au, or may be made of Sn heat-treated. Lead free solder may be used as the solder.
  • the blocking surface can block it.
  • the branch electrode is removed, an island-shaped first lower electrode is formed on the exposed first semiconductor layer by etching, and an island-shaped second lower electrode is formed on the second semiconductor layer.
  • a plurality of openings corresponding to the lower electrodes are formed, a p-side connecting electrode and an n-side connecting electrode are formed to connect the plurality of openings on the non-conductive reflective film, and a passivation film covering the connecting electrode is formed.
  • Embodiments are also possible in which a first electrode connected to the n-side connection electrode and a second electrode connected to the p-side connection electrode are provided on the film.
  • 25 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, in which a groove 32 is formed on at least part of edges of a plurality of semiconductor layers, and the side surface of the groove 32 is a blocking surface 35. Become The outer wall 37 is formed by the groove, and the side surface 35 of the groove 32 is also the side surface of the outer wall 37.
  • the semiconductor light emitting device is separated by individual semiconductor light emitting devices, the second semiconductor layer 50 and the active layer 40 between the plurality of semiconductor light emitting devices are mesa-etched to distinguish the individual devices before the separation process such as laser-scribing.
  • the process of exposing the first semiconductor layer 30 25 (see FIG.
  • the cutting process may be performed on the plurality of semiconductor layers and the substrate. Therefore, there is an advantage in that the light emitting area of the semiconductor light emitting device is increased.
  • the side surface of the growth substrate 10 and the outer side surface of the outer wall 37 become cut surfaces.
  • cracks may occur in the non-conductive reflective film 91 formed on the outer wall 37, and propagation of the cracks on the inner side of the outer wall 37 and / or the side 35 of the grooves. Is blocked.
  • FIG. 26 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 27 is an example of a cross section taken along line B-B of FIG. 26.
  • the first electrode 75 and the second electrode 85 are provided at intervals facing the first electrode 75 for insulation on the non-conductive reflecting film 91, and the blocking surface 35 is spaced apart from each other. It is formed on the edge of the plurality of semiconductor layers 30, 40, 50 corresponding to the to prevent the crack (cracks) generated in the non-conductive reflecting film 91 to propagate at intervals. For example, the surface of the groove formed on the side surfaces of the plurality of semiconductor layers 30, 40, and 50 corresponding to the gap becomes the blocking surface 35.
  • the nonconductive reflecting film 91 When the semiconductor light emitting devices are separated from each other on the wafer on which the plurality of semiconductor light emitting devices are formed, cracks may occur in the nonconductive reflecting film 91.
  • the first electrode 75 and the second electrode 85 are formed.
  • the cracks may be more easily propagated between the non-conductive reflecting film 91 in the area (interval) between the first electrode 75 and the second electrode 85 than the area covered by the?
  • the shielding surface 35 is formed at the edge of the gap between the first electrode 75 and the second electrode 85 to prevent the crack from propagating.
  • the blocking surface 35 may be formed by etching a portion of the plurality of semiconductor layers 30, 40, and 50.
  • the second semiconductor layer 50 and the active layer 40 may be formed by mesa etching. Therefore, the blocking surface 35 is open in the lateral direction of the semiconductor light emitting element.
  • the blocking surface 35 is formed at a constant width and length at the edge of the gap between the first electrode 75 and the second electrode 85, and is formed in the vicinity of the second branch electrode 88 in this example.
  • the area of the 1st electrode 75 and the 2nd electrode 85 should be small from a viewpoint of a brightness improvement.
  • the area of the first electrode 75 and the second electrode 85 may be large. Therefore, in view of heat dissipation, there is a limit to widening the gap between the edge 77 of the first electrode 75 and the edge 87 of the second electrode 85.
  • the first electrode 75 and the second electrode 85 are formed to the edge of the upper surface of the non-conductive reflecting film 91 other than the shielding surface 35 side, and thus have a structure that is advantageous for securing a heat dissipation area. Therefore, in view of improving the luminance, even if the first electrode 75 and the second electrode 85 are widened, the heat dissipation area can be reduced, and the first electrode 75 and the second electrode of the external electrode and the semiconductor light emitting device ( When bonding 85), sufficient clearance can be ensured for electrical isolation.
  • the mesa-etched region at the edge of the semiconductor light emitting device is limited to a portion (eg, a portion corresponding to the first branch electrode 78) including the blocking surface 35 side. Accordingly, the light emitting area is increased as compared with the case where the light emitting surface is reduced by mesa etching around the edge of the semiconductor light emitting device for separation into individual devices. Meanwhile, the light emitting area is increased and the first electrode 75 and the second electrode 85 are formed to the edges of the non-conductive reflecting film 91 so that the scribing and / or breaking process is performed when the individual elements are separated. Can proceed. At this time, since the non-conductive reflective film 91 is cut directly, the blocking surface 35 is formed to prevent the propagation of cracks.
  • a portion of the plurality of semiconductor layers 30, 40, and 50 corresponding to the gap is etched to cover the non-conductive reflective film 91 to the exposed first semiconductor layer 30.
  • the non-conductive reflecting film 91 covering the first semiconducting layer exposed from the blocking surface 35 side and the non-conductive reflecting film 91 covering the current spreading conductive film 60 on the second semiconductor layer 50 have a height difference. do.
  • the cracks generated at the edges must cross the blocking surface in order to propagate to the non-conductive reflecting film 91 on the second semiconductor layer 50. The propagation of the cracks is blocked due to the height difference. Therefore, the yield of the semiconductor light emitting device is improved.
  • FIG. 28 and 29 are diagrams illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • FIG. 29 is a diagram illustrating an example of a cross section taken along a line CC shown in FIG. 28, and according to individual elements. Show scribing lines SCL1, SCL2, SCL3 for separation.
  • a plurality of semiconductor layers 30, 40, 50 are grown on the substrate 10 (see FIG. 29).
  • the first semiconductor layer 30 to be provided with the n-side branch electrode 78 is exposed (for example, a region corresponding to 63 in FIG. 28).
  • the second semiconductor layer 50 and the active layer 40 at the edge of the gap between the first electrode 75 and the second electrode 85 to be described later are etched together to block the blocking surface 35. This can be formed.
  • An etching for forming the blocking surface 35 may be formed on an edge of the plurality of semiconductor light emitting devices, for example, over a boundary, as shown in FIG. 28. This boundary may be a separation line of a plurality of semiconductor light emitting elements as will be described later.
  • the etching for forming the blocking surface 35 the blocking surface 35 of the neighboring semiconductor light emitting device is formed together.
  • the mesa etching process may be performed after the light absorption prevention film 41 to be described later or after the current diffusion conductive film 60 is formed.
  • a light absorption prevention film 41 is formed on the second semiconductor layer 50.
  • the light absorption prevention layer 41 may be formed to correspond to the p-side branch electrode 88. It is also conceivable to omit the light absorption prevention film 41.
  • a current diffusion conductive film 60 is formed on the second semiconductor layer 50 so as to cover the light absorption prevention film 41.
  • the current spreading conductive layer 60 may be formed of a light transmissive conductor (eg, ITO) to reduce light absorption. Although the current spreading conductive film 60 may be omitted, the current spreading conductive film 60 is generally provided to spread the current to the second semiconductor layer 50.
  • the p-side branch electrode 88 is formed on the current spreading conductive film 60, and the n-side branch electrode 78 is formed on the first semiconductor layer 30 exposed together or in a separate process.
  • the p-side branch electrode 88 and the n-side branch electrode 78 may be composed of a plurality of layers.
  • the nonconductive reflecting film 91 is formed.
  • the dielectric film 91b and the distribution Bragg reflector cover the etching region for forming the current diffusion conductive film 60 and the p-side branch electrode 88, the n-side branch electrode 78, and the blocking surface 35.
  • 91a and clad film 91f are formed.
  • the dielectric film 91b or the clad film 91f may be omitted.
  • the first electrode 75 and the second electrode 85 may be deposited on the non-conductive reflecting film 91 using sputtering equipment, E-beam equipment, or the like.
  • electrical connections 72 and 82 are formed together in the openings 63 and 65.
  • the electrical connection may be formed to contact the top and side surfaces of the ends of the branch electrodes. As a result, the contact surface increases, resulting in a stable electrical connection.
  • the first electrode 75 and the second electrode 85 of the neighboring semiconductor light emitting devices may be integrally formed together.
  • a metal layer for forming the first electrode 75 and the second electrode 85 may be deposited in a band shape, in a plurality of rows or in a stripe shape (see FIG. 28).
  • FIG. 29 illustrates separation lines SRL1, SRL2, and SRL3 for separating semiconductor light emitting devices. For example, it is cut along the separation lines SRL1, SRL2, and SRL3 in a manner such as braking, sawing, scribing and breaking, and separated into individual semiconductor light emitting devices. Chemical etching processes may be added. For example, in scribing & breaking, the scribing process uses a laser or a cutter to focus the laser on the substrate 10 side including the surface of the substrate 10 and the inside of the substrate of the semiconductor light emitting device. It may be carried out in an applied manner.
  • neighboring semiconductor light emitting devices may be preliminarily cut along the separation lines SRL1, SRL2, and SRL3.
  • the pre-cut semiconductor light emitting device may be completely separated into individual semiconductor light emitting devices through a breaking process performed after the scribing process.
  • the blocking surfaces 35 of the adjacent semiconductor light emitting devices are connected to each other, and when the separation surfaces of the adjacent semiconductor light emitting devices are separated by individual semiconductor light emitting devices by the separation process, the blocking surfaces 35 of the adjacent semiconductor light emitting devices are separated and separated.
  • the edge of the growth substrate 10, the side of the first semiconductor layer 30, and the side of the non-conductive reflective film 91 may be cut surfaces at the edge where the blocking surface 35 is provided.
  • first electrode 75 and the second electrode 85 of the neighboring semiconductor light emitting device are connected in the wafer state, and when separated by individual semiconductor light emitting devices, the first electrode 75 of the neighboring semiconductor light emitting device and The second electrode 85 is separated, and the side of the growth substrate 10, the side of the plurality of semiconductor layers 30, 40, and 50, the side of the non-conductive reflective film 91, and the first electrode 75 are separated by the separation.
  • a side surface of the second electrode 85 may be a cut surface.
  • FIG. 30 is a view illustrating another example in which the propagation of cracks is blocked by the blocking surface, and the braking process is performed along the separation lines SRL1, SRL2, and SRL3, for example, in the direction of the substrate 10 and vice versa. This is done by applying an external force.
  • the substrate 10 and the plurality of semiconductor layers 20, 30, 40, and 50 are crystalline, they may be accurately cut along the separation lines SRL1, SRL2, and SRL3.
  • the non-conductive reflecting layer 91 covering the edge is amorphous so that it is not accurately cut along the separation lines SRL1, SRL2, and SRL3, and cracks CR31 are generated at the edges of the non-conductive reflecting layer 91. easy.
  • Such damage at the edges of the non-conductive reflecting film 91 propagates toward the light emitting surface side, i.e., the inside of the semiconductor light emitting device, as shown in FIGS. 19 and 20, resulting in poor appearance and thus lowered yield.
  • the crack CR31 is propagated and propagated at intervals between the first electrode 75 and the second electrode 85.
  • the blocking surface ( 35) There is a height difference at the edge. The crack CR31 is difficult to propagate beyond the height difference, and the crack CR31 may be stopped at the blocking surface 35. Therefore, the problem of edge damage is greatly reduced.
  • the process of removing some of the non-conductive reflective film 91 in advance, or the etching process between the semiconductor light emitting devices for the distinction of the individual elements is omitted, and the scribing along the separation lines SRL1, SRL2, and SRL3 is performed. It can be separated by a braking process. It is also conceivable to form the cut surface of the non-conductive reflective film 91 on the side of the blocking surface 35 as an inclined surface to serve as a corner reflector.
  • a plurality of semiconductor layers 30, 40, 50 are formed, and then separated into individual semiconductor light emitting devices by a separation process for each individual device, and then through a conventional semiconductor manufacturing process,
  • the absorption barrier layer 41, the current diffusion conductive layer 60, and the branch electrodes 78 and 88 may be formed, and the division process for each individual element may have a predetermined width around the separation lines SRL1, SRL2, and SRL3.
  • the plurality of semiconductor layers 30, 40, and 50 may be etched and removed (see FIG. 22).
  • the emission area is increased by reducing the etching of the plurality of semiconductor layers 30, 40, and 50 except for the etching region for forming the blocking surface 35 in the separation lines SRL1, SRL2, and SRL3. do.
  • there are also advantages in the process such that the above-mentioned division process for each individual element is omitted.
  • the area not covered by the first electrode 75 and the second electrode 85 may increase, and a light absorption reduction effect may be obtained. Due to the height difference due to the formation of the blocking surface 35, the cracks generated in the non-conductive reflective film 91 during this separation process are taken between the first electrode 75 and the second electrode 85 as shown in FIG. 30. Propagation is blocked.
  • FIG. 31 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the width and length of the blocking surface 35 may be changed, and in particular, the first electrode 75 and the second electrode 85 It can be changed according to the interval. As shown in FIG. 31, some blocking surfaces 35 may extend below the first electrode 75 and the second electrode 85.
  • island-shaped electrical connecting portions 74 and 84 may be formed on the n side and the p side, respectively, instead of increasing the length of the branch electrode.
  • the semiconductor light emitting device is a plurality of semiconductor layers (30, 40, 50), the light absorption prevention film 41, the electrode 75, and the non-conductive
  • the reflective film R is included.
  • the plurality of semiconductor layers 30, 40, and 50 may include a buffer layer 20 formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (eg, Si-doped GaN), and a second different from the first conductivity.
  • a conductive second semiconductor layer 50 eg, Mg-doped GaN
  • an active layer interposed between the first semiconductor layer 30 and the second semiconductor layer 50 to generate light through recombination of electrons and holes ( 40; e.g., InGaN / (In) GaN multi-quantum well structure).
  • Each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer 20 may be omitted.
  • the electrode 75 is provided on the plurality of semiconductor layers 30, 40, and 50 and is electrically connected to the plurality of semiconductor layers 30, 40, and 50.
  • the cross section of the electrode 75 shown in FIG. 32 may be a cross section of an elongated extending electrode or a cross section of an island type electrode.
  • a pad electrode (for example, 70, 80; see FIGS. 36, 8) for bonding may be provided on the non-conductive reflective film R, and the pad electrode and the electrode 75 are electrically connected through the non-conductive reflective film R. ) May be electrically connected.
  • the transparent conductive film 60 is included, and the transparent conductive film 60 is interposed between the second semiconductor layer 50 and the electrode 75 and is formed to cover the second semiconductor layer 50. .
  • the light absorption prevention film 41 is provided at least around the electrode 75.
  • the light absorption prevention film 41 is formed between the second semiconductor layer 50 and the transparent conductive film 60 to correspond to the electrode 75, and a part of the light absorption prevention film 41 is formed of the electrode 75. Exposed to the surroundings.
  • the light absorption prevention film 41 may have only a function of reflecting some or all of the light generated in the active layer 40, and prevents current from flowing directly below the electrode 75 from the electrode 75. Only blocking may be used, or both functions may be provided.
  • the nonconductive reflecting film R is formed to cover the electrode 75 and the transparent conductive film 60 and reflects light from the active layer.
  • the plurality of layers 91a, 91b, 91c will be described later.
  • the nonconductive reflecting film R preferably has a multilayer structure, and at least the side of the light reflecting light of the nonconductive reflecting film R is formed of a nonconductive material in order to reduce light absorption by the metal reflecting film. Insulating means that the non-conductive reflecting film R is not used as a means of electrical conduction, and does not necessarily mean that the entire non-conductive reflecting film R is made of only a non-conductive material.
  • the height difference occurs due to the uneven structure such as the electrode 75, and the abnormal region A1 of the non-conductive reflecting film R may be distorted to reduce the reflectance. have. This is further described below.
  • the light absorption prevention film 41 when viewed in the cross section of the electrode 75, the light absorption prevention film 41 is partially exposed from the electrode 75, and may be formed up to the periphery of the electrode 75.
  • the length D2 (distance or width) from the side of the electrode 75 of the light absorption prevention film 41 exposed from the electrode 75 is the length D1 from the side of the electrode 75 of the abnormal region A1. Or width) to reduce light from entering the abnormal region A1 and leakage or absorption loss.
  • the electrode is provided on the exposed first semiconductor layer 30 by etching the second semiconductor layer 50 and the active layer 40 may be applied to the light absorption prevention film.
  • the non-conductive reflective film R is also etched to cover the exposed first semiconductor layer 30.
  • An example in which a light absorption prevention film is formed around an electrode provided in the first semiconductor layer 30 may also be considered (see FIGS. 39 to 43).
  • FIG. 33 is a view for explaining an example of the non-conductive reflecting film R.
  • the non-conductive reflecting film R includes a distributed Bragg reflector 91a, an omni-directional reflector ODR, and the like. It may include.
  • the non-conductive reflective film R In forming the non-conductive reflective film R, a height difference occurs due to the uneven structure such as the electrode 75. Accordingly, by forming the dielectric film 91b having a predetermined thickness prior to the formation of the distributed Bragg reflector 91a requiring precision, the distributed Bragg reflector 91a can be stably formed, and also helps to reflect light. Can give In addition, as shown in FIG. 33A, the non-conductive reflecting film R is disposed on the clad film reflector 91a on the distribution Bragg reflector 91a for the light guide and the relationship with the pad electrodes 70 and 80 formed on the non-conductive reflecting film R. 91c).
  • the material of the dielectric film 91b is suitably SiO 2 , and the thickness thereof is preferably 0.2 ⁇ m to 1.0 ⁇ m. If the thickness of the dielectric film 91b is too thin, it may be insufficient to cover the electrode 75 with a height of about 2 ⁇ m to 3 ⁇ m, and when too thick, it may burden the subsequent opening forming process. The thickness of the dielectric film 91b may be thicker than the thickness of the subsequent distribution Bragg reflector 91a. In addition, it is necessary to form the dielectric film 91b in a manner more suitable for securing device reliability.
  • the dielectric film 91b made of SiO 2 is preferably formed by Chemical Vapor Deposition (CVD), and particularly, Plasma Enhanced CVD (PECVD).
  • CVD Chemical Vapor Deposition
  • PECVD Plasma Enhanced CVD
  • the chemical vapor deposition method is advantageous compared to physical vapor deposition (PVD), such as E-Beam Evaporation.
  • PVD physical vapor deposition
  • the dielectric film 91b is preferably formed by chemical vapor deposition to reduce the height difference and ensure reliable insulation. Therefore, it is possible to secure the function as a reflective film while ensuring the reliability of the semiconductor light emitting element.
  • the distributed Bragg reflector 91a is formed on the dielectric film 91b.
  • the distributed Bragg reflector 91a is formed by stacking a pair of SiO 2 and TiO 2 a plurality of times, for example.
  • the distribution Bragg reflector 91a may be formed by a combination of a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN, and a dielectric thin film (typically SiO 2 ) having a lower refractive index.
  • the distribution Bragg reflector 95a may consist of repeated stacks of SiO 2 / TiO 2 , SiO 2 / Ta 2 O 2 , or SiO 2 / HfO pairs, and SiO 2 / TiO 2 reflects blue light.
  • the efficiency is good, and for UV light, SiO 2 / Ta 2 O 2 , or SiO 2 / HfO will have good reflection efficiency.
  • the thickness of each layer is based on an optical thickness of 1/4 of the wavelength of light emitted from the active layer 40, It is desirable to go through an optimization process in consideration of reflectance and the like, and the thickness of each layer does not necessarily have to maintain 1/4 optical thickness of the wavelength.
  • the number of stacks of the pair is suitable for 4 to 40 pairs.
  • distributed Bragg reflector (91a) is composed of a repetitive-layer structure of SiO 2 / TiO 2 pair
  • distributed Bragg reflector (91a) is a physical vapor deposition (PVD; Physical Vapor Deposition),
  • PVD Physical vapor deposition
  • E-Beam Evaporation electron beam vapor deposition method
  • sputtering It is preferable to form by Sputtering or Thermal Evaporation.
  • the clad film 91c may be made of a metal oxide such as Al 2 O 3 , a dielectric film such as SiO 2 , SiON, or a material such as MgF, CaF, or the like.
  • the clad film 91c Is preferably thicker than [lambda] / 4n to be distinguished from the top layer of the distributed Bragg reflector 91a which is located below.
  • the clad film 91c is too thick, not less than 3.0 ⁇ m, because not only a burden on the subsequent opening forming process but also an increase in thickness does not contribute to the efficiency improvement and only a material cost can be increased. Therefore, in order not to burden the subsequent process, the maximum value of the thickness of the clad film 91c may be appropriately formed within 1 ⁇ m to 3 ⁇ m. However, in some cases, it is not impossible to form more than 3.0um.
  • the effective refractive index of the distributed Bragg reflector 91a is larger than that of the dielectric film 91b for the reflection and guide of light.
  • the distribution Bragg reflector 91a is in direct contact with the pad electrodes (for example, 70, 80 (see FIGS. 34 and 6)), a part of the light traveling through the Distribution Bragg reflector 91a is applied to the pad electrodes 70 and 80. Can be absorbed by. Therefore, when the clad film 91c having a lower refractive index than the distribution Bragg reflector 91a is introduced, light absorption by the pad electrodes 70 and 80 (refer to FIG. 38) may be greatly reduced.
  • the dielectric film 91b-the distributed Bragg reflector 91a-the clad film 91c can be described in terms of an optical waveguide.
  • the optical waveguide is a structure that guides the light by using total reflection by surrounding the light propagation part with a material having a lower refractive index. From this point of view, when the distributed Bragg reflector 91a is viewed as the propagation section, the dielectric film 91b and the clad film 91c surround the propagation section and can be viewed as part of the optical waveguide.
  • the dielectric film 91b has an effective refractive index of the Distribution Bragg reflector 91a. It may be made of a smaller dielectric (eg SiO 2 ).
  • the effective refractive index refers to the equivalent refractive index of light that can travel in a waveguide made of materials having different refractive indices.
  • the clad film 91c may also be made of a material (eg, Al 2 O 3, SiO 2, SiON, MgF, CaF) that is lower than the effective refractive index of the distribution Bragg reflector 91a.
  • the distribution Bragg reflector 91a is composed of SiO 2 / TiO 2
  • the refractive index of SiO 2 is 1.46 and the refractive index of TiO 2 is 2.4
  • the effective refractive index of the distribution Bragg reflector 91a is a value between 1.46 and 2.4.
  • the dielectric film 91b may be made of SiO 2 , and the thickness thereof is appropriately 0.2um to 1.0um.
  • the clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 smaller than the effective refractive index of the distribution Bragg reflector 91a.
  • the dielectric film 91b is omitted from the viewpoint of the overall technical idea of the present disclosure, and is composed of the distributed Bragg reflector 91a and the clad film 91c. There is no reason to rule out this.
  • the distribution Bragg reflector 91a a case of including a dielectric film 91b made of TiO 2 as a dielectric material may be considered.
  • distributed Bragg reflector (91a) is provided with an SiO 2 layer on the upper level, it will be considered to omit the clad layer (91c).
  • the clad is distributed even when the distributed Bragg reflector 91a includes the TiO 2 layer on the uppermost layer. It may be considered to omit the film 91c.
  • the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c serve as an optical waveguide as the non-conductive reflecting film R, and preferably have a total thickness of 1 ⁇ m to 8 ⁇ m. .
  • the oblique light L1 and L2 are also reflected by the pad electrodes 70 and 80 or the non-conductive reflecting film R, but the distributed Bragg reflector 91a is close to the vertical direction by the light L3. ), The reflectance is high, reflecting approximately 99% or more.
  • the ODR is used as the non-conductive reflecting film R, light in all directions can be well reflected.
  • each material layer should be well formed to a specially designed thickness.
  • the portions where the height difference occurs in the non-conductive reflective film R due to the structures under the non-conductive reflective film R are indicated by dotted lines. This will be.
  • each material layer may not be formed to a designed thickness, each layer may be broken without being able to follow the height difference, or a shape may be distorted (abnormal area; A1; see FIG. 32).
  • A1 abnormal area
  • the reflectance may be lowered, such that the light L11 and L12 may leak or the absorption loss may increase.
  • the light absorption prevention film 41 may be partially exposed from the electrode 75, and may be formed up to the periphery of the electrode 75.
  • the length D2 (distance or width) is formed longer than the length D1 (distance or width) of the abnormal region A1 from the side surface of the electrode 75 of the light absorption prevention film 41 exposed from the electrode 75. Entering this abnormal region A1 reduces leakage or absorption loss.
  • the light absorption prevention film 41 may have only a function of reflecting some or all of the light generated in the active layer 40, and the electrode from the electrode 75 ( It may have only a function of preventing current from flowing directly under 75, or both of them. Accordingly, the light absorption prevention layer 41 may reduce the loss by reflecting light directed toward the abnormal region A1.
  • the light absorption prevention film 41 suppresses a current directly flowing into the active layer 40 directly below the abnormal region A1, so that the light in the active layer 40 immediately below the abnormal region A1 is reduced. There is a possibility that the generation of P is relatively reduced, and in this case, the amount of light directed to the abnormal region A1 will also be reduced, and consequently also the light loss can be reduced.
  • the light absorption prevention film 41 is a single layer (e.g. SiO 2 ) or a multilayer (e.g. Si0 2 /) made of a light-transmissive material having a lower refractive index than the second semiconductor layer 50 (e.g., a p-type semiconductor layer). TiO 2 / SiO 2 ), or a distributed Bragg reflector, or a combination of a single layer and a distributed Bragg reflector.
  • the thickness of the light absorption prevention film 41 0.01 micrometer-1.0 micrometer are suitable according to a structure. If the thickness of the light absorption prevention film 41 is too thin, the function is weak.
  • the light absorption prevention film 41 does not necessarily need to be made of a nonconductive material. However, by using the dielectric material, it is possible to increase the effect of suppressing the direct current flowing directly below the electrode 75.
  • the end of the light absorption prevention film 41 has a wedge shape, and the side surface of the electrode 75 is formed to be inclined with respect to the light absorption prevention film 41.
  • the thickness of the light absorption prevention film 41 also has a thickness that cannot be ignored compared to the thickness of each layer constituting the non-conductive reflecting film R. Therefore, rather than the end or edge of the light absorption prevention film 41 to form a height difference surface vertically, as shown in FIG. 34, the end has a wedge shape so that the height change is gentle, which suppresses the occurrence of the abnormal region A1. It is advantageous to having.
  • the formation of the non-conductive reflecting film R may be performed to follow a plurality of layers better along the contour of the electrode 75, thereby suppressing abnormal region A1. Or to reduce its length.
  • the length of the light absorption prevention film 41 In order to prevent the light from entering the abnormal region A1, it is preferable to increase the length of the light absorption prevention film 41 from the surface having a height difference (for example, the side of the electrode 75), but the current to the active layer 40 is increased. Since the supply can be reduced, it is not preferable that the length of the light absorption prevention film 41 is too long.
  • FIG. 35 is a view for explaining a result of experiments between the height of the electrode 75, the abnormal region A1, and the light absorption prevention film 41, and the abnormal region A1 is formed of the non-conductive reflective film R itself.
  • the difference in height due to the electrode 75, or the thickness of the electrode 75 is greater than the thickness.
  • the length D1 of the abnormal region A1 is related to the height difference (eg, the height of the electrode 75 in the example shown in FIG. 35).
  • the result of forming the non-conductive reflective film R while increasing the height (thickness) of the electrode 75 in the order of FIGS. 35A, 35B, and 35C is shown. As the height of the electrode 75 increases, the distortion of the layer structure appears to be intensified in the abnormal region A1.
  • the length D1 of the abnormal region A1 is formed to be about 0.2 ⁇ m to 2.0 ⁇ m. Can be. Therefore, when the height difference due to the electrode 75 is 0.5 ⁇ m to 3.0 ⁇ m, the length D2 of the light absorption prevention film 41 from the side surface of the electrode 75 is longer than the length D1 of the abnormal region A1. It is appropriate to set it to 2.0 ⁇ m to 10 ⁇ m.
  • D2 When D2 is 10 ⁇ m or more, it may be necessary to consider an increase in operating voltage (Vf) and a decrease in luminance due to a decrease in the active layer that emits light normally. It is important to make D2 equal to or longer than D1, and therefore, it is preferable to determine the length of D2 appropriately in response to D1.
  • Vf operating voltage
  • FIG. 36 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 37 is a diagram illustrating an example of a cross section taken along line AA in FIG. 36
  • FIG. 38 is a line BB in FIG. 36. It is a figure which shows an example of the cross section cut along.
  • the semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers 30, 40, 50, a light absorption prevention film 41, a transparent conductive film 60, a first electrode 82, 85, and a second electrode 72. 75, a non-conductive reflective film R, a first pad electrode 80, a second pad electrode 70, a first electrical connection 81, and a second electrical connection 71.
  • the group III nitride semiconductor light emitting element will be described as an example.
  • Sapphire, SiC, Si, GaN and the like are mainly used as the substrate 10, and the substrate 10 may be finally removed.
  • the present example may also be applied to a semiconductor light emitting device in which an electrode is formed on the side of the first semiconductor layer 30 from which the substrate 10 is removed or on the conductive substrate when the substrate 10 is removed or has conductivity.
  • the positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device.
  • the plurality of semiconductor layers 30, 40, and 50 may include a buffer layer 20 formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (eg, Si-doped GaN), and a second different from the first conductivity.
  • a conductive second semiconductor layer 50 eg, Mg-doped GaN
  • an active layer interposed between the first semiconductor layer 30 and the second semiconductor layer 50 to generate light through recombination of electrons and holes ( 40; e.g., InGaN / (In) GaN multi-quantum well structure).
  • Each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer 20 may be omitted.
  • a portion of the plurality of semiconductor layers 30, 40, and 50 are mesa-etched to expose a portion of the first semiconductor layer 30.
  • the light absorption prevention layer 41 is formed on the second semiconductor layer 50 to correspond to the second electrodes 72 and 75.
  • FIG. 32 may be an example of a cross section taken along line C-C in FIG. 36.
  • the transparent conductive film 60 is provided.
  • the transparent conductive film 60 is formed between the light absorption prevention film 41 and the second electrodes 72 and 75, and may be formed to cover the second semiconductor layer 50 with a light transmitting property, but only partially. May be In particular, in the case of p-type GaN, the current spreading ability is inferior, and in the case where the p-type semiconductor layer 50 is made of GaN, most of the transparent conductive film 60 should be assisted.
  • materials such as ITO and Ni / Au may be used as the transparent conductive film 60.
  • the first electrodes 82 and 85 are electrically connected to the first semiconductor layer 30 exposed by partially mesa etching the second semiconductor layer 50 and the active layer 40.
  • the second electrodes 72 and 75 are formed on the transparent conductive film 60 to correspond to the light absorption prevention film 41 and are electrically connected to the second semiconductor layer 50.
  • the electrode has island type electrodes 72 and 82 and extending type electrodes 75 and 85 (branch electrodes).
  • the shape of the electrode may be different, and it is also possible to have only the island type electrode or only the extended electrode.
  • the first extended electrode 85 extends below the second pad electrode 70 below the first pad electrode 80, and the second extended electrode 75 is the second pad electrode 70. ) Extends below the first pad electrode 80.
  • the non-conductive reflective film R is formed to cover the transparent conductive film 60, the electrodes 72, 75, 82, 85, and the first semiconductor layer 30 exposed by etching, and the light from the active layer 40 Is reflected to the plurality of semiconductor layers 30, 40 and 50.
  • the non-conductive reflective film R preferably has a multilayer structure, and the non-conductive reflective film R described with reference to FIGS. 32 to 34 may be applied.
  • the light absorption prevention layer 41 is formed to correspond to the extended electrode 75 (branch electrode) and the island electrode 72, respectively.
  • the abnormal region A1 of the non-conductive reflective film R may also be formed around the extended electrode 75 and the island electrode 72. As an example of the cross section of the extended electrode 75 cut along the CC line in FIG. 36, referring to FIG.
  • the length D2 of the light absorption prevention film 41 from the side of the extended electrode 75 is indicated by the line CC direction. Length) is formed longer than the length D1 (length in the line CC direction) of the abnormal region A1 of the non-conductive reflective film R.
  • the first pad electrode 80 and the second pad electrode 70 are formed to face each other on the non-conductive reflective film R.
  • the first pad electrode 80 supplies electrons
  • the second pad electrode 70 supplies holes.
  • the opposite case is of course possible.
  • the first electrical connection 81 electrically connects the first pad electrode 80 and the first electrodes 82 and 85 through the opening 97b formed in the non-conductive reflective film R, and the second electrical connection 71.
  • the electrical connections 71 and 81 may be formed together, or the pad electrodes 70 and 80 may be formed by a separate process after the electrical connections 71 and 81 are formed.
  • the first pad electrode 80 and the second pad electrode 70 are electrodes for electrical connection with the external electrodes, and may also be eutectic bonded, soldered, or wire bonded with the external electrodes.
  • the external electrode may be a conductive portion provided in the submount, a lead frame of the package, an electrical pattern formed on the PCB, and the like, and the external electrode may be provided independently of the semiconductor light emitting device.
  • the first pad electrode 80 and the second pad electrode 70 are formed to have a certain area to reflect light not reflected by the non-conductive reflective film R.
  • the first pad electrode 80 and the second pad electrode 70 may have a height enough to be coupled to the package using separate bumps, or may be deposited to a height sufficient to be coupled to the package itself.
  • the light absorption loss can be reduced by using the non-conductive reflecting film R instead of the metal reflecting film.
  • the light absorption prevention film 41 is formed to block light from entering the abnormal region A1 formed in the non-conductive reflective film R due to the uneven structure such as the height difference due to the electrode and etching, thereby reducing the loss of light.
  • the brightness is improved.
  • the light absorption prevention layer 41 does not merely function as a current blocking layer, but the length considering the length of the abnormal region A1 in order to block the light from entering the abnormal region A1 described above ( Distance or width), contributing to luminance improvement.
  • a light absorption prevention film is formed between the second semiconductor layer 50 and the transparent conductive film 60 in response to the second electrodes 72 and 75. (41) is formed.
  • an additional light absorption prevention film 45 is formed between the first electrodes 82 and 85 and the first semiconductor layer 30.
  • the electrode 85 is formed on the first semiconductor layer 30 exposed by mesa etching.
  • An abnormal region A1 may occur in the non-conductive reflecting films R (91a, 91b, 91c) due to the height difference due to the mesa etching.
  • an additional light absorption prevention layer 45 may be formed between the electrode 85 and the first semiconductor layer 30 to be exposed to the periphery of the electrode 85, and the additional light may be exposed.
  • An electrode 85 may be formed on the conductor 65 covering the absorption prevention layer 45 and conducting with the first semiconductor layer 30.
  • an additional light absorption prevention layer 45 is formed on the inner surfaces of the plurality of semiconductor layers 30, 40, and 50 by the mesa etching. It is formed on the first semiconductor layer 30, and the additional light absorption prevention film 45 is partially removed so that the electrode 85 is conductive with the first semiconductor layer 30.
  • FIG. 42 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, and is formed such that the etched surface 37 is an inclined surface by adjusting a mesa etching time condition.
  • the non-conductive reflecting films R (91a, 91b, 91c) may be formed better than the case in which the visualized surface 37 is an inclined surface, so that there is a sudden height difference. Therefore, the degree of distortion of the abnormal region A1 in the non-conductive reflective films R 91a, 91b, and 91c may be reduced or the distortion may be remarkably eliminated. Therefore, the abnormal region A1 is no longer abnormal, and may have a reflectivity to the required level or the leakage of light may be reduced.
  • FIG. 43 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the non-conductive reflecting film R covers the first electrode 82 and the second electrode 75, and the non-conductive reflecting film R
  • the pad electrodes 70 and 80 and the electrodes 75 and 82 are connected to each other by electrical connections 71 and 81 passing therethrough.
  • An abnormal region A1 may be formed to correspond to the height difference surface due to mesa etching (eg, 35), and the additional light absorption prevention layer 45 may correspond to the height difference surface due to mesa etching (eg, 35).
  • the conductor 65 is interposed between the first electrode 82 and the additional light absorption prevention layer 45 and is electrically connected to the first semiconductor layer 30. It is of course also possible that the light absorption prevention film 41 and the additional light absorption prevention film 45 are connected.
  • the light absorption prevention layer 41 is formed around the electrode 75 so as to form a non-conductive reflective film R. Blocks light from entering the abnormal region A1 generated in the. Unlike the above-described examples, in this example, the light absorption prevention film 41 is formed between the transparent conductive film 60 and the non-conductive reflective film R.
  • the light absorption prevention layer 41 may be formed of a non-conductive material, but may also be formed of a conductive material. When the light absorption prevention film 41 is formed of a conductive material, both of FIGS. 44 and 45 are possible. When the light absorption prevention film 41 is formed of a non-conductive material, as shown in FIG.
  • a part of the light absorption prevention film 41 may be removed to allow the exposed transparent conductive film 60 and the electrode 75 to conduct.
  • a current blocking layer 21 may be formed between the second semiconductor layer 50 and the transparent conductive film 60 under the electrode 75 so as to suppress current flow directly below the electrode 75.
  • the light absorption prevention layer 41 since the light absorption prevention layer 41 is formed separately from the current blocking layer 21, the length or width of the current blocking layer 21 may be determined regardless of the abnormal region A1.
  • the light absorption prevention film 41 may alleviate the height difference due to the electrode 75, thereby reducing the degree of occurrence of the abnormal region A1.
  • 46 to 48 are diagrams illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a group III nitride semiconductor light emitting device is described as an example.
  • the plurality of semiconductor layers 30, 40, and 50 may include a buffer layer 20 formed on the growth substrate 10, a first semiconductor layer 30 having a first conductivity (eg, Si-doped GaN), and a material different from the first conductivity.
  • a first conductivity eg, Si-doped GaN
  • a conductivity for example, Mg-doped GaN
  • an active layer interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generating light through recombination of electrons and holes (E.g., InGaN / (In) GaN multi-quantum well structure).
  • Each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer 20 may be omitted.
  • a portion of the plurality of semiconductor layers 30, 40, and 50 may be removed to remove the plurality of semiconductor light emitting chip regions 104 and walls around the semiconductor light emitting chip regions 104. 37) is partitioned.
  • the inclination of the side surfaces 106 of the plurality of semiconductor layers 30, 40, and 50 of each semiconductor light emitting chip region 104 and the inclination of the side surfaces of the wall 37 are different from each other.
  • the mask M2 is formed on the plurality of semiconductor layers 30, 40, 50, and the plurality of semiconductor layers 30, 40, 50 are etched.
  • the first mask M1 includes a photoresist
  • the second mask M2 includes at least one of a dielectric and a metal. This may be an example of a dielectric, Ni, Cr, such as SiO 2, such as SiN, Al 2 O 3 may be an example of metal.
  • the side surface 106 of each semiconductor light emitting chip region 104 is formed to be inclined with respect to the growth substrate 10 to correspond to the first mask M1.
  • the angle formed by the side surfaces of the growth substrate 10 and the wall 37 corresponding to the second mask M2 is at a right angle to the angle formed by the growth substrate 10 and the side surfaces 106 of the semiconductor light emitting chips 105. It is formed close to each other, preferably at right angles. In this example, two walls 37 are formed between the adjacent semiconductor light emitting chip regions 104. As illustrated in FIG.
  • the plurality of semiconductor layers 30, 40, and 50 of each semiconductor light emitting chip region 104 may have a first semiconductor layer ( An opening 63 is formed that exposes 30.
  • the first mask M1 made of photoresist may be removed, and the second mask M2 made of dielectric or metal may remain.
  • the wall 37 may include the plurality of semiconductor layers 30, 40, and 50 remaining below the second mask M2 and the remaining second mask M2.
  • the second mask M2 may also be removed, but the height difference due to the wall 37 may be large due to the remaining second mask M2, and the height difference may be better formed due to the height difference. Can be.
  • a non-conductive reflective film R is formed to cover the semiconductor light emitting chip region 104 and the plurality of semiconductor light emitting chip regions 104.
  • the nonconductive reflecting film R reflects light from the active layer 40.
  • the nonconductive reflecting film R preferably has a multilayer structure, and at least the side of the light reflecting light of the nonconductive reflecting film R is formed of a nonconductive material in order to reduce light absorption by the metal reflecting film. Insulating means that the non-conductive reflecting film R is not used as a means of electrical conduction, and does not necessarily mean that the entire non-conductive reflecting film R is made of only a non-conductive material.
  • the non-conductive reflector R may include a distributed Bragg reflector, an omni-directional reflector (ODR), or the like.
  • ODR omni-directional reflector
  • the non-conductive property is caused by the height difference caused by the wall 37 or the side surfaces 106 of the plurality of semiconductor layers 30, 40, and 50 of each semiconductor light emitting chip region 104.
  • the layer structure of the reflective film R may be distorted, resulting in an uneven portion 98 in which the reflectance is lowered.
  • the side surface 106 of each semiconductor light emitting chip 105 forms an inclined surface so that distortion can be alleviated, and the wall 37 is intentionally formed vertically or steeply in order to deepen the distortion.
  • a non-uniform portion 98 is formed as shown in FIG.
  • each semiconductor light emitting chip 105 may include a plurality of semiconductor layers, a transparent conductive film 60, a non-conductive reflective film R, electrodes 80 and 70, and electrical connections 81 and 71.
  • the two semiconductor walls 37 are separated and separated into individual semiconductor light emitting devices 101.
  • the wall 37 has an inner side facing the side 106 of the semiconductor light emitting chip 105, and an outer side facing the inner side, the outer side being formed away from the cutting plane formed during cutting, and the non-conductive reflective film R ) Covers between the outer surface and the cut surface.
  • the scribing and / or breaking process can proceed. Chemical etching processes may be added.
  • the scribing process uses a laser or a cutter, and the semiconductor light emitting element preliminarily cut through the breaking process performed after the scribing process is divided into individual semiconductor light emitting elements ( 101) can be completely separated.
  • a stealth dicing method may be used.
  • a tape that is focused under the surface of the growth substrate 10 and has perforations in the growth substrate 10 by the laser 2, and is attached to the plurality of semiconductor layers 30, 40, and 50 sides. Expand to separate into individual chips.
  • perforation occurs only inside the growth substrate 10 and the surface of the substrate is not damaged at all.
  • the spacing or width of the cut by stealth dicing is much reduced than when cut with the blade.
  • FIG. 48 is a view illustrating an example of the nonuniform portion 98 in which the layer structure of the non-conductive reflective film R is distorted in the wall 37.
  • non-conductive is caused by the height difference caused by the wall 37.
  • Each layer of the reflective film R does not smoothly pass over the wall 37.
  • the respective layers of the non-conductive reflecting film R do not continuously connect uniformly, and the nonuniformity increases, or
  • the non-uniformity 98 is formed due to the failure of the layers to be connected and the formation of a boundary line. As shown in FIG.
  • cracks CR1 and CR2 when cutting between the walls 37, cracks CR1 and CR2 may occur in the non-conductive reflective film R, and cracks CR1 and CR2 may be uneven between the walls 37. ) May block the radio waves to the side.
  • the propagation of the cracks CR1 and CR2 may be blocked due to the non-uniformity 98 formed near the edge of the top of the wall 37.
  • cracks CR1 and CR2 beyond the wall 37 may be blocked further by the nonuniformity 98 formed at the bottom of the wall 37. Therefore, the cracks CR1 and CR2 are prevented from invading the semiconductor light emitting chip 105.
  • FIG. 49 and 50 are diagrams for describing still another example of the semiconductor light emitting device according to the present disclosure, and FIG. 50 illustrates an example of a cross section taken along line AA in FIG. 49.
  • the semiconductor light emitting device includes a plurality of semiconductor layers 30, 40, 50, a wall 37, a non-conductive reflective film R, and at least one electrode 80, 70.
  • the first mask M1 is formed of photoresist on the plurality of semiconductor layers 30, 40, and 50
  • the second mask M2 is formed to include a dielectric or a metal
  • the plurality of semiconductor layers 30, 40 are formed.
  • 50 is etched to partition the semiconductor light emitting chip region 104 and the wall 37.
  • a light absorption prevention layer 41 may be formed using a dielectric such as SiO 2 .
  • the light absorption prevention film 41 is formed corresponding to the electrical connection 71 or the branch electrode 75 to be described later, and is formed at the position where the wall 37 is to be formed.
  • the light absorption prevention layer 41 may have only a function of reflecting some or all of the light generated from the active layer 40, and prevents current from flowing directly below the electrical connection 71 or the branch electrode 75 ( current blocking) only, or both functions.
  • the wall 37 may include a plurality of semiconductor layers 30, 40, and 50, a dielectric layer as the remaining light absorption prevention film 41, and a second mask M2.
  • the wall 37 is formed apart from the side surfaces 106 of the plurality of semiconductor layers 30, 40, and 50, and is formed to surround the semiconductor light emitting chip 105 in this example.
  • a transparent conductive film 60 (eg, ITO) covering each semiconductor light emitting chip 105 is formed.
  • the branch electrode 75 is formed on the transparent conductive film 60 corresponding to the light absorption prevention layer 41, and the branch electrode 85 is formed on the first semiconductor layer 30 exposed by mesa etching.
  • the branch electrodes 85 and 75 may be omitted depending on the specification of the semiconductor light emitting device.
  • a process of etching the plurality of semiconductor layers 30, 40, and 50 may be performed.
  • the transparent conductive film 60 may also be formed at a position corresponding to the wall 37. ) May also be considered so that the remaining translucent conductive film 60 is included in a part of the wall 37.
  • the second mask M2 may include the light absorption prevention film 41, and At least one of the transparent conductive layers 60 and a photoresist may be included thereon.
  • the non-conductive reflective film R is formed of a plurality of semiconductor layers 30, 40, 50 of the semiconductor light emitting chip region 104, between the plurality of semiconductor layers 30, 40, 50 and the wall 37, and the wall 37. It is formed to cover. Irregular portions are formed in the non-conductive reflective film R due to the walls 37, and the non-uniform portions 98 are non-conductive at the side surfaces 106 of the plurality of semiconductor layers 30, 40, and 50.
  • the shape is more non-uniform than the shape of the reflective film R (for example, the uniformity of each layer of the non-conductive reflective film R).
  • the first electrode 80 and the second electrode 70 are provided on the non-conductive reflective film R, and are electrically connected to the plurality of semiconductor layers 30, 40, and 50 by electrical connections 81 and 71.
  • the nonuniformity 98 includes cracks CR1 and CR2 generated in the non-conductive reflective film R when the semiconductor light emitting devices 101 are cut to the plurality of semiconductor layers 30, 40, and 50 of the semiconductor light emitting chip 105. Blocks propagation
  • the non-conductive reflective film R may have a plurality of layers, and may include, for example, a distributed Bragg reflector 91a.
  • the dielectric film 91b may be formed between the distributed bragg reflector 91a and the plurality of semiconductor layers 30, 40, and 50, and the clad film 91c may be formed on the distributed bragg reflector 91a.
  • the distributed Bragg reflector 91a is formed by stacking a pair of SiO 2 and TiO 2 a plurality of times.
  • distributed Bragg reflector (91a) may be formed by a combination, such as Ta 2 O 5, HfO, ZrO , SiN , such as high refractive index material than the low dielectric thin film (typically, SiO 2) refractive index.
  • the distributed Bragg reflector 91a may consist of repeated stacks of SiO 2 / TiO 2 , SiO 2 / Ta 2 O 2 , or SiO 2 / HfO pairs, and SiO 2 / TiO 2 reflects blue light. The efficiency is good, and for UV light, SiO 2 / Ta 2 O 2 , or SiO 2 / HfO will have good reflection efficiency.
  • the distribution Bragg reflector 91a is composed of SiO 2 / TiO 2 pairs, the thickness of each layer is based on an optical thickness of 1/4 of the wavelength of light emitted from the active layer 40, It is desirable to go through an optimization process in consideration of reflectance and the like, and the thickness of each layer does not necessarily have to maintain 1/4 optical thickness of the wavelength.
  • the number of stacks of the pair is suitable for 4 to 40 pairs.
  • the Distribution Bragg reflector 91a is composed of a SiO 2 / TiO 2 pair repeat structure
  • the Distribution Bragg reflector 91a is characterized by physical vapor deposition (PVD), in particular, electron beam deposition (E-Beam Evaporation) and sputtering. It is preferable to form by Sputtering or Thermal Evaporation.
  • the clad film 91c may be made of a metal oxide such as Al 2 O 3 , a dielectric film 91b such as SiO 2 , SiON, MgF, CaF, or the like.
  • the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c serve as an optical waveguide as the nonconductive reflecting film R, and have a total thickness of 1 ⁇ m to 8 ⁇ m, or 4 ⁇ m. ⁇ 5 ⁇ m.
  • FIG. 51 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure.
  • one wall 37 is formed between neighboring semiconductor light emitting chips 105.
  • the non-uniform portion 98 is formed in the non-conductive reflecting film R between the wall 37 and the side surface 106 of the semiconductor light emitting chip 105.
  • the wall 37 is cut along the cutting line SCL1 and separated into individual semiconductor light emitting devices 101 as shown in FIG. 51B.
  • the wall 37 has an inner side facing the side surfaces 106 of the plurality of semiconductor layers 30, 40, 50, and an outer side facing the inner side, the outer side being a cut surface formed during cutting.
  • the cracks CR1 and CR2 generated in the non-conductive reflecting film R do not pass through the nonuniformity 98, and further radio waves are blocked.
  • FIG. 52 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure.
  • one wall 37 is formed between neighboring semiconductor light emitting chips 105.
  • the nonuniform portion 98 is formed in the non-conductive reflecting film R between the wall 37 and the side surface 106 of the semiconductor light emitting chip 105.
  • a portion of the non-conductive reflective film R on the wall 37 corresponding to the cutting line SCL1 is removed to form the groove 99.
  • the wall 37 is cut along the cutting line SCL1 and separated into individual semiconductor light emitting devices 101 as shown in FIG. 52B.
  • the separation 99 prevents the occurrence of cracks CR1 and CR2 in the non-conductive reflective film R, the generated cracks CR1 and CR2 do not pass through the nonuniformity 98 and no longer propagate. Is blocked.
  • FIG. 53 is a view for explaining another example of a semiconductor light emitting device and a method of manufacturing the same according to the present disclosure.
  • a plurality of semiconductor layers 30, 40, and 50 are etched to etch a plurality of semiconductor light emitting devices.
  • a protective mask M3 covering each of the conductor light emitting chip regions 104 is formed.
  • the lower corner of the wall 37 may be further etched by a wet etching method to form the side surface 107 of the wall 37 in a reverse mesa shape.
  • the side surface 106 of the semiconductor light emitting chip region 104 may be inclined due to the protective mask M3.
  • an example may be considered in which side surfaces 106 of the plurality of semiconductor layers 30, 40, and 50 of the semiconductor light emitting chip region 104 are also formed in an inverted mesa shape.
  • the non-conductive reflective film R is formed. Since the side surface 107 of the wall 37 forms a reverse mesa or a reverse slope, it is difficult for each side of the non-conductive reflecting film R to be uniformly formed along the wall 37 so that the shape distortion is increased. ) May be formed.
  • the plurality of semiconductor light emitting chips 105 are cut, propagation of generated cracks CR1 and CR2 is blocked by the nonuniformity 98.
  • the wall 37 may be partially formed around the semiconductor light emitting chip 105.
  • the metal layer when the metal layer is deposited to electrically connect the plurality of semiconductor light emitting devices, it may be considered to form the metal layer on the side where the wall 37 is not formed.
  • a semiconductor light emitting device comprising: at least one light emitting portion formed on a substrate, comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a first semiconductor At least one light emitting part interposed between the layer and the second semiconductor layer and including a plurality of semiconductor layers having an active layer generating light by recombination of electrons and holes; A protection part formed to be insulated from at least one light emitting part on the substrate and having a plurality of semiconductor layers; An insulating reflective layer formed on the at least one light emitting part and the protecting part; A first electrode part in electrical communication with the first semiconductor layer of the at least one light emitting part and the second semiconductor layer of the protection part; And a second electrode portion in electrical communication with the second semiconductor layer of the at least one light emitting portion and the first semiconductor layer of the protection portion, wherein at least one of the first electrode portion and the second electrode portion is formed on the insulating reflective layer.
  • At least one light emitting portion a first light emitting portion having a plurality of semiconductor layers and in electrical communication with the first electrode portion; A second light emitting part spaced apart from the first light emitting part and in electrical communication with the second electrode part; And a connecting electrode electrically communicating with the first light emitting part and the second light emitting part.
  • the semiconductor light emitting element is a flip chip, wherein the first electrode portion includes: a first upper electrode; And a plurality of electrical connections, wherein the second electrode portion comprises: a second upper electrode; And a plurality of electrical connections, wherein the plurality of electrical connections include: a first electrical connection through the insulating reflective layer to electrically communicate the first semiconductor layer and the first upper electrode of the first light emitting part; And a second electrical connection electrically connecting the second semiconductor layer of the protective part to the first upper electrode, wherein the plurality of electrical connections of the second electrode part include: a second semiconductor layer of the second light emitting part passing through the insulating reflective layer; A third electrical connection in electrical communication with the second upper electrode; And a fourth electrical connection electrically connecting the first semiconductor layer and the second upper electrode of the protective part to each other.
  • the first upper electrode and the second upper electrode are partially overlapped with the protective part, and the second electrical connection and the fourth electrical connection are in electrical communication with the guard through the insulating reflective layer.
  • a semiconductor light emitting device When viewed from above, the first upper electrode and the second upper electrode are partially overlapped with the protective part, and the second electrical connection and the fourth electrical connection are in electrical communication with the guard through the insulating reflective layer.
  • the first light emitting part, the second light emitting part, and the protection part are insulated from each other by an etching part formed by etching a plurality of semiconductor layers, and when viewed from above, the etching part around the protection part has the first light emitting part and the second light emission.
  • a semiconductor light emitting element characterized in that formed in the inner side of the outer edge of the plurality of semiconductor layers of the negative outer portion.
  • the first light emitting portion, the second light emitting portion, and the protecting portion are insulated from each other by an etching portion formed by etching a plurality of semiconductor layers, and when viewed from above, a part of the etching portion around the protecting portion is formed of the first light emitting portion and the first emitting portion.
  • the connecting electrode includes: a first extension extending between the second semiconductor layer and the insulating reflective layer of the first light emitting portion; A second extension part extending on the etched and exposed first semiconductor layer of the second light emitting part; And a connection part connecting the first extension part and the second extension part between the first light emitting part and the second light emitting part.
  • connection electrode is formed from the insulating reflective layer on the first light emitting part to the insulating reflective layer of the second light emitting part, and penetrates the insulating reflective layer to electrically connect the second semiconductor layer and the at least one connecting electrode of the first light emitting part.
  • a first further electrical connection in communication with; And a second additional electrical connection penetrating the insulating reflective layer to electrically connect the first semiconductor layer of the second light emitting part to the at least one connection electrode.
  • connection electrode connects the first light emitting portion, the second light emitting portion, and the third cell in series, and The portion is formed from the edge side of the third cell to the bottom of the first upper electrode and the bottom of the second upper electrode.
  • a semiconductor light emitting device comprising: a first light emitting portion and a second light emitting portion formed on a substrate, each of a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, And a plurality of semiconductor layers interposed between the first semiconductor layer and the second semiconductor layer and having an active layer that generates light by recombination of electrons and holes, wherein the plurality of semiconductor layers are disposed around the first light emitting part and the second light emitting part.
  • a semiconductor light emitting device characterized in that the width of the etching portion between the first light emitting portion and the second light emitting portion is narrower than the width of the etching portion outside the first light emitting portion and the second light emitting portion.
  • An insulating layer includes SiO 2
  • the insulating reflecting layer includes one of a distributed bragg reflector (DBR) and an omni-directional reflector (ODR).
  • DBR distributed bragg reflector
  • ODR omni-directional reflector
  • the semiconductor light emitting device is a flip chip, wherein the first electrode part comprises: a first upper electrode formed over the insulating reflective layer of the first light emitting part; And a first electrical connection penetrating the insulating reflective layer to electrically connect the first semiconductor layer of the first light emitting part to the first upper electrode.
  • the second electrode part may include: a second upper electrode formed on the insulating reflective layer of the second light emitting part; ; And a second electrical connection penetrating through the insulating reflective layer to electrically connect the second semiconductor layer and the second upper electrode of the second light emitting unit.
  • a protective layer having a plurality of semiconductor layers on the substrate, insulated from the first light emitting portion and the second light emitting portion by an etching portion, and covered by an insulating reflective layer, the first upper electrode and the second protecting portion; A third electrical connection in electrical communication with the semiconductor layer; And a fourth electrical connection electrically connecting the second upper electrode and the first semiconductor layer of the protection unit.
  • the connecting electrode includes: a first extension extending along an edge of the second light emitting portion between the second semiconductor layer and the insulating reflective layer of the first light emitting portion; A second extension part extending along an edge of the second light emitting part on the etched and exposed first semiconductor layer of the second light emitting part; And a connection part extending on an insulating layer between the first light emitting part and the second light emitting part and connecting the first extension part and the second extension part.
  • a semiconductor light emitting device comprising: a first light emitting portion and a second light emitting portion formed on a substrate, each of a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, And a plurality of semiconductor layers interposed between the first semiconductor layer and the second semiconductor layer and having an active layer that generates light by recombination of electrons and holes, wherein the plurality of semiconductor layers are disposed between the first light emitting part and the second light emitting part.
  • a first branch electrode extending along the opposite side edge and in electrical communication with the first electrical connection; And a second branch electrode extending along an opposite side edge of the second extension portion between the second semiconductor layer and the insulating reflective layer of the second light emitting portion and in electrical communication with the second electrical connection. device.
  • a non-conductive reflecting film provided on the plurality of semiconductor layers to reflect light generated in the active layer and having a distribution Bragg reflector;
  • First and second electrodes provided on the non-conductive reflective film and spaced apart from each other for insulation to supply electrons and holes to the plurality of semiconductor layers;
  • a blocking surface formed at edges of the plurality of semiconductor layers corresponding to the gaps to block cracks generated in the non-conductive reflective film from propagating through the gaps, wherein a part of the plurality of semiconductor layers is removed.
  • Blocking surface is a semiconductor light emitting device comprising a.
  • a non-conductive reflective film comprising: a distributed Bragg reflector formed over a plurality of semiconductor layers and to at least some of the blocking surfaces.
  • the second semiconductor layer and the active layer between the plurality of semiconductor light emitting devices in the wafer state are removed to be separated by individual semiconductor light emitting devices, and the blocking surface is the same depth as that of the plurality of semiconductor light emitting devices.
  • a semiconductor light emitting device characterized in that formed by removing.
  • (24) A semiconductor light emitting element, wherein the second semiconductor layer and the active layer are mesa-etched at edges of the plurality of semiconductor layers to form grooves, and the side surfaces of the grooves are blocking surfaces.
  • the second semiconductor layer and the active layer are mesa-etched at the edges of the plurality of semiconductor layers to form grooves, the grooves are formed on the outer periphery of the plurality of semiconductor layers, and the side surfaces of the walls serve as blocking surfaces.
  • a semiconductor light emitting element is mesa-etched at the edges of the plurality of semiconductor layers to form grooves, the grooves are formed on the outer periphery of the plurality of semiconductor layers, and the side surfaces of the walls serve as blocking surfaces.
  • a semiconductor light emitting element characterized in that the groove is opened in the lateral direction of the semiconductor light emitting element.
  • a semiconductor light emitting element comprising a groove formed in the entire circumference of a plurality of semiconductor layers.
  • a semiconductor light emitting device characterized in that the side surface of the growth substrate and the side surface of the growth substrate are cut when separated by individual semiconductor light emitting devices.
  • a semiconductor light emitting element wherein the side surfaces of the first electrode and the second electrode corresponding to the edges of the plurality of semiconductor layers are cut surfaces.
  • a plurality of openings are formed in the non-conductive reflecting film, and the second semiconductor layer and the active layer are formed in the exposed first semiconductor layer by mesa etching corresponding to some of the plurality of openings, and through the openings.
  • a first lower electrode electrically connected to the first electrode;
  • a second lower electrode provided on the second semiconductor layer corresponding to the remaining of the plurality of openings and electrically connected to the second electrode through the opening, wherein the blocking surface is mesa-etched by the second semiconductor layer and the active layer.
  • a semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer And a plurality of semiconductor layers having an active layer that generates light by recombination of holes; An electrode electrically connected to the plurality of semiconductor layers; A light absorption prevention film provided at least around the electrode; And a non-conductive reflecting film covering the plurality of semiconductor layers, the light absorption preventing film, and the electrode, and reflecting light from the active layer, wherein the non-conductive reflecting film has an abnormal region where the reflectance is reduced at the periphery of the electrode due to the height difference between the electrode and the periphery of the electrode. And a non-conductive reflective film, wherein the light absorption prevention film exposed from the electrode is formed longer than the abnormal region when viewed from a cross section of the electrode so as to block the light from the active layer from entering the abnormal region. device.
  • the nonconductive reflecting film includes: at least one of a distributed Bragg reflector and an omni-directional reflector (ODR).
  • ODR omni-directional reflector
  • a semiconductor light emitting element wherein the light absorption prevention film is interposed between the plurality of semiconductor layers and the electrode, and is an insulating current blocking layer.
  • a semiconductor light emitting device comprising: a light transmissive conductive layer interposed between the light absorption prevention film and the electrode and covering the second semiconductor layer.
  • the non-conductive reflecting film includes one of: a distributed Bragg reflector and an omni-directional reflector (ODR), the electrode having a thickness of 0.5 ⁇ m to 3.0 ⁇ m, and a light absorption prevention film from the side of the electrode.
  • the length of the semiconductor light emitting device characterized in that 2.0 ⁇ m ⁇ 10 ⁇ m.
  • an additional electrode formed over the second semiconductor layer and the first semiconductor layer where the active layer is etched and exposed; A first pad electrode and a second pad electrode formed on the nonconductive reflecting film; A first electrical connection penetrating the non-conductive reflective film to electrically connect the first pad electrode and the additional electrode; And a second electrical connection penetrating the non-conductive reflecting film to electrically connect the second pad electrode to the electrode.
  • the electrode includes a branch electrode extending below the first pad electrode under the second pad electrode, and the light absorption prevention film is interposed between the second semiconductor layer and the branch electrode, and is an abnormal region formed around the branch electrode.
  • the semiconductor light emitting device characterized in that extending along the branch electrode.
  • the additional electrode includes a further branch electrode extending over the first semiconductor layer, below the first pad electrode, and below the second pad electrode, the non-conductive adjacent the etched second semiconductor layer, and the active layer. And an additional light absorption prevention film extending along the additional branch electrode to correspond to the additional abnormal region formed in the reflective film.
  • An electrode is provided on the first semiconductor layer where the second semiconductor layer and the active layer are etched and exposed, and the light absorption prevention film is interposed between the first semiconductor layer and the electrode.
  • the electrode is provided on the first semiconductor layer where the second semiconductor layer and the active layer are etched and exposed, and the non-conductive reflective film covers the second semiconductor layer and the first semiconductor layer, and an abnormal region occurs due to the height difference due to etching.
  • the light absorption prevention layer is formed on the side surface of the second semiconductor layer that is etched and exposed, the side surface of the active layer, and the first semiconductor layer.
  • a semiconductor light emitting device characterized in that the end of the light absorption prevention film has a wedge shape.
  • a semiconductor light emitting element wherein the side of the electrode is an inclined surface with respect to the light absorption prevention film.
  • the electrode is provided on the first semiconductor layer to which the second semiconductor layer and the active layer are etched and exposed, and the surfaces of the etched second semiconductor layer and the active layer are inclined with respect to the exposed first semiconductor layer where the electrode is located. And a nonconductive reflective film covering the second semiconductor layer and the first semiconductor layer, and formed along the surfaces of the etched second semiconductor layer and the active layer.
  • a semiconductor light emitting element formed by cutting a wafer on which a plurality of semiconductor light emitting chips are formed, for each semiconductor light emitting chip, wherein the first semiconductor layer has a first conductivity and the second semiconductor layer has a second conductivity different from the first conductivity.
  • a semiconductor light emitting device characterized in that the blocking.
  • a semiconductor light emitting element characterized in that the inclination of the side surfaces of the plurality of semiconductor layers and the inclination of the side surfaces of the walls are different from each other.
  • the angle formed by the side surface of the growth substrate and the wall is closer to the right angle than the angle formed by the side surface of the growth substrate and the plurality of semiconductor layers.
  • a semiconductor light emitting device characterized in that the side of the wall is etched in an inverted mesa shape so that the width of the upper end is wider than the bottom of the wall.
  • the nonconductive reflecting film includes at least one of a distributed Bragg reflector having a plurality of layers, and an Omni-Directional Reflector, and the uniformity of each layer of the nonconductive reflecting film around the wall.
  • the semiconductor light emitting device characterized in that the deterioration is formed by the uneven portion.
  • the at least one electrode includes: a first electrode provided on an opposite side of the plurality of semiconductor layers on the basis of the non-conductive reflecting film and supplying one of electrons and holes to the first semiconductor layer; A second electrode provided on an opposite side of the plurality of semiconductor layers on the basis of the non-conductive reflecting film and supplying the other one of electrons and holes to the second semiconductor layer; A first electrical connection penetrating the non-conductive reflective film to electrically connect the first electrode and the first semiconductor layer; And a second electrical connection penetrating the non-conductive reflective film to electrically connect the second electrode and the second semiconductor layer, wherein the first semiconductor layer is in contact with the first electrical connection between the side surfaces and the walls of the plurality of semiconductor layers. And a first semiconductor layer formed at the same height as the semiconductor light emitting device.
  • a method of manufacturing a semiconductor light emitting device wherein a semiconductor light emitting device is formed by cutting a wafer having a plurality of semiconductor light emitting chips for each semiconductor light emitting chip, the first semiconductor layer having a first conductivity on a growth substrate and a second conductivity different from the first conductivity; Forming a plurality of semiconductor layers including a second semiconductor layer having an active layer interposed between the first semiconductor layer and the second semiconductor layer, the active layer generating light through recombination of electrons and holes; Removing a portion of the plurality of semiconductor layers to partition a plurality of semiconductor light emitting chip regions and a wall around each semiconductor light emitting chip region; Forming a non-conductive reflective film formed to cover each semiconductor light emitting chip region, each semiconductor light emitting chip region and a wall, and a wall, and reflecting light from the active layer, wherein the plurality of semiconductor layers of each semiconductor light emitting chip region are formed.
  • a method of manufacturing a semiconductor light emitting element Forming a non-conductive reflecting film having an irregular portion at the periphery of the wall, the shape being more non-uniform than the shape at the side of the wall; Forming at least one electrode on the non-conductive reflective film of each semiconductor light emitting chip region, the at least one electrode electrically connected to the plurality of semiconductor layers; And cutting between the plurality of semiconductor light emitting chips, wherein the cracks are cut between the plurality of semiconductor light emitting chips so that cracks propagate to the non-conductive reflecting film side of each semiconductor light emitting chip.
  • a method of manufacturing a semiconductor light emitting element A method of manufacturing a semiconductor light emitting element.
  • the dividing of the plurality of semiconductor light emitting chip regions and the wall around each semiconductor light emitting chip region may include: a first mask corresponding to each semiconductor light emitting chip region, and an etching selectivity corresponding to the wall and having a higher etching selectivity than the first mask. Forming a mask over the plurality of semiconductor layers; And etching the plurality of semiconductor layers having the first mask and the second mask formed thereon.
  • the angle formed between the growth substrate and the side surfaces of the wall is formed to be closer to the right angle than the angle formed between the growth substrate and the side surfaces of the semiconductor layers of each semiconductor light emitting chip region.
  • openings are formed in the plurality of semiconductor layers of each semiconductor light emitting chip region to expose the first semiconductor layer
  • the forming of at least one electrode may include: forming a non-conductive reflective film; The first electrode formed on the opposite side of the plurality of semiconductor layers as a reference, the first electrical connection formed in the opening to electrically connect the first semiconductor layer and the first electrode, the opposite of the plurality of semiconductor layers on the basis of the non-conductive reflective film Forming a second electrode formed on the side, and a second electrical connection through the non-conductive reflective film to electrically connect the second semiconductor layer and the second electrode; .
  • (60) A method of manufacturing a semiconductor light emitting device, wherein the wall includes at least a portion of the second mask and a plurality of semiconductor layers.
  • (61) A method of manufacturing a semiconductor light emitting device, characterized in that two walls are formed between adjacent semiconductor light emitting chips, and the plurality of semiconductor chips are cut between the two walls in the step of cutting between the plurality of semiconductor light emitting chips.
  • a method for manufacturing a semiconductor light emitting device characterized in that one wall is formed between adjacent semiconductor light emitting chips and the wall is cut in the step of cutting between the plurality of semiconductor light emitting chips.
  • (64) A method for manufacturing a semiconductor light emitting element, wherein the wall is formed so as to surround each semiconductor light emitting chip region.
  • the reliability of electrical insulation between the plurality of light emitting parts is improved in the semiconductor light emitting device having the plurality of light emitting parts.
  • the flip chip type light emitting unit and the ESD protection device may be formed on the substrate in a compact manner without additional processing.
  • the propagation of cracks generated in the non-conductive reflecting film during the separation process for each semiconductor light emitting device is blocked on the blocking surface to improve the yield.
  • the etching of the plurality of semiconductor layers between the devices is reduced to distinguish the semiconductor light emitting devices, the light emitting area is increased.
  • an area not covered by the first electrode and the second electrode may increase, and a brightness improving effect may be obtained.
  • the semiconductor light emitting device by forming a light absorption prevention film to block the entrance of light to the abnormal region formed in the non-conductive reflecting film due to the uneven structure such as the height difference due to the electrode, etching, reducing the loss of light to reduce the luminance Is improved.
  • the semiconductor light emitting device it is possible to reduce the light absorption loss by using a non-conductive reflecting film instead of the metal reflecting film.
  • damages such as cracks are cut off to the semiconductor light emitting chip in the cutting process to the individual semiconductor light emitting device, thereby preventing defects in the semiconductor light emitting device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 복수의 반도체층과 전기적으로 연결되는 전극; 적어도 전극의 주변에 구비되는 빛흡수 방지막; 그리고 복수의 반도체층, 빛흡수 방지막, 및 전극을 덮으며, 활성층으로부터의 빛을 반사하는 비도전성 반사막;으로서, 빛흡수 방지막과 전극 간의 높이차로 인해 전극의 주변에서 반사율이 저하되는 비정상 영역을 가지는 비도전성 반사막;을 포함하며, 활성층으로부터의 빛이 비도전성 반사막의 비정상 영역 측으로 입사하는 것을 차단하도록, 전극의 횡단면으로 관찰할 때, 전극으로부터 노출된 빛흡수 방지막이 비정상 영역보다 더 길게 형성된 것을 특징으로 하는 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자 및 이의 제조방법
본 개시(Disclosure)는 전체적으로 반도체 발광소자, 및 이의 제조방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}에 관한 것으로, 특히 빛 손실을 감소하여 휘도가 향상된 반도체 발광소자에 관한 것이다. 또한, 반도체 발광소자의 손상이 감소된 반도체 발광소자, 및 이의 제조방법에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(10; 예; 사파이어 기판), 기판(10) 위에 성장되는 버퍼층(20), 버퍼층(20) 위에 성장되는 n형 3족 질화물 반도체층(30), n형 3족 질화물 반도체층(30) 위에 성장되는 활성층(40), 활성층(40) 위에 성장되는 p형 3족 질화물 반도체층(50), p형 3족 질화물 반도체층(50) 위에 형성되는 전류확산 전도막(60), 전류확산 전도막(60) 위에 형성되는 p측 본딩 패드(70), p형 3족 질화물 반도체층(50)과 활성층(40)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(30) 위에 형성되는 n측 본딩 패드(80), 그리고 보호막(90)을 포함한다.
도 2는 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.
이러한 구조의 칩, 즉 기판(100)의 일 측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.
도 3은 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.
도 4는 미국 등록특허공보 제6,547,249호에 개시된 직렬연결된 LED(A,B)의 일 예를 나타내는 도면으로서, 여러 가지 장점 때문에 도 4에 도시된 것과 같이 복수의 LED(A,B)가 직렬연결되어 사용된다. 예를 들어, 복수의 LED(A,B)를 직렬연결하면 외부 회로와 와이어 연결의 개수가 감소하며, 와이어로 인한 광흡수 손실이 감소된다. 또한, 직렬연결된 LED(A,B) 전체의 동작전압이 상승하기 때문에 전원 공급 회로가 보다 단순화될 수 있다.
한편, 복수의 LED(A,B)를 직렬연결하기 위해서 인터커넥터(34)를 증착하여 이웃한 LED(A,B)의 p측 전극(32)과 n측 전극(32)을 연결한다. 그러나 복수의 LED (A,B)를 전기적으로 절연하는 분리(isolation) 공정에서 사파이어 기판(20)이 노출되도록 복수의 반도체층을 식각해야 하는데, 그 식각 깊이가 깊어서 시간이 오래 걸리고 단차가 크기 때문에 인터커넥터(34)를 형성하기가 어렵다. 절연체(30)를 사용하여 도 3에 도시된 것과 같이 인터커넥터(34)를 완만한 경사를 이루도록 형성하는 경우 LED(A,B)들 사이 간격이 증가하여 집적도 향상에 문제가 있다.
도 5는 미국 등록특허공보 7,098,543호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, SMD 타입의 플립칩(100)과 ESD 보호소자로서 제너(zener) 다이오드(200)을 연결한 구조를 보여주고 있다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 복수의 반도체층과 전기적으로 연결되는 전극; 적어도 전극의 주변에 구비되는 빛흡수 방지막; 그리고 복수의 반도체층, 빛흡수 방지막, 및 전극을 덮으며, 활성층으로부터의 빛을 반사하는 비도전성 반사막;으로서, 전극과 전극의 주변 간의 높이차로 인해 전극의 주변에서 반사율이 저하되는 비정상 영역을 가지는 비도전성 반사막;을 포함하며, 활성층으로부터의 빛이 비정상 영역으로 입사하는 것을 차단하도록, 전극의 횡단면으로 관찰할 때, 전극으로부터 노출된 빛흡수 방지막이 비정상 영역보다 더 길게 형성된 것을 특징으로 하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 미국 등록특허공보 제6,547,249호에 개시된 직렬연결된 LED(A,B)의 일 예를 나타내는 도면,
도 5는 미국 등록특허공보 7,098,543호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 7은 도 6에서 A-A 선을 따라 절단한 단면의 일 예를 나타내는 도면,
도 8은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면,
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 11은 도 10의 B-B 선을 따라 절단한 단면의 일 예를 나타내는 도면,
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 16은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 17은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 18은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 19는 비도전성 반사막을 구비하는 플립칩의 분리시의 크랙의 발생의 일 예를 나타내는 도면,
도 20은 가장 자리에서 발생된 크랙이 내측으로 전파되는 일 예를 설명하는 도면,
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 22는 복수의 반도체 발광소자가 형성된 웨이퍼의 일 예를 설명하는 도면,
도 23은 도 21의 A-A 선을 따라 취한 단면의 일 예를 보여주는 도면,
도 24는 차단면에 의해 크랙의 전파가 차단되는 일 예를 보여주는 도면,
도 25는 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면,
도 26은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 27은 도 25의 B-B 선을 따라 취한 단면의 일 예를 보여주는 도면,
도 28 및 도 29는 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하는 도면들,
도 30은 차단면에 의해 크랙의 전파가 차단되는 다른 예를 설명하는 도면,
도 31은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 32는 본 개시에 따른 반도체 발광소자의 특징을 설명하기 위한 도면,
도 33은 비도전성 반사막의 일 예를 설명하는 도면,
도 34는 빛흡수 방지막의 예를 설명하기 위한 도면,
도 35는 전극의 높이, 비정상 영역, 및 빛흡수 방지막 간의 관계를 실험한 결과를 설명하기 위한 도면,
도 36은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 37은 도 36에서 A-A 선을 따라 절단한 단면의 일 예를 나타내는 도면,
도 38은 도 36에서 B-B 선을 따라 절단한 단면의 일 예를 나타내는 도면,
도 39는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면,
도 40은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 41은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 42는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 43은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 44 및 도 45는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면들,
도 46 내지 도 48은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 나타내는 도면들,
도 49 및 도 50은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면들,
도 51은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 다른 예를 설명하기 위한 도면,
도 52는 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 53은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면,
도 54는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 6은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이고, 도 7은 도 6에서 A-A 선을 따라 절단한 단면의 일 예를 나타내는 도면으로서, 반도체 발광소자는 제1 발광부(101), 제2 발광부(102), 절연층(35), 연결 전극(95), 절연성 반사층(R), 제1 전극부(80,81,82,85), 및 제2 전극부(70,71,72,75)를 포함한다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
제1 발광부(101) 및 제2 발광부(102)는 각각 기판(10) 위에 형성된 복수의 반도체층(30,40,50)을 포함한다. 기판(10)으로는 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
복수의 반도체층(30,40,50)은 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다.
제1 발광부(101) 및 제2 발광부(102)는 주변의 복수의 반도체층(30,40,50)이 제거(예: 메사식각)되어 트렌치(trench) 또는, 식각부(21,25)가 형성된다. 식각부(21,25)에서 복수의 반도체층(30,40,50)이 제거되어 기판(10)이 노출될 수도 있지만, 복수의 반도체층(30,40,50)과 기판(10) 사이에 추가의 층이 노출될 수도 있다. 웨이퍼에 형성된 복수의 반도체 발광소자가 제1 발광부(101) 및 제2 발광부(102)의 외곽(테두리)의 식각부(25)에서 분리되어 개별 반도체 발광소자로 제조된다. 본 예에서, 위에서 볼 때, 제1 발광부(101) 및 제2 발광부(102)는 대략 사각 형상을 가지며, 에지가 서로 마주하도록 구비된다. 제1 발광부(101) 및 제2 발광부(102)의 사이와 제1 발광부(101) 및 제2 발광부(102)의 테두리는 복수의 반도체층(30,40,50)이 제거되어 식각부(21,25)가 되며, 기판(10)이 노출될 수 있다. 이러한 식각부(21,25)에 의해 제1 발광부(101) 및 제2 발광부(102)는 자체로는 전기적으로 분리(isolation) 또는 절연되어 있다. 복수의 반도체층(30,40,50)은 발광영역이 되므로 식각부(21,25)로 인한 복수의 반도체층(30,40,50)의 감소를 줄이는 것이 바람직한데, 개별 반도체 발광소자로 분리를 위해 상기 테두리의 식각부(25)는 어느 정도 폭이 필요하다. 본 예에서, 제1 발광부(101) 및 제2 발광부(102) 사이의 식각부(21)의 폭은 제1 발광부(101) 및 제2 발광부(102) 테두리의 식각부(25)의 폭보다 좁게 형성되어, 테두리의 마진을 확보하면서 복수의 반도체층(30,40,50)의 감소를 억제한다. 여기서 테두리의 식각부의 폭은 웨이퍼 상에서 복수의 반도체 발광소자 사이의 식각부의 폭을 의미하거나, 개별 소자로 분리된 반도체 발광소자의 테두리의 식각부(25)를 의미할 수도 있다.
절연층(35)은 투광성을 가지는 패시베이션(passivation)층으로서, SiO2, TiO2, Al2O3와 같은 물질로 식각부(21,25)에 증착될 수 있다. 도 6에서 절연층(35)이 형성된 예가 빗금으로 표시되어 있다. 증착의 두께는 일 예로, 수천 Å일 수 있지만, 물론 이 두께는 변경될 수 있다. 본 예에서, 식각부(21,25)가 제1 발광부(101)와 제2 발광부(102) 사이 전체에 제1 발광부(101) 및 제2 발광부(102)의 서로 마주하는 에지들을 따라 형성되어 있어서 전기적 절연을 더욱 확실히 할 수 있고, 특히, 전술한 바와 같이, 제1 발광부(101)와 제2 발광부(102) 사이가 좁기 때문에, 복수의 발광부를 직렬연결하여 high-voltage로 동작하는 반도체 발광소자에서는 본 예와 같이 절연층(35)을 형성하는 것이 전기적 절연 측면에서 유리한 점이 많다. 또한, 바람직하게는, 절연층(35)은 제1 발광부(101) 및 제2 발광부(102)의 테두리의 식각부(25)까지 형성되어 전기적 절연의 신뢰성을 더 향상하고, 후술될 절연성 반사층(R) 형성시 단차 또는 높이차를 완화하거나 균일하게 하는 데에 도움을 줄 수 있다.
후술될 제2 가지 전극(75), 제2 오믹 전극(72), 연결 전극(95)의 제1 연장부(95a)는 제2 반도체층(50) 위에 형성되는데, 이들의 아래에 광흡수 방지막을 형성하는 것이 바람직하다. 예를 들어, 광흡수 방지막은 SiO2, TiO2 등을 사용하여 형성될 수 있으며, 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, 제2 가지 전극(75), 제2 오믹 전극(72), 연결 전극(95)의 제1 연장부(95a)로부터 바로 아래로 전류가 흐르지 못하도록 하는 기능만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다. 본 예에서는 절연층(35)이 제2 발광부(102)의 제1 반도체층(30)의 측면, 노출된 기판(10), 및 제1 발광부(101)의 복수의 반도체층(30,40,50)의 측면에 형성된다. 또한, 절연층(35)은 도 6 및 도 7에 제시된 바와 같이, 제2 가지 전극(75), 제2 오믹 전극(72)에 대응하여 제2 발광부(102)의 제2 반도체층(50) 위에 형성되며, 연결 전극(95)의 제1 연장부(95a)에 대응하여 제1 발광부(101)의 제2 반도체층(50) 위에 형성된다. 이에 따라 절연층(35)은 광흡수 방지막으로도 기능한다. 물론, 절연층(35)과 별개의 공정으로 광흡수 방지막을 형성하는 것도 고려할 수 있으며, 이 경우 절연층(35)를 더 두껍게 형성하는 것도 가능하다.
절연층(35)이 형성된 이후, 바람직하게는 제2 반도체층(50) 위에 전류 확산 도전막(60)이 형성된다. p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 전류 확산 도전막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 전류 확산 도전막(60)으로 사용될 수 있다.
연결 전극(95)은 제1 발광부(101)와 제2 발광부(102) 사이의 절연층(35) 위를 가로지르며, 제1 발광부(101)와 제2 발광부(102)를 전기적으로 연결한다. 본 예에서, 연결 전극(95)은 제1 연장부(95a), 제2 연장부(95b), 및 연결부(95c)를 포함하며, 절연성 반사층(R)은 제1 발광부(101), 제2 발광부(102), 연결 전극(95), 및 절연층(35)을 덮는다. 제1 연장부(95a)는 제1 발광부(101)의 전류 확산 도전막(60)과 절연성 반사층(R) 사이에서 제1 발광부(101)의 에지를 따라 뻗는다. 제2 연장부(95b)는 제2 발광부(102)의 식각되어 노출된 제1 반도체층(30) 위에서 제2 발광부(102)의 에지를 따라 뻗는다. 연결부(95c)는 제1 발광부(101)와 제2 발광부(102) 사이의 절연층(35) 위에서 뻗으며, 제1 발광부(101) 및 제2 발광부(102)의 측면에 형성된 절연층(35) 위로 연장되어 제1 연장부(95a) 및 제2 연장부(95b)와 연결된다.
제1 연장부(95a) 및 제2 연장부(95b)는 각각 제1 발광부(101) 및 제2 발광부(102)의 서로 대향하는 에지 측에서 뻗어 있다. 따라서, 제1 연장부(95a) 및 제2 연장부(95b)가 제1 발광부(101) 및 제2 발광부(102)의 가운데 근처로 뻗는 것을 억제하도록 형성되어 있다. 또한, 제1 연장부(95a) 및 제2 연장부(95b)는 전류 공급 또는 확산을 원활히 하기 위해 상기와 같이 가지 형태로 뻗어 있고, 서로 대략 나란하게 형성될 수 있다. 이와 같이, 전극의 일종인 제1 연장부(95a) 및 제2 연장부(95b)가 좁은 간격으로 길게 마주하고 뻗어 있으므로 전술한 바와 같이, 절연층(35)을 연결부(95c)의 아래에만 형성하는 것이 아니라 본 예와 같이, 제1 발광부(101)와 제2 발광부(102) 사이의 식각부(21)에 전체적으로 형성하는 것이 전기적 신뢰성 향상에 더 좋다. 또한, 연결부(95c) 형성 공정에 오차로 인해 연결부(95c)가 설계된 위치에서 약간 벗어나는 경우에도 제1 발광부(101)와 제2 발광부(102) 사이에 전부 절연층(35)이 있으므로 문제가 되지 않는다.
절연성 반사층(R)은 제1 발광부(101), 제2 발광부(102), 연결 전극(95), 및 절연층(35)을 덮도록 형성되며, 활성층(40)으로부터의 빛을 기판(10) 측으로 반사한다. 본 예에서 절연성 반사층(R)은 금속 반사막에 의한 광흡수 감소를 위해 절연성 물질로 형성되며, 단일층으로 형성될 수도 있지만, 바람직하게는 DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조일 수 있다. 예를 들어, 도 7에 제시된 바와 같이, 절연성 반사층(R)은 순차로 적층된 유전체막(91b), DBR(91a), 및 클래드막(91c)을 포함할 수 있다.
제1 전극부(80,81,82,85)는 제1 반도체층(30)에 전자와 정공 중 하나를 공급하며, 제2 전극부(70,71,72,75)는 제2 반도체층(50)에 전자와 정공 중 나머지 하나를 공급한다. 제1 전극부(80,81,82,85) 및 제2 전극부(70,71,72,75) 중 적어도 하나는 절연성 반사층(R) 위에 형성되는 상부 전극과 전기적 연결을 포함한다. 전기적 연결은 절연성 반사층(R)을 관통하며 상부 전극과 복수의 반도체층(30,40,50)을 전기적으로 연통한다. 본 개시에서, 식각부(21,25) 전체적으로 절연층(35)을 형성하여 전기적 연결의 신뢰성을 향상하는 점은 플립칩(flip chip), 레터럴칩(lateral chip) 등에 모두 적용될 수 있다.
본 예에서 반도체 발광소자는 상부 전극(80,70)이 절연성 반사층(R)을 기준으로 복수의 반도체층(30,40,50)의 반대 측에 구비되는 플립칩(flip chip)이다. 제1 전극부(80,81,82,85)는 제1 상부 전극(80), 제1 전기적 연결(81), 및 제1 오믹 전극(82)을 포함한다. 제2 전극부(70,71,72,75)는 제2 상부 전극(70), 제2 전기적 연결(71), 및 제2 오믹 전극(72)을 포함한다. 오믹 전극(82,72)은 생략될 수 있지만, 접촉저항을 감소하고 전기적 연결의 안정성을 위해 구비되는 것이 바람직하다. 제1 오믹 전극(82)은 제1 발광부(101)의 식각되어 노출된 제1 반도체층(30) 위에 형성되며, 제2 오믹 전극(72)은 제2 발광부(102)의 전류 전류 확산 도전막(60) 위에 구비된다. 제1 상부 전극(80)은 제1 발광부(101)의 절연성 반사층(R) 위에 형성되며, 제2 상부 전극(70)은 제2 발광부(102)의 절연성 반사층(R) 위에 형성된다. 제1 전기적 연결(81)은 절연성 반사층(R)을 관통하여 제1 상부 전극(80)과 제1 오믹 전극(82)을 연결한다. 제2 전기적 연결(71)은 절연성 반사층(R)을 관통하여 제2 상부 전극(70)과 제2 오믹 전극(72)을 연결한다.
제1 반도체층(30)이 n-GaN이고 제2 반도체층(50)이 p-GaN인 경우, 제2 반도체층(50)보다 제1 반도체층(30)의 전류 확산이 더 잘되기 때문에, 본 예와 같이, 제1 전기적 연결(81)의 개수가 제2 전기적 연결(71)의 개수보다 작게 형성되는 것도 가능하다. 한편, 본 예에서, 반도체 발광소자는 제1 가지 전극(85) 및 제2 가지 전극(75)을 포함한다. 제1 가지 전극(85)은 제1 발광부(101)의 식각되어 노출된 제1 반도체층(30) 위에서 연결 전극(95)의 제1 연장부(95a)와 대향하는 에지를 따라 뻗으며, 제1 전기적 연결(81)과 연결되어 있다. 제2 가지 전극(75)은 제2 발광부(102)의 전류 확산 도전막(60)과 절연성 반사층(R) 사이에서 연결 전극(95)의 제2 연장부(95b)와 대향하는 에지를 따라 뻗으며, 제2 전기적 연결(71)과 연결되어 있다. 본 예에서는 이와 같이, 연결 전극(95)의 연장부(95a,95b)와 가지 전극(85,75)이 제1 발광부(101) 및 제2 발광부(102)의 가장자리에서 서로 대향하며 뻗어 있다. 따라서, 복수의 발광부가 직렬연결되어 high-voltage로 구동되는 소자에서 각 발광부의 면적이 작은 경우, 전류 공급 및/또는 발광의 균일성 측면에서 좋은 구조가 된다.
한편, 전술한 바와 같이, 절연성 반사층(R)은 제1 발광부(101), 제2 발광부(102), 연결 전극(95), 및 절연층(35)을 덮도록 형성되는데, 절연성 반사층(R) 아래의 구조물들, 예를 들어, 발광부(101,102)와 식각부(21,25) 간의 단차 또는 높이차, 연결 전극(95), 가지 전극(85,75), 오믹 전극(82,72) 등으로 인한 요철 구조 등으로 인해 절연성 반사층(R) 형성시 더욱 주의가 필요하다. 예를 들어, 절연성 반사층(R)이 분포 브래그 리플렉터를 구비하는 다층 구조인 경우, 절연성 반사층(R)이 잘 기능하기 위해서는 각 물질층이 특별히 설계된 두께로 잘 형성되어야 한다. 예를 들어, 분포 브래그 리플렉터는 SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어 질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 수 있다. 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는, 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다. 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)를 형성함으로써, 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다. 유전체막(91b)의 재질은 SiO2가 적당하며, 그 두께는 일 예로, 0.2um ~ 1.0um일 수 있다. 클래드막(91c)은 Al2O3, SiO2, SiON, MgF, CaF 등으로 이루어질 수 있다. 절연성 반사층(R)은 일 예로, 전체 두께가 1 ~ 8um일 수 있다.
그러나 절연성 반사층(R)이 입사한 빛을 전부 반사하는 것은 아니고 일부가 투과될 있다. 특히, 도 7에 제시된 바와 같이, 발광부(101,102)와 식각부(21,25) 간의 단차 또는 높이차로 인해 절연성 반사층(R)의 각 물질층이 설계된 두께로 형성되기 어려운 영역이 있게 되고, 이 영역에서는 반사효율이 저하되어 빛이 투과될 수 있다. 본 예에서는 전술한 바와 같이 제1 발광부(101) 및 제2 발광부(102)의 사이 식각부(21)뿐만 아니라, 테두리 식각부(25)에도 절연층(35)이 형성되며, 절연층(35)의 두께를 필요에 따라 조절할 수 있다. 따라서 절연층(35)은 상기 높이차를 줄이고, 절연성 반사층(R)이 식각부(21,25)에 형성될 때, 위치에 따라 대체로 균등한 높이를 갖도록 하여 절연성 반사층(R)의 각 물질층이 설계된 두께로 형성되는데 도움을 준다. 그 결과, 절연성 반사층(R)의 형성 공정 자체에도 도움을 주며 높이차에 의한 반사효율이 저하되는 것을 억제할 수 있다.
도 8은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면으로서, 제1 발광부(101) 및 제2 발광부(102) 사이 및 테두리 식각부에 절연층(35)이 형성되어 있다. 연결 전극(95)은 제1 발광부(101) 및 제2 발광부(102)의 서로 대향하는 에지들을 따라 형성되는 도 6의 실시예와 다르게, 대향하는 에지들과 연결된 에지들을 따라 형성되어 있다. 또한, 제1 가지 전극(85)는 연결 전극(95)의 제1 연장부(95a)와 대향하는 제1 발광부(101)의 에지를 따라 형성되며, 제2 가지 전극(75)은 연결 전극(95)의 제2 연장부(95b)와 대향하는 제2 발광부(102)의 에지를 따라 형성되어 있다. 이와 같이, 연장부(95a,95b)와 가지 전극(85,75)이 서로 대향하며 이들 사이의 간격이 대체로 균등하므로 복수의 발광부를 구비하여 각 발광부의 면적이 비교적 작은 반도체 발광소자에서 전류 공급의 균일성 및 발광의 균일성 향상에 좋은 구조가 된 다. 또한, 제1 발광부(101) 및 제2 발광부(102)의 서로 대향하는 에지들 측에 연장부가 없으므로 전기적인 절연의 문제 등에서 좀더 자유로울 수 있다.
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 제1 연장부(95a)가 제1 발광부(101)의 다른 에지를 따라 더 연장되어 있고, 제2 연장부(95b)가 제2 발광부(102)의 내측으로 추가로 더 연장되어 있다. 또한, 제1 가지 전극(85)과 연결되지 않고, 독립적으로 제1 반도체층(30)과 연통하는 제1 전기적 연결(81)이 추가되어 있다.
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면이고, 도 11은 도 10의 B-B 선을 따라 절단한 단면의 일 예를 나타내는 도면으로서, 반도체 발광소자는 제1 발광부(101), 제2 발광부(102), 보호부(201), 절연성 반사층(R), 제1 전극부(80,81,82,85), 및 제2 전극부(70,71,72,75)를 포함한다. 보호부(201)는 복수의 반도체층(30,40,50)을 포함하며, 제1 발광부(101), 제2 발광부(102), 및 보호부(201)는 식각부(21,25)에 의해 자체적으로는 전기적으로 분리되어 있다. 이러한 식각부(21,25)에 절연층(35)이 형성될 수 있으며, 절연층(35)으로는 전술된 바 있지만, 본 예에서는 더 두껍게 형성될 수 있다. 위에서 볼 때, 보호부(201) 둘레의 식각부(21,25)의 일부가 제1 발광부(101) 및 제2 발광부(102)의 외곽 테두리의 식각부(25)와 연결되어 있다.
연결 전극(95)은 제1 발광부(101)와 제2 발광부(102)를 전기적으로 연결하며, 절연성 반사층(R)은 제1 발광부(101), 제2 발광부(102), 보호부(201), 연결 전극(95), 및 절연층(35)을 덮는다. 보호부(201)는 제1 발광부(101)와 제2 발광부(102)의 사이로부터 제1 상부 전극(80)의 아래 및 제2 상부 전극(70)의 아래까지 형성되어 있다.
본 예에서 반도체 발광소자는 플립칩(flip chip)이며, 제1 전극부(80,81,82,85)는 제1 발광부(101)의 제1 반도체층(30)과 보호부(201)의 제2 반도체층(50)을 전기적으로 연통한다. 제2 전극부(70,71,72,75)는 제2 발광부(102)의 제2 반도체층(50)과 보호부(201)의 제1 반도체층(30)을 전기적으로 연통한다. 예를 들어, 추가의 제1 전기적 연결(281)은 절연성 반사층(R)을 관통하여 제2 상부 전극(70)과 보호부(201)의 제1 반도체층(30)을 전기적으로 연결한다. 추가의 제2 전기적 연결(271)은 절연성 반사층(R)을 관통하여 제1 상부 전극(80)과 보호부(201)의 제2 반도체층(50)을 전기적으로 연결한다. 따라서, 제1 발광부(101) 및 제2 발광부(102)는 연결 전극(95)에 의해 순방향으로 연결되고, 보호부(201)는 제1 발광부(101) 및 제2 발광부(102)와 역방향으로 연결된다. 따라서, 보호부(201)는 ESD 보호소자(예: zener diode)로서 기능한다.
이와 같이 본 예에 따른 반도체 발광소자에 의하면, 플립칩에서 보호부(201)가 기판(10)에 함께 형성되며, 보호부(201)는 도 10에 제시된 바와 같이, 콤팩트하게 제1 발광부(101) 및 제2 발광부(102) 사이에 형성되며, 식각부(21,25) 형성, 상부 전극 형성, 연결 전극(95) 형성 등 도 6에서 제시된 예에 비하여 추가로 필요한 공정이 없이 형성되는 장점이 있다. 또한, 보호부(201)와 각 발광부를 전기적으로 연결하기 위해 길게 가지 전극을 형성하는 등의 구성이 아니므로 금속 가지를 길게 형성함에 따른 빛흡수 증가 문제가 없고 설계가 비교적 자유롭다.
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 연결 전극의 제1 연장부(95a) 및 제2 연장부(95b)가 추가로 더 연장되어 있다. 보호부(201)로 인해 제1 연장부(95a)가 보호부(201) 주변 둘레로 휘어져 곡선을 가질 수 있다.
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 보호부(201)가 제1 발광부(101)와 제2 발광부(102)의 사이에서 그 중앙에 형성되어 있고, 보호부(201) 양 측으로 각각 연결 전극(95a,95b,95c)이 형성된다. 본 예는 도 10에 제시된 예에 비하여 대칭성이 좋은 장점이 있다.
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 보호부(201)와 제1 발광부(101) 및 제2 발광부(102)가 절연층(35)을 관통하는 전기적 연결에 의해 연결되는 것이 아니라, 절연층(35)에 의해 덮이는 추가의 연결 전극(285,275)에 의해 연결된다. 추가의 연결 전극(275)은 제1 발광부(101)의 제1 반도체층(30)과 보호부(201)의 제2 반도체층(50)을 연결하고, 추가의 연결 전극(285)은 제2 발광부(102)의 제2 반도체층(50)과 보호부(201)의 제1 반도체층(30)을 연결한다.
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 연결 전극(95a,95b,95c)이 절연성 반사층(R) 위에서 제1 발광부(101)로부터 제2 발광부(102)까지 형성되어 있고, 절연성 반사층(R)을 관통하는 추가의 전기적 연결(81,71)에 의해 각각 제1 발광부(101)의 제2 반도체층(50)과 제2 발광부(102)의 제1 반도체층(30)과 전기적으로 연통된다.
도 16은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 제3 발광부(103)가 제1 발광부(101), 및 제2 발광부(102)의 사이에 추가되어 있다. 제3 발광부(103)는 연결 전극(95a,95b,95c)에 의해 각각 제1 발광부(101) 및 제2 발광부(102)와 연결된다. 보호부(201)는 제1 발광부(101)와 제3 발광부(103)의 사이, 및 제2 발광부(102)와 제3 발광부(103)의 사이에 2개의 부분으로 나누어져 있으며, 추가의 연결 전극(275)에 의해 상기 2개의 부분의 제2 반도체층(50)끼리 전기적으로 연결되어 있다. 그 결과, 제1, 제2, 및 제3 발광부(101,102,103)는 순방향으로 연결되고, 보호부(201)는 이들과 역방향으로 연결된다.
도 17은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 본 개시는 플립칩소자 이외의 레터럴칩에도 적용될 수 있다. 도 17에서 중앙의 보호부(201) 둘레에 4개의 발광부(101,102,103,104)가 연결 전극(95)에 의해 직렬연결되어 있다. 보호부(201)와 4개 발광부(101,102,103,104)의 사이는 식각부가 형성되며 식각부에 전체적으로 절연층(35)이 형성된다. 추가의 연결 전극(283)은 제1 발광부(101)의 제2 반도체층(50)과 보호부(201)의 제1 반도체층(30)을 연결하고, 추가의 연결 전극(285)은 제4 발광부(104)의 제1 반도체층(30)과 보호부(201)의 제2 반도체층(50)을 연결한다. 따라서 보호부(201)는 발광부들(101,102,103,104)과 역방향으로 연결된다.
도 18은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 하나의 플립칩(101)과 보호부(201)가 기판(10)에 함께 형성되어 있다. 보호부(201)와 플립칩(101)은 식각부에 의해 절연되며, 식각부에는 절연층(35)이 형성될 수 있다. 절연성 반사층(R) 위에는 제1 상부 전극(80) 및 제2 상부 전극(70)이 서로 떨어져 형성되며, 제1 전기적 연결(81)은 제1 반도체층(30)과 제1 상부 전극(80)을 연결하고, 제2 전기적 연결(71)은 제2 반도체층(50)과 제2 상부 전극(70)을 연결한다. 중앙의 보호부(201) 양측으로 각각 제1 가지 전극(85) 및 제2 가지 전극(75)이 형성되어 있다. 추가의 제1 전기적 연결(281)은 보호부(201)의 제1 반도체층(30)과 제2 상부 전극(70)을 연결하고, 추가의 제2 전기적 연결(271)은 보호부(201)의 제2 반도체층(50)과 제1 상부 전극(80)을 연결한다. 따라서, 하나의 플립칩(101)과 보호부(201)가 역방향으로 연결되어 ESD 보호 기능을 가지는 반도체 발광소자가 형성된다.
도 19는 비도전성 반사막을 구비하는 플립칩의 분리시의 크랙의 발생의 일 예를 나타내는 도면으로서, 비도전성 반사막을 반사막으로 채택함으로써 상기 금속 반사막을 구비하는 플립칩에 비하여 광 흡수를 감소하였다. 그러나 성장 기판이나 복수의 반도체층은 결정성을 가져서 스크라이빙 및 브레이킹 공정에 의해 잘 절단되는 반면, 도 20에 도시된 바와 같이, 비도전성 반사막은 유전체를 주로 포함하여 칩의 분리 공정시 가장 자리의 비도전성 반사막에 크랙이 발생하곤 한다. 또한, 이러한 크랙이 반도체 발광소자의 내측, 즉 발광면 측으로 전파되는 불량이 발생하는 경우가 있다.
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이고, 도 22는 복수의 반도체 발광소자가 형성된 웨이퍼의 일 예를 설명하는 도면이고, 도 23은 도 21의 A-A 선을 따라 취한 단면의 일 예이다.
본 예에서 반도체 발광소자는 복수의 반도체층(30,40,50), 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 제1 전극부, 제2 전극부, 차단면(35)을 포함한다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(10; 예: Al2O3, Si, SiC) 위에 버퍼층(예: AlN 또는 GaN 버퍼층)과 도핑되지 않은 반도체층(예: un-doped GaN), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; InGaN/(In)GaN 다중양자우물구조), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN)이 성장된다. 버퍼층(20)은 생략될 수 있으며, 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 도전성을 반대로 하여 형성될 수 있지만, 3족 질화물 반도체 발광소자의 경우에는 바람직하지는 않다.
본 예에서는 제1 전극부는 상부전극으로서 제1 전극(75)을 구비하고, 전기적 연결부로서 제1 가지전극(78)과, 제1 전극(75)과 제1 가지전극(78)을 연결하는 전기적 연결(72)을 구비한다. 또한, 제2 전극부는 상부전극으로서 제2 전극(85)을 구비하고, 전기적 연결부로서 제2 전극(85)과 제2 가지전극(88)을 연결하는 전기적 연결(82)을 구비한다.
도 23에는 제1 전극부 및 제2 전극부가 모두 복수의 반도체층을 기준으로 기판의 반대 측에 배치된 예가 제시되었지만, 본 개시는 전극부의 위치가 본 예와 다른 반도체 발광소자에도 적용될 수 있다. 예를 들어, 수직형 반도체 발광소자로서, 기판이 제거되어 노출된 제1 반도체층의 아래 또는, 도전성을 가지는 기판에 n측 또는 p측 본딩 전극이 위치하는 반도체 발광소자에도 본 예가 적용될 수 있다.
제2 가지전극(88)에 의해서도 활성층(40)에서 생성된 빛의 일부가 흡수될 수 있으므로, 바람직하게는 이를 방지하기 위하여, 제2 가지전극(88) 아래에 빛흡수 방지막(41)이 구비된다. 빛흡수 방지막(41)은 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, 제2 가지전극(88)으로부터의 제2 가지전극(88)의 바로 아래로 전류가 흐르지 못하도록 하는 기능만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다.
바람직하게는 전류확산 도전막(60)이 구비된다. 전류확산 도전막(60)은 빛흡수 방지막(41)과 제2 가지전극(88) 사이에 형성되며, 투광성을 가지며 대략 제2 반도체층(50)을 전체적으로 덮도록 형성될 수 있다. 특히 p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 전류확산 도전막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 전류확산 도전막(60)으로 사용될 수 있다.
비도전성 반사막(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 본 예에서 비도전성 반사막(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 물질로 형성된다. 비도전성 반사막(91)은 단일의 유전체층으로 이루어질 수도 있고, 다층 구조를 가질 수도 있다. 다층 구조의 일 예로, 비도전성 반사막(91)은 순차로 적층된 유전체막, 분포 브래그 리플렉터(Distributed Bragg Reflector) 및 클래드막을 포함할 수 있다.
유전체막(91b)의 재질은 SiO2가 적당하며, 그 두께는 0.2um ~ 1.0um가 바람직하다. 유전체막(91b)의 두께가 너무 얇은 경우에는 높이가 2um ~ 3um정도인 하부전극(78,88)을 잘 덮기에 불충분할 수 있고, 너무 두꺼운 경우에는 비도전성 반사막(91)에 개구 형성공정에 부담이 될 수 있다. 유전체막(91b)의 두께는 그 뒤에 후속하는 분포 브래그 리플렉터(91a)의 두께보다 두꺼울 수도 있다. 또한, 유전체막(91b)은 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체막(91b)은 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하는 것이 바람직하다. 상기 높이차를 완화하는데(step coverage), 화학 기상 증착법이 전자선 증착법(E-Beam Evaporation) 등과 같은 물리 증착법(PVD; Physical Vapor Deposition)에 비해 유리하기 때문이다. 구체적으로, 전자선 증착법(E-Beam Evaporation)으로 유전체막(91b)를 형성하면, 높이차가 있는 영역에서 유전체막(91b)이 설계된 두께로 형성되기 어렵고, 따라서, 유전체막(91b)은 높이차 감소와 확실한 절연을 위해 화학 기상 증착법으로 형성되는 것이 바람직하다. 따라서, 반도체 발광소자의 신뢰성을 확보하면서도 반사막으로서의 기능을 확보할 수 있게 된다.
분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 예를 들어, 분포 브래그 리플렉터는 SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어 질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 수 있다. 예를 들어, 분포 브래그 리플렉터(91a)가 TiO2/SiO2의 반복적층구조로 이루어지는 경우, 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는, 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다.
클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다.
유전체막(91b) 및 클래드막(91c) 중 하나 이상은 생략될 수 있다.
분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예; SiO2/TiO2)로 형성되는 것이 바람직하다. 유전체막(91b)은 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 클래드막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3, SiO2, SiON, MgF, CaF)로 이루어질 수 있다. 이렇게 굴절률을 선택하면 유전체막(91b)-분포 브래그 리플렉터(91a)-클래드막(91c)은 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체막(91b)과 클래드막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.
일 예로, 분포 브래그 리플렉터(91a)는 SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 분포 브래그 리플렉터(91a)가 TiO2/SiO2로 구성되는 경우 활성층(40)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 40 페어(pairs)가 적합하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)을 형성함으로써, 제1 분포 브래그 리플렉터(91a)가 안정적으로 제조될 수 있으며, 빛의 반사에도 도움을 줄 수 있다. 클래드막(91c)도 제1 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다. 클래드막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.
제1 전극(75)은 비도전성 반사막(91) 위에 구비되며 제1 반도체층(30)에 전자와 정공 중 하나를 공급한다. 제2 전극(85)은 비도전성 반사막(91) 위에서 절연을 위해 제1 전극(75)과 대향하며 간격을 두고 구비되며, 제2 반도체층(50)에 전자와 정공 중 나머지 하나를 공급한다.
차단면(35)은 복수의 반도체층(30,40,50)의 가장자리에 형성되어, 비도전성 반사막(91)에서 발생된 크랙(crack)이 내측으로, 예를 들어, 제1 전극(75)과 제2 전극(85) 사이의 간격을 타고 전파되는 것을 차단한다. 본 예에서, 복수의 반도체층(30,40,50)은 평면상으로 관찰할 때, 사각 형상을 가지며, 제1 전극(75) 및 제2 전극(85)이 대략 사각 형상을 가지고, 에지가 서로 대향하도록 구비된다. 복수의 반도체 발광소자가 형성된 웨이퍼에서 개별 반도체 발광소자별로 분리할 때, 레이저-스크라이빙 등 분리 공정 전에 개별소자별로 구분을 위해 복수의 반도체 발광소자 사이의 제2 반도체층(50) 및 활성층(40)이 메사식각되어 제1 반도체층(30)을 노출(25; 도 22 참조)하는 방법이 사용되기도 한다. 한편, 복수의 반도체층(30,40,50)의 가장자리에 둘레에 전체적으로 제2 반도체층(50) 및 활성층(40)이 메사식각되어 홈(32)이 형성되며, 홈(32)으로 인해, 외벽(37)이 형성되며, 외벽(37)의 높이차로 인해 외벽(37)의 측면(33)이 차단면이 된다. 홈(32)은 반도체 발광소자의 둘레 일부에, 예를 들어, 비도전성 반사막(91)에 발생된 크랙이 쉽게 내측으로 전파되는 영역에만 형성되는 것도 가능하다. 홈(32)의 측면(35)에는 비도전성 반사막(91)이 설계된 두께로 형성되기 쉽지 않아서, 두께는 제2 반도체층(50) 위에 형성되는 비도전성 반사막(91)보다 얇게 형성될 수 있다. 따라서, 홈(32)의 측면(35)을 타고 크랙이 전파되는 것이 어렵게 된다. 따라서, 홈(32)의 측면(35) 또한, 차단면이 될 수 있다.
도 24는 차단면에 의해 크랙의 전파가 차단되는 일 예를 보여주는 도면으로서, 비도전성 반사막(91)은 복수의 반도체층(30,40,50), 홈(32) 및 노출(25; 도 22 참조) 위에 형성될 수 있다. 노출(25) 영역에 스크라이빙(SCL10)을 하여 개별 소자별로 분리할 때, 노출(25) 영역의 비도전성 반사막(91)에서 크랙이 발생하여 복수의 반도체층(30,40,50) 위의 비도전성 반사막(91)까지 전파될 수 있고, 이로 인해 외관 품질 및 광추출 효율에도 악영향을 미칠 수 있다. 본 예에서는 크랙은 1차적으로 외벽(37)의 측면(33; 차단면)에 의한 높이차로 인해 전파가 차단된다. 차단면(33)에 의해 크랙이 대부분 차단될 것이지만, 일부는 외벽(37)을 타고 넘는 것도 발생할 수 있다. 이때, 차단면(35)에 의해 다시 크랙이 차단되어 내측으로 전파가 더 확실히 방지된다. 이와 같이, 차단면(33,35)에 의한 높이차 및 전술된 바와 같이 차단면(33,35)에서 비도전성 반사막(91)의 두께가 상대적으로 더 얇아서 복수의 반도체층(30,40,50) 위로 크랙이 전파되기 어렵다. 따라서, 크랙 전파로 인한 불량이 방지된다.
제1 가지전극(78)은 제2 반도체층(50) 및 활성층(40)이 메사식각되어 노출된 제1 반도체층(30)에 구비되며, 제1 전극(75)이 연장되어 비도전성 반사막(91)을 관통하는 전기적 연결(72)을 이루며 제1 가지전극(78)과 연결된다. 제2 가지전극(88)은 전류확산 도전막(60) 위에 형성되며, 제2 전극(85)은 연장되어 비도전성 반사막(91)을 관통하는 전기적 연결(82)을 이루며 제2 가지전극(88)과 연결된다. 제1 가지전극(78)은 제1 전극(75)의 아래에서 제2 전극(85)의 아래로 뻗어 있고, 제2 가지전극은 제2 전극(85)의 아래에서 제1 전극(75)의 아래로 뻗어 있다. 가지전극의 형상은 변경될 수 있으며, 띠 형상의 가지전극 대신 섬(island) 형태의 패드가 구비되는 실시예도 가능하다.
예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 비도전성 반사막(91) 위에 제1 전극(75) 및 제2 전극(85)이 증착될 수 있다. 제1 전극(75) 및 제2 전극(85)은 서로 대향하게 배치된다. 제1 전극(75) 및 제2 전극(85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩, 솔더링 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 유테틱 본딩의 경우에, 제1 전극(75) 및 제2 전극(85)의 높이 차가 크게 나지 않는 것이 중요하다. 본 예에 따른 반도체 발광소자에 의하면 제1 전극(75) 및 제2 전극(85)이 비도전성 반사막(91) 위에 동일한 공정에 의해 형성될 수 있으므로 양 전극의 높이 차가 거의 없다. 따라서 유테틱 본딩의 경우에 이점을 가진다. 반도체 발광소자가 유테틱 본딩을 통해 외부와 전기적으로 연결되는 경우에, 제1 전극(75) 및 제2 전극(85)의 최상부는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.
다른 실시예로서, 제1 전극(75) 및 제2 전극(85)은 솔더링에 의해 상기 외부와 전기적으로 연결될 수 있다. 이 경우, 제1 전극(75) 및 제2 전극(85)은 순차로 적층된 반사층/확산방지층/솔더링층을 구비할 수 있다. 예를 들어, 반사층은 Ag, Al 등으로 이루어지며, 반사층 아래에 접촉층(예: Ti, Cr)이 추가될 수 있다. 확산방지층은 확산방지층은 Ni, Ti, Cr, W, TiW 중에서 선택된 적어도 하나로 이루어질 수 있다. 솔더링층은 Au로 이루어지거나, Sn(솔더링층)/Au(산화방지층)으로 이루어지거나, Au를 포함하지 않고 Sn만으로, 또는 열처리된 Sn으로 솔더링층이 이루어질 수 있다. 솔더로는 lead free 솔더가 사용될 수 있다.
본 예에 따른 반도체 발광소자에서는 상기와 같이 제1 전극 및 제2 전극을 외부와 본딩하는 공정 등 후속하는 공정에서 열충격이나 마찰 등으로 인해 비도전성 반사막의 가장자리로부터 크랙이나 다른 손상이 내측으로 전파되는 것을 차단면이 차단해 줄 수 있다.
본 예와 다르게 가지전극이 제거되고, 섬 형태의 제1 하부전극이 매사식각되어 노출된 제1 반도체층에 형성되고, 섬 형태의 제2 하부전극이 제2 반도체층 위에 형성되며, 비도전성 반사막에는 하부전극에 대응하는 복수의 개구가 형성되고, 비도전성 반사막 위에서 복수의 개구를 연결하는 p측 연결전극, n측 연결전극이 구비되며, 연결전극을 덮는 패시배이션막이 형성되고, 패시배이션 막 위에서 n측 연결전극과 연결되는 제1 전극 및 p측 연결전극과 연결되는 제2 전극이 구비한는 실시예도 가능하다.
도 25는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면으로서, 복수의 반도체층의 가장자리의 적어도 일부에 홈(32)이 형성되어 있고, 홈(32)의 측면이 차단면(35)이된다. 홈으로 인해 외벽(37)이 형성되며, 홈(32)의 측면(35)은 외벽(37)의 측면이기도 하다. 본 예에서, 개별 반도체 발광소자별로 분리할 때, 레이저-스크라이빙 등 분리 공정 전에 개별소자별로 구분을 위해 복수의 반도체 발광소자 사이의 제2 반도체층(50) 및 활성층(40)이 메사식각되어 제1 반도체층(30)을 노출(25; 도 22 참조)하는 공정이 생략되고, 복수의 반도체층 및 기판에 대해 절단 공정이 진행될 수 있다. 따라서, 반도체 발광소자의 발광영역이 증가되는 장점이 있다. 개별 반도체 발광소자별로 분리될 때 성장 기판(10)의 측면 및 외벽(37)의 바깥 측면이 절단면이 된다. 절단선(SCL10)을 따라 분리될 때, 외벽(37) 위에 형성된 비도전성 반사막(91)에 크랙이 발생할 수 있는데, 외벽(37)의 안쪽 측면 및/또는 홈의 측면(35)에서 크랙의 전파가 차단된다.
도 26은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이고, 도 27은 도 26의 B-B 선을 따라 취한 단면의 일 예이다.
본 예에서, 제1 전극(75) 및 제2 전극(85)은 비도전성 반사막(91) 위에서 절연을 위해 제1 전극(75)과 대향하며 간격을 두고 구비되며, 차단면(35)은 간격에 대응하는 복수의 반도체층(30,40,50)의 가장자리에 형성되어, 비도전성 반사막(91)에서 발생된 크랙(crack)이 간격을 타고 전파되는 것을 차단한다. 예를 들어, 간격에 대응하는 복수의 반도체층(30,40,50)의 측면에 형성된 그루브(groove)의 면이 차단면(35)이 된다.
복수의 반도체 발광소자가 형성된 웨이퍼에서 개별 반도체 발광소자별로 분리할 때, 비도전성 반사막(91)에서 크랙이 발생할 수 있는데, 비도전성 반사막(91) 중 제1 전극(75) 및 제2 전극(85)에 의해 덮인 영역보다 제1 전극(75)과 제2 전극(85)의 사이 영역(간격)의 비도전성 반사막(91) 사이로 크랙이 타고 전파되기가더 쉬울 수 있다. 본 예에서는 제1 전극(75)과 제2 전극(85) 사이의 간격의 가장 자리에 차단면(35)을 형성하여 크랙이 전파되는 것을 차단한다. 차단면(35)은 복수의 반도체층(30,40,50)의 일부를 식각하여 형성할 수 있다. 예를 들어, 제2 반도체층(50) 및 활성층(40)을 메사식각하여 형성할 수 있다. 따라서 차단면(35) 반도체 발광소자의 측면 방향으로 오픈되어 있다. 차단면(35)은 제1 전극(75)과 제2 전극(85)의 간격의 가장 자리에서 일정한 폭과 길이로 형성되며, 본 예에서는 제2 가지전극(88)의 인근에 형성되어 있다.
비도전성 반사막(91)에도 불구하고 비도전성 반사막(91)에 제1 전극(75) 및 제2 전극(85)이 접촉하면 접촉면에서 빛이 일부 반사되지만 다른 일부는 제1 전극(75) 및 제2 전극(85)에 흡수 손실될 수 있다. 따라서 휘도 향상의 관점에서는 제1 전극(75) 및 제2 전극(85)의 면적이 작은 것이 좋다. 반면, 방열을 위한 열 전도도 관점에서는 제1 전극(75) 및 제2 전극(85)의 면적이 큰 것이 좋다. 따라서 방열의 관점에서는 제1 전극(75)의 에지(77) 및 제2 전극(85)의 에지(87) 사이 간격을 넓히는데 제한이 있다.
본 예에서 제1 전극(75) 및 제2 전극(85)은 차단면(35) 측 이외의 비도전성 반사막(91) 상면의 가장 자리까지 형성되어 있어서 방열 면적 확보에 유리한 구조를 가진다. 따라서, 휘도 향상의 관점에서 제1 전극(75)과 제2 전극(85) 간이 간격을 넓혀도 방열 면적 감소가 방지되며, 외부 전극과 반도체 발광소자의 제1 전극(75) 및 제2 전극(85)을 본딩할 때, 전기적 절연을 위해서 간격을 충분히 확보할 수 있다.
또한, 반도체 발광소자의 가장자리에서 메사식각되는 영역은 차단면(35) 측을 포함한 일부(예: 제1 가지전극(78)에 대응하는 부분)에 한정된다. 따라서, 개별 소자로 분리를 위해 반도체 발광소자 가장 자리 둘레 전체적으로 메사식각하여 발광면을 감소시키는 경우에 비하여 발광면적이 증가한다. 한편, 이와 같이 발광면적을 증가시키고 제1 전극(75) 및 제2 전극(85)을 비도전성 반사막(91)의 가장 자리까지 형성하여 개별 소자별로 분리시에 스크라이빙 및/또는 브레이킹 공정이 진행될 수 있다. 이때, 비도전성 반사막(91)이 직접 절단되므로 크랙의 전파를 특히 방지하기 위해 차단면(35)을 형성한 것이다. 차단면(35)을 형성하기 위해 상기 간격에 대응하는 복수의 반도체층(30,40,50)의 일부를 식각하여 노출된 제1 반도체층(30)까지 비도전성 반사막(91)이 덮는다. 차단면(35) 측에서 노출된 제1 반도층을 덮는 비도전성 반사막(91)과 제2 반도체층(50) 위의 전류확산 도전막(60)을 덮는 비도전성 반사막(91)은 높이차가 있게 된다. 이로 인해 가장 자리에서 발생된 크랙이 제2 반도체층(50) 위의 비도전성 반사막(91)으로 전파되기 위해서는 차단면을 타고 넘어야 하는데, 상기 높이차로 인해 크랙의 전파가 차단된다. 따라서 반도체 발광소자의 수율이 향상된다.
도 28 및 도 29는 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하는 도면들로서, 도 29는 도 28에 도시된 C-C 선을 따라 취한 단면의 일 예를 나타내는 도면으로서, 개별소자별로 분리를 위한 스크라이빙 라인(SCL1, SCL2, SCL3)을 보여준다.
먼저, 기판(10) 위에 복수의 반도체층(30,40,50)이 성장된다(도 29 참조). 메사식각공정을 통해 n측 가지전극(78)이 구비될 제1 반도체층(30)을 노출(예: 도 28의 63에 대응하는 영역)한다. 바람직하게는 이 공정과 함께 후술될 제1 전극(75)과 제2 전극(85) 사이의 간격의 가장 자리의 제2 반도체층(50) 및 활성층(40)이 함께 식각되어 차단면(35)이 형성될 수 있다. 차단면(35) 형성을 위한 식각은 도 28에 도시된 바와 같이 복수의 반도체 발광소자의 가장 자리, 예를 들어, 경계에 걸쳐 형성될 수 있다. 이 경계는 후술되는 바와 같이 복수의 반도체 발광소자의 분리선이 될 수 있다. 따라서 차단면(35) 형성을 위한 식각으로 인해 이웃한 반도체 발광소자의 차단면(35)이 함께 형성된다. 메사식각공정은 후술될 빛흡수 방지막(41) 형성 이후 또는, 전류확산 도전막(60) 형성 이후에 수행될 수도 있다.
이후, 제2 반도체층(50) 위에 빛흡수 방지막(41)을 형성한다. 빛흡수 방지막(41)은 p측 가지전극(88)에 대응하여 형성될 수 있다. 빛흡수 방지막(41)을 생략하는 것도 고려할 수 있다. 계속해서, 제2 반도체층(50) 위에, 빛흡수 방지막(41)을 덮도록 전류확산 도전막(60)이 형성된다. 전류확산 도전막(60)은 광 흡수 감소를 위해 투광성 도전체(예: ITO)로 형성될 수 있다. 전류확산 도전막(60)은 생략될 수 있지만, 제2 반도체층(50)으로의 전류 확산을 위해 구비되는 것이 일반적이다.
다음으로, 전류확산 도전막(60) 위에 p측 가지전극(88)을 형성하고, 이와 함께 또는 별개의 공정으로 노출된 제1 반도체층(30)에 n측 가지전극(78)을 형성한다. p측 가지전극(88) 및 n측 가지전극(78)은 복수의 층으로 구성될 수 있다. 계속해서, 비도전성 반사막(91)이 형성된다. 예를 들어, 전류확산 도전막(60) 및 p측 가지전극(88), n측 가지전극(78) 및 차단면(35) 형성을 위한 식각 영역을 덮도록 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91f)이 형성된다. 유전체막(91b) 또는 클래드막(91f)은 생략될 수 있다.
이후, 예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 비도전성 반사막(91) 위에 제1 전극(75) 및 제2 전극(85)이 증착될 수 있다. 제1 전극(75) 및 제2 전극(85)을 형성하는 공정에서 개구(63,65)에 전기적 연결(72,82)이 함께 형성된다. 전기적 연결은 가지전극의 끝의 상면 및 측면과 접촉하도록 형성될 수 있다. 그 결과 접촉면이 증가하여 안정적인 전기적 연결을 이룬다.
웨이퍼 상태에서 이웃한 반도체 발광소자의 제1 전극(75) 및 제2 전극(85)은 서로 일체로 함께 형성될 수 있다. 예를 들어, 웨이퍼 상태에서는 제1 전극(75) 및 제2 전극(85)을 형성하기 위한 금속층이 띠 형상으로, 복수의 열로 또는 스트라이프 형태로 증착될 수 있다(도 28 참조).
이후, 개별 소자별로 분리하는 분리 공정이 행해진다. 도 29에는 반도체 발광소자별로 분리를 위한 분리선들(SRL1,SRL2,SRL3)이 도시되어 있다. 예를 들어, 브레이킹, 쏘잉, 또는 스크라이빙&브레이킹 등과 같은 방법으로 분리선들(SRL1,SRL2,SRL3)을 따라 절단하여 개별적인 반도체 발광소자로 분리된다. 화학적 식각공정이 추가될 수도 있다. 예를 들어, 스크라이빙&브레이킹에서, 스크라이빙 공정은 레이저를 또는 커터를 이용하며, 반도체 발광소자의 기판(10) 표면과 기판 내부를 포함하는 기판(10) 측에 초점을 맞춰 레이저를 적용하는 방식으로 수행될 수 있다. 레이저를 이용한 스크라이빙 공정에서, 이웃한 반도체 발광소자들이 분리선들(SRL1,SRL2,SRL3)을 따라 반도체 발광소자가 예비적으로 절단될 수 있다. 스크라이빙 공정에 이어 수행되는 브레이킹 공정을 통해 예비적으로 절단된 반도체 발광소자가 개별적인 반도체 발광소자로 완전히 분리될 수 있다.
웨이퍼 상태에서 이웃한 반도체 발광소자의 차단면(35)이 서로 연결되어 있고, 상기 분리 공정에 의해서 개별 반도체 발광소자별로 분리될 때 이웃한 반도체 발광소자의 차단면(35) 사이가 분리되며, 분리로 인해 차단면(35)이 구비된 가장 자리에서 성장 기판(10)의 측면, 제1 반도체층(30)의 측면 및 비도전성 반사막(91)의 측면은 절단면이 될 수 있다. 또한, 웨이퍼 상태에서 이웃한 반도체 발광소자의 제1 전극(75) 및 제2 전극(85)이 연결되어 있고, 개별 반도체 발광소자별로 분리될 때 이웃한 반도체 발광소자의 제1 전극(75) 및 제2 전극(85)이 분리되며, 분리에 의해 성장 기판(10)의 측면, 복수의 반도체층(30,40,50)의 측면, 비도전성 반사막(91)의 측면 및 제1 전극(75) 및 제2 전극(85)의 측면이 절단면이 될 수 있다.
도 30은 차단면에 의해 크랙의 전파가 차단되는 다른 예를 설명하는 도면으로서, 브레이킹 공정은, 예를 들어 기판(10) 방향이나 그 반대 방향에서, 분리선들(SRL1,SRL2,SRL3)을 따라 외력을 가하는 방식으로 수행된다. 이와 같은 브레이킹 공정에서, 기판(10)과 복수의 반도체층(20,30,40,50)은 결정질이기 때문에 분리선들(SRL1,SRL2,SRL3)을 따라 정확하게 절단될 수 있다. 그러나 가장 자리까지 덮고 있는 비도전성 반사막(91)은 비정질이어서 분리선들(SRL1,SRL2,SRL3)을 따라 정확하게 절단되지 못하고, 비도전성 반사막(91)의 가장자리에서 크랙(CR31)이 발생하는 등 손상되기 쉽다. 이와 같은 비도전성 반사막(91)의 가장자리에서의 손상은 도 19 및 도 20에 예시한 바와 같이 반도체 발광소자의 발광면 측, 즉 내측으로 전파되어 외관불량을 야기하고 이에 따라 수율저하를 초래하는 문제가 있었다. 특히, 제1 전극(75) 및 제2 전극(85) 사이 간격으로 크랙(CR31)이 타고 전파되는 것이 문제될 수 있는데, 본 예에서는, 도 29 및 도 30에 도시된 바와 같이, 차단면(35)으로 인해 가장 자리에서 높이차가 있다. 크랙(CR31)은 이러한 높이차를 넘어 전파되기가 어려우며 차단면(35)에서 크랙(CR31)이 중단될 수 있다. 따라서 가장 자리 손상의 문제점이 많이 감소된다. 특히, 비도전성 반사막(91)을 미리 일부 제거하는 등의 공정이나, 개별소자별로 구분을 위한 반도체 발광소자 사이의 식각공정을 생략하고 바로 분리선들(SRL1,SRL2,SRL3)을 따라 스크라이빙 및 브레이킹 공정으로 분리할 수 있다. 차단면(35) 측의 비도전성 반사막(91)의 절단면을 경사면으로 형성하여 코너 리플렉터 역할을 수행하도록 하는 것도 고려할 수 있다.
본 예와 다르게. 기판(10) 위에, 복수의 반도체층(30,40,50)을 형성한 다음, 개별소자별로의 구분공정을 거쳐, 개별의 반도체 발광소자로 분리한 다음, 통상의 반도체 제조 공정을 거쳐, 빛흡수 방지막(41), 전류확산 도전막(60), 가지전극(78, 88)을 형성할 수도 있는데, 이러한 개별소자별로의 구분공정은 상기 분리선들(SRL1,SRL2,SRL3)을 중심으로 일정 폭의 복수의 반도체층(30,40,50)을 식각하여 제거하는 과정일 수 있다(25; 도 22 참조).
본 예에서는 이와 다르게 분리선들(SRL1,SRL2,SRL3)에서 차단면(35) 형성을 위한 식각 영역을 제외하고는 복수의 반도체층(30,40,50)이 식각되는 것을 감소하여 발광면적이 증가한다. 또한, 상기한 개별소자별로의 구분공정이 생략되는 등 공정상의 이점도 있다. 또한, 이로 인해 제1 전극(75) 및 제2 전극(85)으로 덮이지 않는 면적이 증가할 있고 광 흡수 감소 효과를 얻을 수 있다. 이러한 분리 공정 중 비도전성 반사막(91)에 발생된 크랙이 차단면(35) 형성으로 인한 높이차로 인해, 도 30에 도시된 바와 같이, 제1 전극(75) 및 제2 전극(85) 사이로 타고 전파되는 것이 차단된다.
도 31은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 차단면(35)의 폭 및 길이는 변경될 수 있으며, 특히 제1 전극(75)과 제2 전극(85)의 간격에 따라 변경될 수 있다. 도 31에 제시된 바와 같이, 제1 전극(75) 및 제2 전극(85)의 아래로 일부 차단면(35)이 연장될 수 있다. 또한, 반도체 발광소자의 구조상 특히 크랙이 빈발하는 부분에 이와 같이 차단면을 선택적으로 추가하는 것도 고려할 수 있다.
또한, 발광면이 넓어짐에 따라 가지전극의 길이를 늘리는 대신 섬 형태의 전기적 연결부(74,84)가 n측 및 p측에 각각 형성될 수 있다.
도 32는 본 개시에 따른 반도체 발광소자의 특징을 설명하기 위한 도면으로서, 반도체 발광소자는 복수의 반도체층(30,40,50), 빛흡수 방지막(41), 전극(75), 및 비도전성 반사막(R)을 포함한다.
복수의 반도체층(30,40,50)은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
전극(75)은 복수의 반도체층(30,40,50) 위에 구비되며, 복수의 반도체층(30,40,50)과 전기적으로 연결된다. 도 32에 제시된 전극(75)의 단면은 길게 연장되는 연장형(extending type) 전극의 횡단면이거나, 섬형(island type) 전극의 횡단면일 수 있다. 비도전성 반사막(R) 위에는 본딩을 위한 패드 전극(예: 70,80; 도 36,8 참조)이 구비될 수 있고, 비도전성 반사막(R)을 관통하는 전기적 연결에 의해 패드 전극과 전극(75)이 전기적으로 연결될 수 있다.
바람직하게는 투광성 도전막(60)을 포함하며, 투광성 도전막(60)은 제2 반도체층(50)과 전극(75)의 사이에 개재되며, 제2 반도체층(50)을 덮도록 형성된다. 빛흡수 방지막(41)은 적어도 전극(75)의 주변에 구비된다. 본 예에서는 빛흡수 방지막(41)은 제2 반도체층(50)과 투광성 도전막(60) 사이에 전극(75)에 대응하여 형성되며, 빛흡수 방지막(41)의 일부가 전극(75)의 주변으로 노출된다. 빛흡수 방지막(41)은 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만 가져도 좋고, 전극(75)으로부터의 전극(75)의 바로 아래로 전류가 흐르지 못하도록 하는 기능(current blocking)만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다.
비도전성 반사막(R)은 전극(75), 및 투광성 도전막(60) 덮도록 형성되며, 활성층으로부터의 빛을 반사한다. 복수의 층(91a,91b,91c)에 대해서는 후술된다. 비도전성 반사막(R)은 바람직하게는 다층 구조를 가지며, 금속 반사막에 의한 빛흡수 감소를 위해 적어도 비도전성 반사막(R)의 빛을 반사하는 측은 비도전성 물질로 형성된다. 여기서 절연성이라는 의미는, 비도전성 반사막(R)이 전기적 도통의 수단으로 사용되지 않는다는 의미이며, 반드시 비도전성 반사막(R) 전체가 비도전성 물질로만 이루어져야 한다는 의미는 아니다. 비도전성 반사막(R)을 형성함에 있어서, 전극(75)과 같은 요철 구조물로 인해 높이차가 생기게 되며, 비도전성 반사막(R)의 층구조가 왜곡되어 반사율이 저하되는 비정상 영역(A1)이 발생할 수 있다. 이에 대해서는 더 후술된다.
본 예에서, 전극(75)의 횡단면으로 관찰할 때, 빛흡수 방지막(41)은 일부가 전극(75)으로부터 노출되며, 전극(75)의 주변까지 형성될 수 있다. 전극(75)으로부터 노출된 빛흡수 방지막(41)의 전극(75)의 측면으로부터 길이(D2; 거리 또는 폭)를 상기 비정상 영역(A1)의 전극(75)의 측면으로부터의 길이(D1; 거리 또는 폭)보다 길게 형성하여 빛이 상기 비정상 영역(A1)에 진입하여 누설 또는 흡수 손실되는 것을 줄인다.
반도체 발광소자에 있어서, 제2 반도체층(50)과 활성층(40)을 식각하여 노출된 제1 반도체층(30) 위에 전극이 구비되는 경우에도 빛흡수 방지막이 적용될 수 있다. 비도전성 반사막(R)이 식각되어 노출된 제1 반도체층(30)도 덮는 예를 고려할 수 있고, 상기 식각으로 인한 높이차로 인해 비도전성 반사막(R)에 비정상 영역이 형성되는 경우, 이에 대응하여 제1 반도체층(30)에 구비된 전극 주변에 빛흡수 방지막을 형성하는 예도 고려할 수 있다(도 39 내지 도 43 참조).
도 33은 비도전성 반사막(R)의 일 예를 설명하는 도면으로서, 다층 구조로서, 비도전성 반사막(R)은 분포 브래그 리플렉터(91a; Distributed Bragg Reflector), ODR(Omni-Directional Reflector), 등을 포함할 수 있다.
비도전성 반사막(R)을 형성함에 있어서, 전극(75)과 같은 요철 구조물로 인해 높이차가 생기게 된다. 따라서, 정밀성을 요하는 분포 브래그 리플렉터(91a)의 형성에 앞서, 일정 두께의 유전체막(91b)를 형성함으로써, 분포 브래그 리플렉터(91a)를 안정적으로 형성할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다. 또한, 도 33a에 제시된 바와 같이, 비도전성 반사막(R) 위에 형성되는 패드 전극(70,80)과의 관계 및 광가이드를 위해 비도전성 반사막(R)은 분포 브래그 리플렉터(91a) 위에 클래드막(91c)을 포함할 수 있다.
유전체막(91b)의 재질은 SiO2가 적당하며, 그 두께는 0.2um ~ 1.0um가 바람직하다. 유전체막(91b)의 두께가 너무 얇은 경우에는 높이가 2um ~ 3um정도인 전극(75)을 잘 덮기에 불충분할 수 있고, 너무 두꺼운 경우에는 후속하는 개구형성공정에 부담이 될 수 있다. 유전체막(91b)의 두께는 후속하는 분포 브래그 리플렉터(91a)의 두께보다 더 두꺼울 수도 있다. 또한, 유전체막(91b)은 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체막(91b)은 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하는 것이 바람직하다. 상기 높이차를 완화하는데(step coverage), 화학 기상 증착법이 전자선 증착법(E-Beam Evaporation) 등과 같은 물리 증착법(PVD; Physical Vapor Deposition)에 비해 유리하기 때문이다. 구체적으로, 전자선 증착법(E-Beam Evaporation)으로 유전체막(91b)를 형성하면, 상기 높이차가 있는 영역에서 유전체막(91b)이 설계된 두께로 형성되기 어렵고, 이로 인해 분포 브래그 리플렉터(91a)의 반사율이 저하될 수 있고, 전기적 절연에도 문제가 생길 수 있다. 따라서, 유전체막(91b)은 높이차 감소와 확실한 절연을 위해 화학 기상 증착법으로 형성되는 것이 바람직하다. 따라서, 반도체 발광소자의 신뢰성을 확보하면서도 반사막으로서의 기능을 확보할 수 있게 된다.
분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 분포 브래그 리플렉터(91a)는, 예를 들어, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2) 등의 조합에 의해 이루어질 수 있다. 예를 들어, 분포 브래그 리플렉터(95a)는 SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO 쌍의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2 쌍으로 구성되는 경우, 각 층의 두께를 활성층(40)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 하고, 입사 각도와 파장에 따른 반사율 등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 상기 쌍의 적층의 수는 4 ~ 40 페어(pairs)가 적합하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2 쌍의 반복적층구조로 이루어지는 경우, 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation), 스퍼터링법(Sputtering), 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다.
클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막, MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.
다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플랙터(91a)의 최상층이 TiO2가 될 수도 있지만, λ/4n 정도 두께를 가지는 SiO2층으로 이루어질 수도 있다는 것을 고려한다면, 클래드막(91c)은 아래에 위치하게 되는 분포 브래그 리플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 개구 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 따라서 후속 공정에 부담을 주지 않기 위해, 클래드막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다.
빛의 반사 및 가이드를 위해 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체막(91b)의 굴절률보다 큰 것이 바람직하다. 분포 브래그 리플렉터(91a)와 패드 전극(예: 70,80; 도 34, 도6 참조)이 직접 접촉하는 경우에는 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 패드 전극(70,80)에 의해 흡수될 수 있다. 따라서, 분포 브래그 리플렉터(91a)보다 낮은 굴절률을 가지는 클래드막(91c)을 도입하면 패드 전극(70,80; 도 38 참조)에 의한 빛흡수가 많이 감소될 수 있다. 이렇게 굴절률을 선택하면 유전체막(91b)-분포 브래그 리플렉터(91a)-클래드막(91c)이 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체막(91b)과 클래드막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.
예를 들어, 분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예; SiO2/TiO2)로 형성되는 경우, 유전체막(91b)은 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 클래드막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3, SiO2, SiON, MgF, CaF)로 이루어질 수 있다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터(91a)의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 클래드막(91c)도 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다.
광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 유전체막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 분포 브래그 리플렉터(91a)와 클래드막(91c)으로 된 구성을 배제할 이유는 없다. 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체막(91b)을 포함하는 경우를 고려해 볼 수도 있을 것이다. 또한, 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드막(91c)을 생략하는 것을 고려해 볼 수 있을 것이다. 또한, 실질적으로 횡방향으로 진행하는 빛의 반사율을 고려해서 유전체막(91b)과 분포 브래그 리플렉터(91a)가 설계된다면, 분포 브래그 리플렉터(91a)가 가장 위층에 TiO2 층을 구비하는 경우에도 클래드막(91c)을 생략하는 것을 고려해 볼 수 있을 것이다.
이와 같이, 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91c)은 비도전성 반사막(R)으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1㎛ ~ 8㎛인 것이 바람직하다.
도 33a에 예시된 바와 같이, 비스듬한 빛(L1,L2)도 패드 전극(70,80)이나, 비도전성 반사막(R)에 의해 반사되지만, 분포 브래그 리플렉터(91a)는 수직 방향에 가까운 빛(L3)일 수록 반사율이 높아서, 대략 99% 이상 반사한다. 한편, 비도전성 반사막(R)으로서, ODR을 사용하는 경우 모든 방향의 빛을 잘 반사할 수 있다.
도 33b를 참조하면, DBR, 및 ODR 등 다층 구조가 반사막으로 기능하기 위해서는 각 물질층이 특별히 설계된 두께로 잘 형성되어야 한다. 그러나, 비도전성 반사막(R) 아래의 구조물들(예: 전극 700, 800, 반도체층의 식각에 의한 높이차 등)로 인해 비도전성 반사막(R)에는 높이차가 발생하는 부분들(점선으로 표시됨)이 있게 된다. 이러한 높이차가 있는 영역에서는 각 물질층이 설계된 두께로 형성되지 않거나, 각 층이 높이차를 따라가지 못하고 끊어지거나, 형상이 왜곡된 영역(비정상 영역; A1; 도 32 참조)이 발생할 수 있다. 그 결과 비정상 영역(A1)에서는 반사율이 저하되어 빛(L11,L12)이 누설되거나 흡수손실이 증가할 수 있다.
도 32에 제시된 바와 같이, 전극(75)의 횡단면으로 관찰할 때, 빛흡수 방지막(41)은 일부가 전극(75)으로부터 노출되며, 전극(75)의 주변까지 형성될 수 있다. 전극(75)으로부터 노출된 빛흡수 방지막(41)의 전극(75)의 측면으로부터 길이(D2; 거리 또는 폭)를 상기 비정상 영역(A1)의 길이(D1; 거리 또는 폭)보다 길게 형성하여 빛이 상기 비정상 영역(A1)에 진입하여 누설 또는 흡수 손실되는 것을 줄인다.
본 개시에 따른 반도체 발광소자에서, 전술한 바와 같이, 빛흡수 방지막(41)은 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, 전극(75)으로부터의 전극(75)의 바로 아래로 전류가 흐르지 못하도록 하는 기능(current blocking)만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다. 따라서, 빛흡수 방지막(41)은 상기 비정상 영역(A1)으로 향하는 빛을 반사함으로써 손실을 줄일 수 있다. 한편, 다른 관점에서, 빛흡수 방지막(41)은 상기 비정상 영역(A1)의 바로 아래의 활성층(40)으로 직하되는 전류를 억제하므로, 상기 비정상 영역(A1)의 바로 아래 활성층(40)에서 빛의 생성이 상대적으로 줄어들 가능성이 있으며, 이 경우, 비정상 영역(A1)으로 향하는 빛의 양도 감소할 것이므로 결과적으로 또한 빛손실을 줄일 수 있다.
이러한 기능을 위해, 빛흡수 방지막(41)은 제2 반도체층(50; 예: p형 반도체층)보다 굴절률이 낮은 투광성 물질로 된 단일층(예: SiO2) 또는 다층(예: Si02/TiO2/SiO2), 또는 분포 브래그 리플렉터, 또는 단일층과 분포 브래그 리플렉터의 결합 등으로 이루어질 수 있다. 빛흡수 방지막(41)의 두께는 구조에 따라 0.01㎛ ~ 1.0㎛가 적당하다. 빛흡수 방지막(41)의 두께가 너무 얇으면 기능이 약하고, 너무 두꺼우면 빛흡수 방지막(41) 위에 형성되는 투광성 도전막(60)의 증착이 어려워질 수 있다. 빛흡수 방지막(41)이 반드시 비도전성 물질로 구성될 필요는 없다. 다만 유전체 물질을 이용함으로써, 전극(75)의 바로 아래로 직접 전류가 흐르는 것을 억제하는 효과를 높일 수 있게 된다.
도 34는 빛흡수 방지막(41)의 예를 설명하기 위한 도면으로서, 전극(75)의 횡단면과 비도전성 반사막(R)이 도시되어 있다. 본 예에서, 빛흡수 방지막(41)의 끝은 쐐기(wedge) 형상을 가지며, 전극(75)의 측면은 빛흡수 방지막(41)에 대해 경사면이 되도록 형성되어 있다. 빛흡수 방지막(41)의 두께도 전술한 바와 같이, 비도전성 반사막(R)을 이루는 각각의 층의 두께에 비해 무시하지 못할 두께를 가진다. 따라서, 빛흡수 방지막(41)의 끝 또는 에지가 수직으로 높이차 면을 이루는 것보다는 도 34에 제시된 바와 같이 끝이 쐐기 형상을 가져 높이 변화가 완만하도록 하는 것이 비정상 영역(A1) 발생을 억제하는 데에 유리하다. 마찬가지로 전극(75)의 측면도 수직면보다는 경사면이 되도록 하면, 비도전성 반사막(R) 형성시 전극(75)의 윤곽을 따라 복수의 층이 더 잘 따라가도록 형성될 수 있으므로 비정상 영역(A1) 발생을 억제하거나 그 길이를 감소하는 데에 더 유리할 수 있다.
비정상 영역(A1)으로의 빛의 진입을 방지하기 위해서 높이차가 있는 면(예: 전극(75)의 측면)으로부터의 빛흡수 방지막(41)의 길이를 증가시키는 것이 좋지만, 활성층(40)으로 전류 공급이 감소할 수 있으므로 빛흡수 방지막(41)의 길이가 너무 길어지는 것은 좋지 않다.
도 35는 전극(75)의 높이, 비정상 영역(A1), 및 빛흡수 방지막(41) 간의 관계를 실험한 결과를 설명하기 위한 도면으로서, 비정상 영역(A1)은 비도전성 반사막(R) 자체의 두께보다는 전극(75)으로 인한 높이차, 또는 전극(75)의 두께에 더 큰 영향을 받는다. 비정상 영역(A1)의 길이(D1)는 상기 높이차(예: 도 35에 제시된 예에서느 전극(75)의 높이)와 관련이 있다. 예를 들어, 도 35a, 도 35b, 및 도 35c 순으로 전극(75)의 높이(두께)를 증가하며 비도전성 반사막(R)을 형성한 결과를 나타낸다. 전극(75)의 높이가 증가할수록 비정상 영역(A1)에서 층구조의 왜곡이 심화되는 것으로 보인다. 예를 들어, 전극(75)의 두께를 1.0㎛, 1.5㎛, 2.0㎛, 2.5㎛, 3.0㎛ 등으로 변경하여 실험하면, 비정상 영역(A1)의 길이(D1)은 0.2㎛ ~ 2.0㎛ 정도로 형성될 수 있다. 따라서, 전극(75)으로 인한 높이차가 0.5㎛ ~ 3.0㎛인 경우, 전극(75)의 측면으로부터의 빛흡수 방지막(41)의 길이(D2)를 비정상 영역(A1)의 길이(D1)보다 길게 2.0㎛ ~ 10㎛로 하면 적절하다. D2가 10㎛ 이상인 경우에는 빛을 정상적으로 내는 활성층의 감소로 인한 동작전압(Vf) 상승과 휘도 감소를 고려해야할 수도 있다. D2를 D1보다 같거나 길게 하는 것이 중요하며, 따라서, D1에 대응하여 적절히 D2의 길이를 정하는 것이 바람직하다.
도 36은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면이고, 도 37은 도 36에서 A-A 선을 따라 절단한 단면의 일 예를 나타내는 도면이고, 도 38은 도 36에서 B-B 선을 따라 절단한 단면의 일 예를 나타내는 도면이다.
반도체 발광소자는 기판(10), 복수의 반도체층(30,40,50), 빛흡수 방지막(41), 투광성 도전막(60), 제1 전극(82,85), 제2 전극(72,75), 비도전성 반사막(R), 제1 패드 전극(80), 제2 패드 전극(70), 제1 전기적 연결(81), 및 제2 전기적 연결(71)을 포함한다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다. 본 예는 기판(10)이 제거되거나 도전성을 가지는 경우에 전극이 기판(10)이 제거된 제1 반도체층(30) 측 또는, 도전성 기판 측에 형성되는 반도체 발광소자에도 적용될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
복수의 반도체층(30,40,50)은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다. 복수의 반도체층(30,40,50)의 일부를 메사식각하여 제1 반도체층(30)의 일부가 노출된다.
빛흡수 방지막(41)은 제2 반도체층(50) 위에 제2 전극(72,75)에 대응하여 형성된다. 도 32는 도 36에서 C-C 선을 따라 절단한 단면의 일 예일 수 있다. 바람직하게는 투광성 도전막(60)이 구비된다. 투광성 도전막(60)은 빛흡수 방지막(41)과 제2 전극(72,75) 사이에 형성되며, 투광성을 가지며 대략 제2 반도체층(50)을 전체적으로 덮도록 형성될 수 있지만, 일부에만 형성될 수도 있다. 특히 p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 투광성 도전막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 투광성 도전막(60)으로 사용될 수 있다.
제1 전극(82,85)은 제2 반도체층(50) 및 활성층(40)이 일부 메사식각되어 노출된 제1 반도체층(30)에 전기적으로 연결된다. 제2 전극(72,75)은 투광성 도전막(60) 위에 빛흡수 방지막(41)에 대응하여 형성되며 제2 반도체층(50)에 전기적으로 연결된다. 본 예에서 전극은 섬형(island type) 전극(72,82)과 연장형(extending type) 전극(75,85; 가지 전극)을 가진다. 물론 전극의 형태는 이와 다를 수 있으며, 섬형 전극만 가지거나 연장형 전극만 가지는 것도 가능하다. 본 예에서, 제1 연장형 전극(85)은 제1 패드 전극(80)의 아래에서 제2 패드 전극(70)의 아래로 뻗고, 제2 연장형 전극(75)은 제2 패드 전극(70)의 아래에서 제1 패드 전극(80)의 아래로 뻗어 있다.
비도전성 반사막(R)은 투광성 도전막(60), 전극(72,75,82,85), 및 식각으로 노출된 제1 반도체층(30)을 덮도록 형성되며, 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 비도전성 반사막(R)은 바람직하게는 다층 구조를 가지며, 도 32 내지 도 34에서 설명된 비도전성 반사막(R)이 적용될 수 있다. 빛흡수 방지막(41)은 연장형 전극(75; 가지 전극)과 섬형 전극(72)에 각각 대응하며 형성되어 있다. 비도전성 반사막(R)의 비정상 영역(A1)도 연장형 전극(75) 및 섬형 전극(72)의 둘레에 형성될 수 있다. 도 36에서 C-C 선을 따라 절단한 연장형 전극(75)의 횡단면의 일 예로, 도 32을 참조하면, 연장형 전극(75)의 측면으로부터 빛흡수 방지막(41)의 길이(D2; 선 C-C 방향으로의 길이)는 비도전성 반사막(R)의 비정상 영역(A1)의 길이(D1; 선 C-C 방향으로의 길이)보다 길게 형성된다.
제1 패드 전극(80) 및 제2 패드 전극(70)은 비도전성 반사막(R) 위에 서로 떨어져 대향하게 형성된다. 본 예에서, 제1 패드 전극(80)은 전자를 공급하고, 제2 패드 전극(70)은 정공을 공급한다. 이와 반대의 경우도 물론 가능하다. 제1 전기적 연결(81)은 비도전성 반사막(R)에 형성된 개구(97b)를 통해 제1 패드 전극(80)과 제1 전극(82,85)을 전기적으로 연결하며, 제2 전기적 연결(71)은 개구(97a)를 통해 제2 패드 전극(70)과 제2 전극(72,75)을 전기적으로 연결한다. 패드 전극(70,80) 형성시 전기적 연결(71,81)이 함께 형성되거나, 전기적 연결(71,81) 형성 이후 별도의 과정으로 패드 전극(70,80)이 형성되는 것도 가능하다.
제1 패드 전극(80) 및 제2 패드 전극(70)은 외부전극과의 전기적 연결용 전극으로서, 외부전극과 유테틱 본딩되거나, 솔더링되거나 또는 와이어 본딩도 가능하다. 외부전극은 서브마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 반도체 발광소자와 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다. 제1 패드 전극(80) 및 제2 패드 전극(70)은 어느 정도 면적을 가지도록 형성되어 있어서 비도전성 반사막(R)에 의해 반사되지 못한 빛을 반사한다. 제1 패드 전극(80) 및 제2 패드 전극(70)은 별도의 범프를 이용하여 패키지와 결합할 정도의 높이를 가져도 좋고, 자체가 패키지와 결합될 정도의 높이로 증착되어도 좋다.
이와 같은, 반도체 발광소자에 의하면, 금속 반사막 대신 비도전성 반사막(R)을 사용하여 빛흡수 손실을 줄일 수 있다. 또한, 전극, 식각으로 인한 높이차 등 요철 구조로 인해 비도전성 반사막(R)에 형성되는 비정상 영역(A1)에 빛의 진입을 차단하도록 빛흡수 방지막(41)을 형성함으로써, 빛의 손실을 줄여 휘도가 향상된다. 특히, 이와 같이, 빛흡수 방지막(41)이 단순히 전류차단층으로만 기능하는 것이 아니라, 전술된 비정상 영역(A1)으로의 빛의 진입을 차단하기 위해 비정상 영역(A1)의 길이를 고려한 길이(거리 또는 폭)을 가지도록 함으로써, 휘도 향상에 기여할 수 있다.
도 39는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면으로서, 제2 전극(72,75)에 대응하여 제2 반도체층(50)과 투광성 도전막(60) 사이에 빛흡수 방지막(41)이 형성되어 있다. 또한, 제1 전극(82,85)과 제1 반도체층(30) 사이에 추가의 빛흡수 방지막(45)이 형성되어 있다.
도 40은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 도 39의 D-D 선을 따라 절단한 단면의 일 예로 볼 수 있다. 전극(85)은 메사식각되어 노출된 제1 반도체층(30) 위에 형성된다. 메사식각으로 인한 높이차로 인해 비도전성 반사막(R; 91a,91b,91c)에는 비정상 영역(A1)이 발생할 수 있다. 이러한 비정상 영역(A1)에 대응하여, 추가의 빛흡수 방지막(45)은 전극(85)과 제1 반도체층(30) 사이에 형성되어 전극(85)의 주변으로 노출될 수 있고, 추가의 빛흡수 방지막(45)을 덮고 제1 반도체층(30)과 도통하는 도전체 (65)위에 전극(85)이 형성될 수 있다.
도 41은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 도 39의 D-D 선을 따라 절단한 단면의 다른 예로 볼 수 있다. 메사식각으로 인한 높이차로 인해 형성된 비정상 영역(A1)으로 빛이 진입하는 것을 차단하기 위해 추가의 빛흡수 방지막(45)이 메사식각에 의한 복수의 반도체층(30,40,50)의 내측면 및 제1 반도체층(30) 위에 형성되며, 추가의 빛흡수 방지막(45)이 일부 제거되어 전극(85)이 제1 반도체층(30)과 도통되도록 형성된다.
도 42는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 메사식각시 시각 조건을 조절하여 식각된 면(37)이 경사면이 되도록 형성된다. 메사식각으로 인한 높이차가 있지만, 시각된 면(37)이 경사면이어서, 급격한 높이차가 있는 경우보다 비도전성 반사막(R; 91a,91b,91c)이 더 잘 형성될 수 있다. 따라서, 비도전성 반사막(R; 91a,91b,91c)에 비정상 영역(A1)의 왜곡의 정도가 감소하거나 현저히 왜곡이 없어질 수 있다. 따라서, 비정상 영역(A1)이 더이상 비정상적이지고 않고, 필요한 정도로 반사율을 가지거나 빛의 누설이 감소할 수 있다.
도 43은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 제1 전극(82) 및 제2 전극(75)을 비도전성 반사막(R)이 덮고 있고, 비도전성 반사막(R)을 관통하는 전기적 연결(71,81)에 의해 패드 전극(70,80)과 전극(75,82)이 각각 연결되어 있다. 메사식각으로 인한 높이차 면(예: 35)에 대응하여 비정상 영역(A1)이 형성될 수 있고, 이에 대응하여 추가의 빛흡수 방지막(45)이 메사식각으로 인한 높이차 면(예: 35) 및 노출된 제1 반도체층(30)에 형성된다. 도전체(65)가 제1 전극(82)과 추가의 빛흡수 방지막(45) 사이에 개재되며 제1 반도체층(30)과 전기적으로 연결된다. 빛흡수 방지막(41)과 추가의 빛흡수 방지막(45)가 연결된 예도 물론 가능하다.
도 44 및 도 45는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면들로서, 본 예에서, 빛흡수 방지막(41)은 전극(75)의 주변에 형성되어 비도전성 반사막(R)에 발생된 비정상 영역(A1)으로 빛이 진입하는 것을 차단한다. 전술된 예들과 다르게, 본 예에서 빛흡수 방지막(41)은 투광성 도전막(60)과 비도전성 반사막(R) 사이에 형성된다. 이렇게 형성된 빛흡수 방지막(41)은 비도전성 물질로도 형성될 수 있지만, 도전성 물질로 형성되는 것도 가능하다. 빛흡수 방지막(41)이 도전성 물질로 형성되는 경우, 도 44, 및 도 45 형태 모두 가능하다. 빛흡수 방지막(41)이 비도전성 물질로 형성되는 경우 도 44와 같이 빛흡수 방지막(41)의 일부가 제거되어 노출된 투광성 도전막(60)과 전극(75)이 도통되도록 할 수도 있다. 전극(75)의 바로 아래로 전류 흐름을 억제하기 위해 전류차단층(21)이 전극(75)의 아래에 제2 반도체층(50)과 투광성 도전막(60) 사이에 형성될 수 있다. 이 경우 전류차단층(21)과 별개로 빛흡수 방지막(41)이 형성되므로 전류차단층(21)의 길이 또는 폭을 비정상 영역(A1)과 관계 없이 정할 수 있다. 또한, 도 44에 제시된 예의 경우, 빛흡수 방지막(41)은 전극(75)으로 인한 높이차를 완화할 수도 있어서 비정상 영역(A1)의 발생의 정도를 감소할 수 있다.
도 46 내지 도 48은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 나타내는 도면들로서, 이하, 3족 질화물 반도체 발광소자가 예로 설명된다. 반도체 발광소자의 제조방법에서, 먼저, 도 46a와 같이 성장 기판(10) 위에 복수의 반도체층(30,40,50)이 형성된다. 복수의 반도체층(30,40,50)은 성장 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
이후, 도 46b 및 도 46c에 제시된 바와 같이, 복수의 반도체층(30,40,50)의 일부가 제거되어 복수의 반도체 발광칩 영역(104)과 각 반도체 발광칩 영역(104) 주변의 벽(37)이 구획된다. 본 예에서는 이 구획되는 과정에서 각 반도체 발광칩 영역(104)의 복수의 반도체층(30,40,50)의 측면(106)의 기울기와 벽(37)의 측면의 기울기가 서로 다르게 형성된다. 예를 들어, 도 46b에 제시된 바와 같이, 각 반도체 발광칩 영역(104)에 대응하는 제1 마스크(M1)와, 벽(37)에 대응하며 제1 마스크(M1)보다 식각선택비가 높은 제2 마스크(M2)가 복수의 반도체층(30,40,50) 위에 형성되고, 복수의 반도체층(30,40,50)이 식각된다. 예를 들어, 제1 마스크(M1)는 포토레지스트를 포함하며, 제2 마스크(M2)는 유전체, 및 금속 중 적어도 하나를 포함한다. SiO2, SiN, Al2O3 등이 유전체의 예가될 수 있고, Ni, Cr 등이 금속의 예가될 수 있다.
식각 공정의 결과, 도 46c에 제시된 바와 같이, 제1 마스크(M1)에 대응하여 각 반도체 발광칩 영역(104)의 측면(106)이 성장 기판(10)에 대해 기울어지게 경사면을 이루도록 형성된다. 제2 마스크(M2)에 대응하여 성장 기판(10)과 벽(37)의 측면이 이루는 각도가 성장 기판(10)과 각 반도체 발광칩(105)의 측면(106)이 이루는 각도보다 더 직각에 가깝도록 형성되며, 바람직하게는 직각으로 형성된다. 본 예에서는 2개의 벽(37)이 이웃한 반도체 발광칩 영역(104)들 사이에 형성된다. 도 46c에 제시된 바와 같이, 복수의 반도체층(30,40,50)이 식각되는 과정에서, 각 반도체 발광칩 영역(104)의 복수의 반도체층(30,40,50)에는 제1 반도체층(30)을 노출하는 개구(63)가 형성된다. 식각 공정 후, 포토레지스트로 이루어진 제1 마스크(M1)는 제거되며, 유전체나 금속으로 이루어진 제2 마스크(M2)는 잔류될 수 있다. 여기서 벽(37)은 제2 마스크(M2)에 아래에 남은 복수의 반도체층(30,40,50)과 잔류한 제2 마스크(M2)를 포함할 수 있다. 물론 제2 마스크(M2)도 제거될 수있지만, 제2 마스크(M2)가 잔류됨으로써 벽(37)으로 인한 높이차가 크게될 수 있으며, 이러한 높이차로 인해 후술될 불균일부(98)가 더 잘 형성될 수 있다.
이후, 도 47a에 제시된 바와 같이, 비도전성 반사막(R)이 각 반도체 발광칩 영역(104) 및 복수의 반도체 발광칩 영역(104) 사이를 덮도록 형성된다. 비도전성 반사막(R)은 활성층(40)으로부터의 빛을 반사한다. 비도전성 반사막(R)은 바람직하게는 다층 구조를 가지며, 금속 반사막에 의한 빛흡수 감소를 위해 적어도 비도전성 반사막(R)의 빛을 반사하는 측은 비도전성 물질로 형성된다. 여기서 절연성이라는 의미는, 비도전성 반사막(R)이 전기적 도통의 수단으로 사용되지 않는다는 의미이며, 반드시 비도전성 반사막(R) 전체가 비도전성 물질로만 이루어져야 한다는 의미는 아니다. 다층 구조로서, 비도전성 반사막(R)은 분포 브래그 리플렉터(Distributed Bragg Reflector), 전방향 리플렉터(ODR; Omni-Directional Reflector), 등을 포함할 수 있다. 비도전성 반사막(R)이 형성됨에 있어서, 벽(37)이나, 각 반도체 발광칩 영역(104)의 복수의 반도체층(30,40,50)의 측면(106)으로 인한 높이차에 의해 비도전성 반사막(R)의 층구조가 왜곡되어 반사율이 저하되는 불균일부(98)가 발생할 수 있다. 본 예에서는 각 반도체 발광칩(105)의 측면(106)은 경사면을 이루어서 왜곡이 완화될 수 있으며, 벽(37)은 의도적으로 왜곡을 심화시키기 위해 수직 또는, 급경사로 형성된다. 따라서 벽(37)에 대응하는 비도전성 반사막(R)에서 도 47에 제시된 바와 같이 불균일부(98)가 형성된다.
비도전성 반사막(R)의 형성 이후, 도 47b에 제시된 바와 같이, 전극(80,70)과 전기적 연결(81,71)을 형성하여, 각 반도체 발광칩 영역(104)에 반도체 발광칩(105)을 형성한다. 각 반도체 발광칩(105)은 복수의 반도체층, 투광성 도전막(60), 비도전성 반사막(R), 전극(80,70) 및 전기적 연결(81,71)을 포함할 수 있다. 이후, 도 47c와 같이 2개의 벽(37) 사이를 절단하여 개별 반도체 발광소자(101)로 분리한다. 벽(37)은 반도체 발광칩(105)의 측면(106)과 마주하는 내측면, 및 내측면과 대향하는 외측면을 가지며, 외측면은 절단시 형성된 절단면으로부터 떨어져 형성되며, 비도전성 반사막(R)은 외측면과 절단면 사이를 덮는다. 절단에 있어서, 스크라이빙 및/또는 브레이킹 공정이 진행될 수 있다. 화학적 식각공정이 추가될 수도 있다. 예를 들어, 스크라이빙&브레이킹에서, 스크라이빙 공정은 레이저를 또는 커터를 이용하며, 스크라이빙 공정에 이어 수행되는 브레이킹 공정을 통해 예비적으로 절단된 반도체 발광소자가 개별적인 반도체 발광소자(101)로 완전히 분리될 수 있다. 레이저를 이용한 쏘잉의 방법의 일 예로, 스텔스 다이싱(Stealth dicing) 방법이 사용될 수 있다. 이 방법에 의하면 성장 기판(10)의 내측으로부터 커팅(cutting)함으로써, 부스러기, 소자 데미지, 반도체 물질의 손실 등의 문제들을 극복할 수 있다. 예를 들어, 성장 기판(10)의 표면 아래 초점이 맞추어지고 레이저(2)에 의해 성장 기판(10)에 다공 천공이 생기고, 복수의 반도체층(30,40,50) 측에 부착되어 있던 테이프를 팽창하여 개별 칩으로 분리한다. 스텔스 다이싱 방법에 의하면, 성장 기판(10) 내부에만 다공 천공이 생기고 기판의 표면은 아무런 손상이 없다. 또한, 스텔스 다이싱에 의한 절단의 간격 또는 폭이 블레이드로 절단한 경우보다 훨씬 감소된다.
도 48은 벽(37)에서 비도전성 반사막(R)의 층구조가 왜곡된 불균일부(98)의 일 예를 나타내는 도면으로서, 도 48a를 참조하면, 벽(37)으로 인한 높이차로 인해 비도전성 반사막(R)의 각 층이 부드럽게 벽(37)을 넘지 못한다. 대략 벽(37)의 측면과 성장 기판(10)이 만나는 하측 코너, 및 벽(37)의 상단 에지 등에서는 비도전성 반사막(R)의 각 층이 연속적으로 균일하게 이어지지 못하고 불균일성이 증가하거나, 각 층이 연결되지 못하고 경계선이 형성되는 등으로 인해 불균일부(98)가 형성된다. 도 48b에 제시된 바와 같이, 벽(37) 사이를 절단시 비도전성 반사막(R)에 크랙(CR1,CR2)이 발생할 수 있으며, 크랙(CR1,CR2)이 벽(37) 사이의 불균일부(98)로 인해 옆으로 전파가 차단될 수 있다. 또한, 벽(37)의 상단의 에지 인근에 형성된 불균일부(98)로 인해 크랙(CR1,CR2)의 전파가 차단될 수 있다. 또한, 벽(37)을 넘은 크랙(CR1,CR2)은 벽(37)의 하단에 형성된 불균일부(98)에 의해 더 이상의 전파가 차단될 수 있다. 따라서 크랙(CR1,CR2)이 반도체 발광칩(105)로 침범하는 것이 방지된다.
도 49 및 도 50은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면들로서, 도 50은 도 49에서 A-A선을 따라 절단한 단면의 일 예를 나타낸다. 반도체 발광소자는 복수의 반도체층(30,40,50), 벽(37), 비도전성 반사막(R), 및 적어도 하나의 전극(80,70)을 포함한다. 복수의 반도체층(30,40,50) 위에 포토레지스트로 제1 마스크(M1)를 형성하고, 유전체 또는 금속을 포함하도록 제2 마스크(M2)를 형성한 후, 복수의 반도체층(30,40,50)을 식각하여 복수의 반도체 발광칩 영역(104)과 벽(37)으로 구획한다. 한편, 복수의 반도체층(30,40,50)을 식각하기 전에 SiO2와 같은 유전체를 사용하여 빛흡수 방지막(41)을 형성할 수 있다. 본 예에서, 빛흡수 방지막(41)은 후술될 전기적 연결(71)이나 가지 전극(75)에 대응하여 형성되며, 벽(37)이 형성될 위치에도 형성된다. 빛흡수 방지막(41)은 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만 가져도 좋고, 전기적 연결(71)이나 가지 전극(75)의 바로 아래로 전류가 흐르지 못하도록 하는 기능(current blocking)만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다.
복수의 반도체 발광칩 영역(104)과 벽(37)으로 구획하는 식각 공정에서 제1 마스크(M1)는 제거되며, 제2 마스크(M2)는 잔류할 수 있다. 따라서 본 예에서 벽(37)은 복수의 반도체층(30,40,50), 잔류된 빛흡수 방지막(41)으로서 유전체층, 및 제2 마스크(M2)로 이루어질 수 있다. 벽(37)은 복수의 반도체층(30,40,50)의 측면(106)과 떨어져 형성되어 있고, 본 예에서는 반도체 발광칩(105) 둘레를 두르도록 형성되어 있다.
식각 공정 이후, 각 반도체 발광칩(105)를 덮는 투광성 도전막(60; 예: ITO)을 형성한다. 다음으로, 빛흡수 방지막(41)에 대응하는 투광성 도전막(60) 위에 가지 전극(75)을 형성하고, 메사식각으로 노출된 제1 반도체층(30) 위에 가지 전극(85)을 형성한다. 반도체 발광소자의 사양에 따라서는 가지 전극(85,75)이 생략되는 예도 가능하다. 한편, 투광성 도전막(60)을 형성한 후에 복수의 반도체층(30,40,50)을 식각하는 공정을 수행할 수도 있으며, 이 경우, 벽(37)에 대응하는 위치에도 투광성 도전막(60)이 잔류되어, 잔류한 투광성 도전막(60)이 벽(37)의 일부에 포함되도록 하는 예도 고려할 수 있다. 또 다른 예로, 벽(37)에 대응하는 위치에 빛흡수 방지막(41), 및 투광성 도전막(60) 중 적어도 하나를 포함하는 경우, 제2 마스크(M2)는 빛흡수 방지막(41), 및 투광성 도전막(60) 중 적어도 하나와 그 위에 포토레지스트를 포함할 수 있다.
비도전성 반사막(R)은 반도체 발광칩 영역(104)의 복수의 반도체층(30,40,50), 복수의 반도체층(30,40,50)과 벽(37) 사이, 및 벽(37)을 덮도록 형성된다. 비도전성 반사막(R)에는 벽(37)으로 인해 불균일부(irregular portion)가 형성되어 있고, 불균일부(98)는 복수의 반도체층(30,40,50)의 측면(106)에서의 비도전성 반사막(R)의 형상(예: 비도전성 반사막(R)의 각 층의 균일성)에 비해 형상이 더 불균일하다. 제1 전극(80) 및 제2 전극(70)이 비도전성 반사막(R) 위에 구비되며, 전기적 연결(81,71)에 의해 복수의 반도체층(30,40,50)과 전기적으로 연결된다. 불균일부(98)는 반도체 발광소자(101)별로 절단시 비도전성 반사막(R)에 발생된 크랙(CR1,CR2)이 반도체 발광칩(105)의 복수의 반도체층(30,40,50) 측으로 전파되는 것을 차단한다.
비도전성 반사막(R)은 복수의 층을 가지며, 일 예로 분포 브래그 리플렉터(91a)를 포함할 수 있다. 분포 브래그 리플렉터(91a)와 복수의 반도체층(30,40,50) 사이에 유전체막(91b)이 형성될 수 있고, 분포 브래그 리플렉터(91a) 위에 클래드막(91c)이 형성될 수 있다. 예를 들어, 분포 브래그 리플렉터(91a)는, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2) 등의 조합에 의해 이루어질 수 있다. 예를 들어, 분포 브래그 리플렉터(91a)는 SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO 쌍의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2 쌍으로 구성되는 경우, 각 층의 두께를 활성층(40)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 하고, 입사 각도와 파장에 따른 반사율 등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 상기 쌍의 적층의 수는 4 ~ 40 페어(pairs)가 적합하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2 쌍의 반복적층구조로 이루어지는 경우, 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation), 스퍼터링법(Sputtering), 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다.
클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다. 이와 같이, 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91c)은 비도전성 반사막(R)으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1㎛~8㎛, 또는 4㎛~5㎛일 수 있다.
도 51은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 다른 예를 설명하기 위한 도면으로서, 도 51a에 제시된 바와 같이, 이웃한 반도체 발광칩(105) 사이에 하나의 벽(37)이 형성되어 있고, 벽(37)과 반도체 발광칩(105)의 측면(106) 사이의 비도전성 반사막(R)에 불균일부(98)가 형성되어 있다. 절단선(SCL1)을 따라 벽(37)을 절단하여 도 51b에 제시된 바와 같이 개별 반도체 발광소자(101)로 분리된다. 벽(37)은 복수의 반도체층(30,40,50)의 측면(106)과 마주하는 내측면, 및 내측면과 대향하는 외측면을 가지며, 외측면은 절단시 형성된 절단면이다. 비도전성 반사막(R)에 발생된 크랙(CR1,CR2)이 불균일부(98)를 통과하지 못하고 더 이상의 전파가 차단된다.
도 52는 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 도 52a에 제시된 바와 같이, 이웃한 반도체 발광칩(105) 사이에 하나의 벽(37)이 형성되어 있고, 벽(37)과 반도체 발광칩(105)의 측면(106) 사이의 비도전성 반사막(R)에 불균일부(98)가 형성되어 있다. 절단선(SCL1)에 대응하는 벽(37) 위의 비도전성 반사막(R)의 일부를 제거하여 홈(99)을 형성한다. 이후, 절단선(SCL1)을 따라 벽(37)이 절단되어 도 52b에 제시된 바와 같이 개별 반도체 발광소자(101)로 분리된다. 분리시에 홈(99)으로 인해 비도전성 반사막(R)에 크랙(CR1,CR2)의 발생을 줄일 수 있고, 발생된 크랙(CR1,CR2)이 불균일부(98)를 통과하지 못하고 더 이상의 전파가 차단된다.
도 53은 본 개시에 따른 반도체 발광소자 및 이의 제조방법의 또 다른 예를 설명하기 위한 도면으로서, 도 53a에 제시된 바와 같이, 복수의 반도체층(30,40,50)을 식각하여 복수의 반도체 발광칩 영역(104)과 벽(37)으로 분할한 후, 각 발도체 발광칩 영역(104)를 덮는 보호 마스크(M3)를 형성한다. 이후, 도 53b와 같이, 습식식각 등의 방법으로 벽(37)의 하측 코너를 추가로 식각하여 벽(37)의 측면(107)을 역메사 형태로 형성할 수 있다. 벽(37)의 측면(107)을 역메사 형태로 형성하는 과정에서 보호 마스크(M3)로 인해 반도체 발광칩 영역(104)의 측면(106)은 경사가 그대로 유지될 수 있다. 이와 다르게, 반도체 발광칩 영역(104)의 복수의 반도체층(30,40,50)의 측면(106)도 역메사 형태로 형성하는 예도 고려할 수 있다. 이후, 도 53c에 제시된 바와 같이, 비도전성 반사막(R)을 형성한다. 벽(37)의 측면(107)은 역메사 또는 역경사를 이루므로 비도전성 반사막(R)의 각 측이 벽(37)을 따라 균일하게 형성되기가 힘들어 형상의 왜곡이 심화된 불균일부(98)가 형성될 수 있다. 복수의 반도체 발광칩(105)이 절단될 때, 발생된 크랙(CR1,CR2)의 전파가 불균일부(98)에 의해 차단된다.
도 54는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 벽(37)은 반도체 발광칩(105)의 둘레에 부분적으로 형성될 수 있다. 예를 들어, 금속층을 증착하여 복수의 반도체 발광소자를 전기적으로 연결하는 경우, 벽(37)이 형성되지 않은 측으로 금속층을 형성하는 것을 고려할 수 있다. 또는, 오히려 벽(37)의 위로, 예를 들어, 비도전성 반사막(R) 위로 금속층을 형성하여 금속층이 형성되는 높이차를 감소하는 것도 가능하다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 기판 위에 형성되는 적어도 하나의 발광부;로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층을 포함하는 적어도 하나의 발광부; 기판 위에 적어도 하나의 발광부와 절연되도록 형성되며, 복수의 반도체층을 가지는 보호부; 적어도 하나의 발광부 및 보호부 위에 형성된 절연성 반사층; 적어도 하나의 발광부의 제1 반도체층과 보호부의 제2 반도체층을 전기적으로 연통하는 제1 전극부; 그리고 적어도 하나의 발광부의 제2 반도체층과 보호부의 제1 반도체층을 전기적으로 연통하는 제2 전극부;를 포함하며, 제1 전극부 및 제2 전극부 중 적어도 하나는: 절연성 반사층 위에 형성되는 상부 전극; 그리고 적어도 하나의 발광부, 상부 전극, 및 보호부를 전기적으로 연통하는 복수의 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(2) 적어도 하나의 발광부는: 복수의 반도체층을 가지며, 제1 전극부와 전기적으로 연통된 제1 발광부; 제1 발광부와 떨어져 있고, 제2 전극부와 전기적으로 연통된 제2 발광부; 그리고 제1 발광부와 제2 발광부를 전기적으로 연통하는 연결 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(3) 반도체 발광소자는 플립칩(flip chip)으로서, 제1 전극부는: 제1 상부 전극; 그리고 복수의 전기적 연결;을 포함하며, 제2 전극부는: 제2 상부 전극; 그리고 복수의 전기적 연결;을 포함하고, 제1 전극부의 복수의 전기적 연결은: 절연성 반사층을 관통하여 제1 발광부의 제1 반도체층과 제1 상부 전극을 전기적으로 연통하는 제1 전기적 연결; 그리고 보호부의 제2 반도체층과 제1 상부 전극을 전기적으로 연통하는 제2 전기적 연결;을 포함하며, 제2 전극부의 복수의 전기적 연결은: 절연성 반사층을 관통하여 제2 발광부의 제2 반도체층과 제2 상부 전극을 전기적으로 연통하는 제3 전기적 연결; 그리고 보호부의 제1 반도체층과 제2 상부 전극을 전기적으로 연통하는 제4 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(4) 위에서 볼 때, 제1 상부 전극 및 제2 상부 전극은 보호부와 일부가 중첩되며, 제2 전기적 연결 및 제4 전기적 연결은 절연성 반사층을 관통하여 보호보에 전기적으로 연통되는 것을 특징으로 하는 반도체 발광소자.
(5) 보호부는 제1 발광부와 제2 발광부의 사이로부터 제1 상부 전극의 아래 및 제2 상부 전극의 아래까지 형성된 것을 특징으로 하는 반도체 발광소자.
(6) 복수의 반도체층이 식각되어 형성된 식각부에 의해 제1 발광부, 제2 발광부, 및 보호부가 서로 절연되며, 위에서 볼 때, 보호부 둘레의 식각부는 제1 발광부 및 제2 발광부의 외곽의 복수의 반도체층이 제거된 테두리보다 내측에 형성된 것을 특징으로 하는 반도체 발광소자.
(7) 복수의 반도체층이 식각되어 형성된 식각부에 의해 제1 발광부, 제2 발광부, 및 보호부가 서로 절연되며, 위에서 볼 때, 보호부 둘레의 식각부의 일부가 제1 발광부 및 제2 발광부의 외곽의 복수의 반도체층이 제거된 테두리와 연결된 것을 특징으로 하는 반도체 발광소자.
(8) 연결 전극은: 제1 발광부의 제2 반도체층과 절연성 반사층 사이에서 뻗는 제1 연장부; 제2 발광부의 식각되어 노출된 제1 반도체층 위에서 뻗는 제2 연장부; 그리고 제1 발광부와 제2 발광부의 사이에서 제1 연장부와 제2 연장부를 연결하는 연결부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(9) 적어도 하나의 연결 전극은 제1 발광부 위의 절연성 반사층 위에서 제2 발광부의 절연성 반사층 위까지 형성되며, 절연성 반사층을 관통하여 제1 발광부의 제2 반도체층과 적어도 하나의 연결 전극을 전기적으로 연통하는 제1 추가의 전기적 연결; 그리고 절연성 반사층을 관통하여 제2 발광부의 제1 반도체층과 적어도 하나의 연결 전극을 전기적으로 연통하는 제2 추가의 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(10) 제1 발광부와 제2 발광부의 사이에 위치하는 제3 셀;을 포함하며, 적어도 하나의 연결 전극은 제1 발광부, 제2 발광부, 및 제3 셀을 직렬연결하며, 보호부는 제3 셀의 가장자리 측으로부터 제1 상부 전극의 아래 및 제2 상부 전극의 아래까지 형성된 것을 특징으로 하는 반도체 발광소자.
(11) 반도체 발광소자에 있어서, 기판 위에 형성된 제1 발광부 및 제2 발광부;로서, 각각 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층을 포함하며, 제1 발광부 및 제2 발광부 주변의 복수의 반도체층이 제거되어 형성된 식각부에 의해 서로 절연된 제1 발광부 및 제2 발광부; 식각부에 대응하는 기판 전체를 덮는 절연층; 제1 발광부와 제2 발광부 사이의 절연층 위를 가로지르며, 제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극; 제1 발광부, 제2 발광부, 및 절연층을 덮는 절연성 반사층; 제1 반도체층에 전자와 정공 중 하나를 공급하는 제1 전극부; 그리고 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 제2 전극부;를 포함하며, 제1 전극부 및 제2 전극부 중 적어도 하나는 절연성 반사층 위에 형성되는 제1 상부 전극; 그리고 절연성 반사층을 관통하며 제1 상부 전극과 복수의 반도체층을 전기적으로 연통하는 제1 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(12) 제1 발광부 및 제2 발광부 사이의 식각부의 폭은 제1 발광부 및 제2 발광부 외곽의 식각부의 폭보다 좁은 것을 특징으로 하는 반도체 발광소자.
(13) 절연층은 제1 발광부와 제2 발광부 사이의 식각부에 전체적으로 형성되며, 연결 전극에 대응하여 제1 발광부 및 제2 발광부의 측면까지 형성된 것을 특징으로 하는 반도체 발광소자.
(14) 절연층은 SiO2를 포함하며, 절연성 반사층은 DBR(Distributed Bragg Reflector) 및 ODR(Omni-Directional Reflector) 중 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
(15) 반도체 발광소자는 플립칩(flip chip)으로서, 제1 전극부는: 제1 발광부의 절연성 반사층 위에 형성된 제1 상부 전극; 그리고 절연성 반사층을 관통하여 제1 발광부의 제1 반도체층과 제1 상부 전극을 전기적으로 연통하는 제1 전기적 연결;을 포함하며, 제2 전극부는: 제2 발광부의 절연성 반사층 위에 형성된 제2 상부 전극; 그리고 절연성 반사층을 관통하여 제2 발광부의 제2 반도체층과 제2 상부 전극을 전기적으로 연통하는 제2 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(16) 기판 위에 복수의 반도체층을 가지며, 식각부에 의해 제1 발광부 및 제2 발광부와 절연되며, 절연성 반사층에 의해 덮인 보호부;를 포함하며, 제1 상부 전극과 보호부의 제2 반도체층을 전기적으로 연통하는 제3 전기적 연결; 그리고 제2 상부 전극과 보호부의 제1 반도체층을 전기적으로 연통하는 제4 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(17) 연결 전극은: 제1 발광부의 제2 반도체층과 절연성 반사층 사이에서 제2 발광부의 에지를 따라 뻗는 제1 연장부; 제2 발광부의 식각되어 노출된 제1 반도체층 위에서 제2 발광부의 에지를 따라 뻗는 제2 연장부; 그리고 제1 발광부와 제2 발광부 사이의 절연층 위에서 뻗으며, 제1 연장부 및 제2 연장부를 연결하는 연결부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(18) 반도체 발광소자에 있어서, 기판 위에 형성된 제1 발광부 및 제2 발광부;로서, 각각 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층을 포함하며, 제1 발광부 및 제2 발광부 사이의 복수의 반도체층이 제거되어 형성된 식각부에 의해 서로 절연된 제1 발광부 및 제2 발광부; 식각부에 대응하는 기판 전체를 덮는 절연층; 제1 발광부의 제1 반도체층에 전자와 정공 중 하나를 공급하는 제1 전극부; 제2 발광부의 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 그리고 제1 발광부와 제2 발광부 사이의 절연층 위를 가로지르며, 제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극;을 포함하며, 연결 전극은: 제1 발광부의 제2 반도체층과 절연성 반사층 사이에서 뻗는 제1 연장부; 제2 발광부의 식각되어 노출된 제1 반도체층 위에서 식각부를 따라 뻗는 제2 연장부; 그리고 제1 발광부와 제2 발광부 사이의 절연층 위에서 뻗으며, 제1 연장부 및 제2 연장부를 연결하는 연결부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(19) 식각부 및 절연층은 제1 발광부 및 제2 발광부 사이 및 제1 발광부 및 제2 발광부 외곽에 형성되며, 제1 발광부 및 제2 발광부 사이의 식각부의 폭은 제1 발광부 및 제2 발광부 외곽의 식각부의 폭보다 좁은 것을 특징으로 하는 반도체 발광소자.
(20) 반도체 발광소자는 플립칩(flip chip)으로서, 제1 전극부는: 제1 발광부의 절연성 반사층 위에 형성된 제1 상부 전극; 그리고 절연성 반사층을 관통하여 제1 발광부의 제1 반도체층과 제1 상부 전극을 전기적으로 연통하는 제1 전기적 연결;을 포함하며, 제2 전극부는: 제2 발광부의 절연성 반사층 위에 형성된 제2 상부 전극; 그리고 절연성 반사층을 관통하여 제2 발광부의 제2 반도체층과 제2 상부 전극을 전기적으로 연통하는 제2 전기적 연결;을 포함하며, 제1 발광부의 식각되어 노출된 제1 반도체층 위에서 제1 연장부의 대향하는 측 에지를 따라 뻗으며, 제1 전기적 연결과 전기적으로 연통된 제1 가지 전극; 그리고 제2 발광부의 제2 반도체층과 절연성 반사층 사이에서 제2 연장부의 대향하는 측 에지를 따라 뻗으며, 제2 전기적 연결과 전기적으로 연통된 제2 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(21) 복수의 반도체 발광소자가 형성된 반도체 발광소자 웨이퍼를 반도체 발광소자별로 분리하여 형성되는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 활성층에서 생성된 빛을 반사하도록 복수의 반도체층 위에 구비되며, 분포 브래그 리플렉터를 가지는 비도전성 반사막; 복수의 반도체층에 전자 및 정공을 공급하도록 비도전성 반사막 위에서 절연을 위해 서로 대향하며 간격을 두고 구비되는 제1 전극 및 제2 전극; 그리고, 간격에 대응하는 복수의 반도체층의 가장자리에 형성되어, 비도전성 반사막에서 발생된 크랙(crack)이 간격을 타고 전파되는 것을 차단하는 차단면;으로서, 복수의 반도체층의 일부가 제거되어 형성되는 차단면;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(22) 비도전성 반사막은 복수의 반도체층 위 및 적어도 일부의 차단면까지 형성된 분포 브래그 리플렉터;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(23) 웨이퍼 상태의 복수의 반도체 발광소자 사이의 제2 반도체층 및 활성층이 제거되어 개별 반도체 발광소자별로 구분되며, 차단면은 복수의 반도체 발광소자 사이와 동일한 깊이로 제2 반도체층 및 활성층이 제거되어 형성된 것을 특징으로 하는 반도체 발광소자.
(24) 복수의 반도체층의 가장자리에 제2 반도체층 및 활성층이 메사식각되어 홈이 형성되며, 홈의 측면이 차단면이 되는 것을 특징으로 하는 반도체 발광소자.
(25) 복수의 반도체층의 가장자리에 제2 반도체층 및 활성층이 메사식각되어 홈이 형성되며, 홈으로 인해 복수의 반도체층의 외곽에 벽이 형성되며, 벽의 측면이 차단면이 되는 것을 특징으로 하는 반도체 발광소자.
(26) 비도전성 반사막이 제2 반도체층 및 홈을 덮으며, 홈의 측면에서 비도전성 반사막의 두께가 제2 반도체층 위에서 비도전성 반사막의 두께보다 얇은 것을 특징으로 하는 반도체 발광소자.
(27) 홈은 반도체 발광소자의 측면 방향으로 개구된 것을 특징으로 하는 반도체 발광소자.
(28) 홈은 복수의 반도체층 둘레 전체에 형성된 것을 특징으로 하는 반도체 발광소자.
(29) 개별 반도체 발광소자별로 분리될 때 성장 기판의 측면 및 벽의 측면이 절단면이 되는 것을 특징으로 하는 반도체 발광소자.
(30) 복수의 반도체층의 가장자리에 대응하는 제1 전극 및 제2 전극의 측면이 절단면이 되는 것을 특징으로 하는 반도체 발광소자.
(31) 비도전성 반사막에는 복수의 개구가 형성되며, 복수의 개구 중 일부의 개구에 대응하여 제2 반도체층 및 활성층이 메사식각되어 노출된 제1 반도체층에 형성되며, 일부의 개구를 통한 제1 전극과 전기적으로 연결되는 제1 하부전극; 그리고 복수의 개구 중 나머지에 대응하여 제2 반도체층 위에 구비되며, 개구를 통한 제2 전극과 전기적으로 연결되는 제2 하부전극;을 포함하며, 차단면은 제2 반도체층 및 활성층이 메사식각되어 형성된 것을 특징으로 하는 반도체 발광소자.
(32) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 복수의 반도체층과 전기적으로 연결되는 전극; 적어도 전극의 주변에 구비되는 빛흡수 방지막; 그리고 복수의 반도체층, 빛흡수 방지막, 및 전극을 덮으며, 활성층으로부터의 빛을 반사하는 비도전성 반사막;으로서, 전극과 전극의 주변 간의 높이차로 인해 전극의 주변에서 반사율이 저하되는 비정상 영역을 가지는 비도전성 반사막;을 포함하며, 활성층으로부터의 빛이 비정상 영역으로 입사하는 것을 차단하도록, 전극의 횡단면으로 관찰할 때, 전극으로부터 노출된 빛흡수 방지막이 비정상 영역보다 더 길게 형성된 것을 특징으로 하는 반도체 발광소자.
(33) 비도전성 반사막은: 분포 브래그 리플렉터(Distributed Bragg Reflector), 및 ODR(Omni-Directional Reflector) 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
(34) 빛흡수 방지막은 복수의 반도체층과 전극의 사이에 개재되며, 절연성을 가지는 전류차단층(current blocking layer)인 것을 특징으로 하는 반도체 발광소자.
(35) 빛흡수 방지막과 전극 사이에 개재되며, 제2 반도체층을 덮는 투광성 도전막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(36) 비도전성 반사막은: 분포 브래그 리플렉터(Distributed Bragg Reflector), 및 ODR(Omni-Directional Reflector) 중 하나를 포함하며, 전극의 두께가 0.5㎛ ~ 3.0㎛이고, 전극의 측면으로부터의 빛흡수 방지막의 길이는 2.0㎛ ~ 10㎛인 것을 특징으로 하는 반도체 발광소자.
(37) 제2 반도체층, 및 활성층이 식각되어 노출된 제1 반도체층 위에 형성된 추가의 전극; 비도전성 반사막 위에 형성된 제1 패드 전극, 및 제2 패드 전극; 비도전성 반사막을 관통하여 제1 패드 전극과 추가의 전극을 전기적으로 연결하는 제1 전기적 연결; 그리고 비도전성 반사막을 관통하여 제2 패드 전극과 전극을 전기적으로 연결하는 제2 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(38) 전극은 제2 패드 전극의 아래에서 제1 패드 전극의 아래로 뻗는 가지 전극을 포함하고, 빛흡수 방지막은 제2 반도체층과 가지 전극의 사이에 개재되며, 가지 전극 주변에 형성된 비정상 영역에 대응하여, 가지 전극을 따라 뻗은 것을 특징으로 하는 반도체 발광소자.
(39) 추가의 전극은 제1 반도체층 위에서, 제1 패드 전극의 아래에서 제2 패드 전극의 아래로 뻗는 추가의 가지 전극을 포함하며, 식각된 제2 반도체층, 및 활성층에 인접하여 비도전성 반사막에 형성된 형성된 추가의 비정상 영역에 대응하도록 추가의 가지 전극을 따라 뻗은 추가의 빛흡수 방지막을 포함하는 것을 특징으로 하는 반도체 발광소자.
(40) 전극은 제2 반도체층 및 활성층이 식각되어 노출된 제1 반도체층 위에 구비되며, 빛흡수 방지막은 제1 반도체층과 전극의 사이에 개재된 것을 특징으로 하는 반도체 발광소자.
(41) 전극은 제2 반도체층 및 활성층이 식각되어 노출된 제1 반도체층 위에 구비되며, 비도전성 반사막은 제2 반도체층 및 제1 반도체층을 덮고, 식각으로 인한 높이차로 인해 비정상 영역이 발생하며, 빛흡수 방지막은 식각되어 노출된 제2 반도체층의 측면, 활성층의 측면, 및 제1 반도체층 위에 형성된 것을 특징으로 하는 반도체 발광소자.
(42) 복수의 반도체층과 전극의 사이에 개재된 전류차단층; 그리고 전류차단층과 전극 사이에 개재되며, 제2 반도체층을 덮는 투광성 도전막;을 포함하며, 빛흡수 방지막은 투광성 도전막과 비도전성 반사막 사이에 형성된 것을 특징으로 하는 반도체 발광소자.
(43) 빛흡수 방지막의 끝은 쐐기(wedge) 형상을 가지는 것을 특징으로 하는 반도체 발광소자.
(44) 전극의 측면은 빛흡수 방지막에 대해 경사면인 것을 특징으로 하는 반도체 발광소자.
(45) 전극은 제2 반도체층 및 활성층이 식각되어 노출된 제1 반도체층 위에 구비되며, 식각된 제2 반도체층, 및 활성층의 면은 전극이 위치하는 노출된 제1 반도체층에 대해 경사를 이루도록 형성되며, 비도전성 반사막은 제2 반도체층 및 제1 반도체층을 덮고, 경사를 이루는 식각된 제2 반도체층, 및 활성층의 면을 따라 형성된 것을 특징으로 하는 반도체 발광소자.
(46) 복수의 반도체 발광칩이 형성된 웨이퍼를 반도체 발광칩별로 절단하여 형성되는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하며, 성장 기판을 이용하여 성장되는 복수의 반도체층; 복수의 반도체층의 측면과 떨어져 형성된 벽; 복수의 반도체층, 복수의 반도체층과 벽 사이, 및 벽을 덮도록 형성되며, 활성층으로부터의 빛을 반사하는 비도전성 반사막;으로서, 복수의 반도체층의 측면에서의 형상에 비해 형상이 더 불균일한 불균일부(irregular portion)를 벽의 주변에서 가지는 비도전성 반사막; 그리고 비도전성 반사막 위에 구비되며, 복수의 반도체층과 전기적으로 연결되는 적어도 하나의 전극;을 포함하며, 불균일부는 반도체 발광칩별로 절단시 비도전성 반사막에 발생된 크랙이 복수의 반도체층 측으로 전파되는 것을 차단하는 것을 특징으로 하는 반도체 발광소자.
(47) 복수의 반도체층의 측면의 기울기와 벽의 측면의 기울기가 서로 다른 것을 특징으로 하는 반도체 발광소자.
(48) 복수의 반도체층의 측면은 성장 기판에 대해 기울어지게 형성되며,
성장 기판과 벽의 측면이 이루는 각도는 성장 기판과 복수의 반도체층의 측면이 이루는 각도보다 더 직각에 가까운 것을 특징으로 하는 반도체 발광소자.
(49) 벽의 하단보다 상단의 폭이 넓도록 벽의 측면이 역메사 형태로 식각된 것을 특징으로 하는 반도체 발광소자.
(50) 비도전성 반사막은 복수의 층을 가지는 분포 브래그 리플렉터(Distributed Bragg Reflector), 및 전방향 리플렉터(Omni-Directional Reflector) 중 적어도 하나를 포함하며, 벽 주변에서 비도전성 반사막의 각 층의 균일성이 저하되어 불균일부가 형성된 것을 특징으로 하는 반도체 발광소자.
(51) 적어도 하나의 전극은: 비도전성 반사막을 기준으로 복수의 반도체층의 반대 측에 구비되며, 제1 반도체층에 전자와 정공 중 하나를 공급하는 제1 전극; 비도전성 반사막을 기준으로 복수의 반도체층의 반대 측에 구비되며, 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 제2 전극; 비도전성 반사막을 관통하여 제1 전극과 제1 반도체층을 전기적으로 연결하는 제1 전기적 연결; 그리고 비도전성 반사막을 관통하여 제2 전극과 제2 반도체층을 전기적으로 연결하는 제2 전기적 연결;을 포함하며, 복수의 반도체층의 측면과 벽 사이에는 제1 전기적 연결과 접촉하는 제1 반도체층과 동일한 높이로 제1 반도체층이 형성된 것을 특징으로 하는 반도체 발광소자.
(52) 복수의 반도체 발광칩이 형성된 웨이퍼를 반도체 발광칩별로 절단하여 형성되는 반도체 발광소자의 제조방법에 있어서, 성장 기판 위에 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 구비하는 복수의 반도체층을 형성하는 단계; 복수의 반도체층의 일부를 제거하여 복수의 반도체 발광칩 영역과 각 반도체 발광칩 영역 주변의 벽을 구획하는 단계; 각 반도체 발광칩 영역, 각 반도체 발광칩 영역과 벽 사이, 및 벽을 덮도록 형성되며, 활성층으로부터의 빛을 반사하는 비도전성 반사막을 형성하는 단계;로서, 각 반도체 발광칩 영역의 복수의 반도체층의 측면에서의 형상에 비해 형상이 더 불균일한 불균일부(irregular portion)를 벽의 주변에서 가지는 비도전성 반사막을 형성하는 단계; 각 반도체 발광칩 영역의 비도전성 반사막 위에 구비되며, 복수의 반도체층과 전기적으로 연결되는 적어도 하나의 전극을 형성하는 단계; 그리고 복수의 반도체 발광칩 사이를 절단하는 단계;로서, 크랙이 각 반도체 발광칩 의 비도전성 반사막 측으로 전파되는 것이 불균일부에 의해 차단되도록 복수의 반도체 발광칩 사이를 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(53) 복수의 반도체 발광칩 영역과 각 반도체 발광칩 영역 주변의 벽을 구획하는 단계에서, 각 반도체 발광칩 영역의 복수의 반도체층의 측면의 기울기와 벽의 측면의 기울기를 다르게 형성하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(54) 복수의 반도체 발광칩 영역과 각 반도체 발광칩 영역 주변의 벽을 구획하는 단계는: 각 반도체 발광칩 영역에 대응하는 제1 마스크와, 벽에 대응하며 제1 마스크보다 식각선택비가 높은 제2 마스크를 복수의 반도체층 위에 형성하는 과정; 그리고 제1 마스크 및 제2 마스크가 형성된 복수의 반도체층을 식각하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(55) 복수의 반도체층을 식각하는 과정에서, 성장 기판과 벽의 측면이 이루는 각도가 성장 기판과 각 반도체 발광칩 영역의 복수의 반도체층의 측면이 이루는 각도보다 더 직각에 가깝도록 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(56) 복수의 반도체층을 식각하는 과정에서, 각 반도체 발광칩 영역의 복수의 반도체층의 측면은 성장 기판에 대해 기울어지게 형성되며, 비도전성 반사막을 형성하는 단계에서, 각 반도체 발광칩 영역의 복수의 반도체층의 측면에서 비도전성 반사막의 형상의 불균일성이 완화되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(57) 제1 마스크는 포토레지스트를 포함하며, 제2 마스크는 유전체, 및 금속 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(58) 복수의 반도체층을 식각하는 과정에서, 각 반도체 발광칩 영역의 복수의 반도체층에는 제1 반도체층을 노출하는 개구가 형성되며, 적어도 하나의 전극을 형성하는 단계는: 비도전성 반사막을 기준으로 복수의 반도체층의 반대 측에 형성되는 제1 전극, 개구에 형성되어 제1 반도체층과 제1 전극을 전기적으로 연결하는 제1 전기적 연결, 비도전성 반사막을 기준으로 복수의 반도체층의 반대 측에 형성되는 제2 전극, 및 비도전성 반사막을 관통하여 제2 반도체층과 제2 전극을 전기적으로 연결하는 제2 전기적 연결을 형성하는 과정;을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(59) 비도전성 반사막을 형성하기 전에, 제2 전기적 연결에 대응하여 각 반도체 발광칩 영역의 복수의 반도체층 위, 및 벽의 위에 유전체를 사용하여 빛흡수 방지막을 형성하는 단계; 그리고 빛흡수 방지막과 비도전성 반사막 사이에 개재되는 투광성 도전막;을 형성하는 단계;를 포함하며, 제2 마스크는 빛흡수 방지막, 및 투광성 도전막 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(60) 벽은 제2 마스크의 적어도 일부와 복수의 반도체층을 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(61) 이웃한 반도체 발광칩 사이에 2개의 벽이 형성되며, 복수의 반도체 발광칩 사이를 절단하는 단계에서 2개의 벽 사이에서 복수의 반도체칩이 절단되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(62) 이웃한 반도체 발광칩 사이에 1개의 벽이 형성되며, 복수의 반도체 발광칩 사이를 절단하는 단계에서 벽이 절단되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(63) 구획하는 단계 이후, 비도전성 반사막 형성 전에, 벽의 하단보다 상단의 폭이 넓도록 벽의 측면을 역메사 형태로 식각하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(64) 벽은 각 반도체 발광칩 영역을 포위하도록 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
(65) 벽은 적어도 하나의 반도체 발광칩 영역의 주변에 부분적으로 형성된 것을 특징으로 하는 반도체 발광소자의 제조방법.
본 개시에 따른 반도체 발광소자에 의하면, 복수의 발광부를 가지는 반도체 발광소자에서 복수의 발광부 간의 전기적 절연의 신뢰성이 향상된다.
또한, 복수의 발광부를 연결한 소자에서 발광부들 간의 간격을 좁게하는 구조에서 전기적 절연의 신뢰성 향상에 좋다.
또한, 기판 위에 추가의 공정 없이 콤팩트하게 플립칩 형태의 발광부와 ESD 보호소자가 함께 형성될 수 있다.
본 개시에 따른 반도체 발광소자에 의하면, 반도체 발광소자별로 분리 공정 중 비도전성 반사막에 발생된 크랙의 전파가 차단면에 차단되어 수율이 향상된다.
또한, 반도체 발광소자별로 구분을 위해 소자 사이의 복수의 반도체층이 식각되는 것을 감소하여 발광면적이 증가한다.
또한, 발광면 증가에 따라 제1 전극 및 제2 전극으로 덮이지 않는 면적이 증가할 있고 휘도 향상 효과를 얻을 수 있다.
본 개시에 따른 반도체 발광소자에 의하면, 전극, 식각으로 인한 높이차 등 요철 구조로 인해 비도전성 반사막에 형성되는 비정상 영역에 빛의 진입을 차단하도록 빛흡수 방지막을 형성함으로써, 빛의 손실을 줄여 휘도가 향상된다.
본 개시에 따른 반도체 발광소자에 의하면, 금속 반사막 대신 비도전성 반사막을 사용하여 빛흡수 손실을 줄일 수 있다.
본 개시에 따른 반도체 발광소자, 및 이의 제조방법에 의하면, 개별 반도체 발광소자로의 절단 공정에서 크랙 등 손상이 반도체 발광칩 측으로 전파가 차단되어 반도체 발광소자의 불량이 방지된다.

Claims (14)

  1. 반도체 발광소자에 있어서,
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
    복수의 반도체층과 전기적으로 연결되는 전극;
    적어도 전극의 주변에 구비되는 빛흡수 방지막; 그리고
    복수의 반도체층, 빛흡수 방지막, 및 전극을 덮으며, 활성층으로부터의 빛을 반사하는 비도전성 반사막;으로서, 전극과 전극의 주변 간의 높이차로 인해 전극의 주변에서 반사율이 저하되는 비정상 영역을 가지는 비도전성 반사막;을 포함하며,
    활성층으로부터의 빛이 비정상 영역으로 입사하는 것을 차단하도록, 전극의 횡단면으로 관찰할 때, 전극으로부터 노출된 빛흡수 방지막이 비정상 영역보다 더 길게 형성된 것을 특징으로 하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    비도전성 반사막은:
    분포 브래그 리플렉터(Distributed Bragg Reflector), 및 ODR(Omni-Directional Reflector) 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
  3. 청구항 1에 있어서,
    빛흡수 방지막은 복수의 반도체층과 전극의 사이에 개재되며, 절연성을 가지는 전류차단층(current blocking layer)인 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 3에 있어서,
    빛흡수 방지막과 전극 사이에 개재되며, 제2 반도체층을 덮는 투광성 도전막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  5. 청구항 4에 있어서,
    비도전성 반사막은:
    분포 브래그 리플렉터(Distributed Bragg Reflector), 및 ODR(Omni-Directional Reflector) 중 하나를 포함하며,
    전극의 두께가 0.5㎛ ~ 3.0㎛이고,
    전극의 측면으로부터의 빛흡수 방지막의 길이는 2.0㎛ ~ 10㎛인 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 4에 있어서,
    제2 반도체층, 및 활성층이 식각되어 노출된 제1 반도체층 위에 형성된 추가의 전극;
    비도전성 반사막 위에 형성된 제1 패드 전극, 및 제2 패드 전극;
    비도전성 반사막을 관통하여 제1 패드 전극과 추가의 전극을 전기적으로 연결하는 제1 전기적 연결; 그리고
    비도전성 반사막을 관통하여 제2 패드 전극과 전극을 전기적으로 연결하는 제2 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 6에 있어서,
    전극은 제2 패드 전극의 아래에서 제1 패드 전극의 아래로 뻗는 가지 전극을 포함하고,
    빛흡수 방지막은 제2 반도체층과 가지 전극의 사이에 개재되며, 가지 전극 주변에 형성된 비정상 영역에 대응하여, 가지 전극을 따라 뻗은 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 7에 있어서,
    추가의 전극은 제1 반도체층 위에서, 제1 패드 전극의 아래에서 제2 패드 전극의 아래로 뻗는 추가의 가지 전극을 포함하며,
    식각된 제2 반도체층, 및 활성층에 인접하여 비도전성 반사막에 형성된 추가의 비정상 영역에 대응하도록 추가의 가지 전극을 따라 뻗은 추가의 빛흡수 방지막을 포함하는 것을 특징으로 하는 반도체 발광소자.
  9. 청구항 1에 있어서,
    전극은 제2 반도체층 및 활성층이 식각되어 노출된 제1 반도체층 위에 구비되며,
    빛흡수 방지막은 제1 반도체층과 전극의 사이에 개재된 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 1에 있어서,
    전극은 제2 반도체층 및 활성층이 식각되어 노출된 제1 반도체층 위에 구비되며,
    비도전성 반사막은 제2 반도체층 및 제1 반도체층을 덮고, 식각으로 인한 높이차로 인해 비정상 영역이 발생하며,
    빛흡수 방지막은 식각되어 노출된 제2 반도체층의 측면, 활성층의 측면, 및 제1 반도체층 위에 형성된 것을 특징으로 하는 반도체 발광소자.
  11. 청구항 1에 있어서,
    복수의 반도체층과 전극의 사이에 개재된 전류차단층; 그리고
    전류차단층과 전극 사이에 개재되며, 제2 반도체층을 덮는 투광성 도전막;을 포함하며,
    빛흡수 방지막은 투광성 도전막과 비도전성 반사막 사이에 형성된 것을 특징으로 하는 반도체 발광소자.
  12. 청구항 1에 있어서,
    빛흡수 방지막의 끝은 쐐기(wedge) 형상을 가지는 것을 특징으로 하는 반도체 발광소자.
  13. 청구항 1에 있어서,
    전극의 측면은 빛흡수 방지막에 대해 경사면인 것을 특징으로 하는 반도체 발광소자.
  14. 청구항 1에 있어서,
    전극은 제2 반도체층 및 활성층이 식각되어 노출된 제1 반도체층 위에 구비되며, 식각된 제2 반도체층, 및 활성층의 면은 전극이 위치하는 노출된 제1 반도체층에 대해 경사를 이루도록 형성되며,
    비도전성 반사막은 제2 반도체층 및 제1 반도체층을 덮고, 경사를 이루는 식각된 제2 반도체층, 및 활성층의 면을 따라 형성된 것을 특징으로 하는 반도체 발광소자.
PCT/KR2015/005582 2014-06-03 2015-06-03 반도체 발광소자 및 이의 제조방법 WO2015186972A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201580029434.7A CN106415859B (zh) 2014-06-03 2015-06-03 半导体发光元件及其制造方法
US15/316,125 US10032960B2 (en) 2014-06-03 2015-06-03 Semiconductor light emitting device of a flip chip and method for manufacturing same

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
KR1020140067575A KR101588825B1 (ko) 2014-06-03 2014-06-03 반도체 발광소자
KR10-2014-0067575 2014-06-03
KR1020140140892A KR20160046010A (ko) 2014-10-17 2014-10-17 반도체 발광소자
KR10-2014-0140892 2014-10-17
KR1020140140891A KR20160046009A (ko) 2014-10-17 2014-10-17 반도체 발광소자
KR10-2014-0140891 2014-10-17
KR10-2015-0008036 2015-01-16
KR1020150008036A KR101609763B1 (ko) 2015-01-16 2015-01-16 반도체 발광소자
KR10-2015-0032927 2015-03-10
KR1020150032927A KR101697961B1 (ko) 2015-03-10 2015-03-10 반도체 발광소자, 및 이의 제조방법

Publications (1)

Publication Number Publication Date
WO2015186972A1 true WO2015186972A1 (ko) 2015-12-10

Family

ID=54766991

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/005582 WO2015186972A1 (ko) 2014-06-03 2015-06-03 반도체 발광소자 및 이의 제조방법

Country Status (3)

Country Link
US (1) US10032960B2 (ko)
CN (1) CN106415859B (ko)
WO (1) WO2015186972A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663734B (zh) * 2014-06-10 2019-06-14 世迈克琉明有限公司 半导体发光元件
DE102014116512A1 (de) * 2014-11-12 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Vorrichtung mit einem optoelektronischen Halbleiterbauelement
KR102641239B1 (ko) * 2015-07-10 2024-02-29 서울바이오시스 주식회사 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
WO2018106030A1 (ko) * 2016-12-06 2018-06-14 엘지이노텍 주식회사 발광소자
TWI778010B (zh) * 2017-01-26 2022-09-21 晶元光電股份有限公司 發光元件
US10873311B2 (en) * 2017-02-15 2020-12-22 Skyworks Solutions, Inc. Acoustic resonators with reduced loss characteristics and methods of manufacturing same
KR102382037B1 (ko) * 2017-05-04 2022-04-04 서울바이오시스 주식회사 고 신뢰성의 발광 다이오드
KR102420917B1 (ko) * 2018-01-16 2022-07-15 엘지전자 주식회사 반도체 발광 소자를 이용한 차량용 램프
CN111656542B (zh) * 2018-07-05 2023-06-13 世迈克琉明有限公司 半导体发光元件及其制造方法
DE102018117018A1 (de) 2018-07-13 2020-01-16 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einer silberhaltigen stromaufweitungsstruktur und optoelektronische vorrichtung
TWI706537B (zh) * 2019-05-28 2020-10-01 友達光電股份有限公司 自發光元件及發光裝置的製造方法
CN113345993B (zh) * 2021-05-31 2022-11-22 厦门市三安光电科技有限公司 一种发光二极管及其制备方法
US20230122492A1 (en) * 2021-10-14 2023-04-20 Lumileds Llc Narrowband reflector for micro-led arrays

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110107665A (ko) * 2010-03-25 2011-10-04 엘지이노텍 주식회사 발광 다이오드 및 이를 포함하는 발광 소자 패키지
KR101182189B1 (ko) * 2011-03-03 2012-09-12 주식회사 세미콘라이트 3족 질화물 반도체 발광소자
KR101226706B1 (ko) * 2012-01-13 2013-01-25 주식회사 세미콘라이트 반도체 발광소자
KR20140031664A (ko) * 2012-09-05 2014-03-13 주식회사 세미콘라이트 반도체 발광소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862453B1 (ko) * 2004-11-23 2008-10-08 삼성전기주식회사 ＧａＮ 계 화합물 반도체 발광소자
JP5179766B2 (ja) * 2007-03-08 2013-04-10 スタンレー電気株式会社 半導体発光装置およびその製造方法
KR100960280B1 (ko) * 2008-12-02 2010-06-04 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR20120024489A (ko) * 2010-09-01 2012-03-14 삼성엘이디 주식회사 반도체 발광다이오드 칩, 발광장치 및 그 제조방법
KR101209163B1 (ko) * 2011-04-19 2012-12-06 주식회사 세미콘라이트 반도체 발광소자
WO2013105834A1 (ko) 2012-01-13 2013-07-18 주식회사 세미콘라이트 반도체 발광소자
CN103975451B (zh) 2012-07-18 2016-10-12 世迈克琉明有限公司 制造半导体发光器件的方法
EP2851969B1 (en) * 2013-04-30 2019-07-17 Semicon Light Co. Ltd. Semiconductor light emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110107665A (ko) * 2010-03-25 2011-10-04 엘지이노텍 주식회사 발광 다이오드 및 이를 포함하는 발광 소자 패키지
KR101182189B1 (ko) * 2011-03-03 2012-09-12 주식회사 세미콘라이트 3족 질화물 반도체 발광소자
KR101226706B1 (ko) * 2012-01-13 2013-01-25 주식회사 세미콘라이트 반도체 발광소자
KR20140031664A (ko) * 2012-09-05 2014-03-13 주식회사 세미콘라이트 반도체 발광소자

Also Published As

Publication number Publication date
US20170125641A1 (en) 2017-05-04
CN106415859B (zh) 2018-09-25
US10032960B2 (en) 2018-07-24
CN106415859A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
WO2015186972A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2017119743A1 (ko) 반도체 발광소자
WO2018117382A1 (ko) 고 신뢰성 발광 다이오드
WO2015190817A1 (ko) 반도체 발광소자
WO2015053595A1 (ko) 반도체 발광소자
WO2016182248A1 (ko) 발광 소자
WO2014014298A1 (ko) 반도체 발광소자의 제조 방법
WO2019124843A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2014014299A2 (ko) 반도체 발광소자
WO2015156588A1 (ko) 발광소자 및 조명시스템
WO2019088763A1 (ko) 반도체 소자
WO2017034356A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2015122694A1 (ko) 반도체 발광소자
WO2021133124A1 (ko) Led 디스플레이 장치
WO2018106030A9 (ko) 발광소자
WO2021118139A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2017135763A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2020013563A1 (ko) 발광 소자 및 이의 제조 방법
WO2014088322A1 (ko) 반도체 발광소자 및 이를 제조하는 방법
WO2017078368A1 (ko) 자외선 발광 소자 및 그것을 제조하는 방법
WO2017034212A1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
WO2021040162A1 (ko) 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2016159744A1 (ko) 반도체 발광소자
WO2020071810A1 (ko) 발광 소자
WO2017010705A1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15803658

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15316125

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15803658

Country of ref document: EP

Kind code of ref document: A1