KR20140004315A - 표면 실장용 발광 다이오드 모듈 및 이의 제조방법. - Google Patents

표면 실장용 발광 다이오드 모듈 및 이의 제조방법. Download PDF

Info

Publication number
KR20140004315A
KR20140004315A KR20120071576A KR20120071576A KR20140004315A KR 20140004315 A KR20140004315 A KR 20140004315A KR 20120071576 A KR20120071576 A KR 20120071576A KR 20120071576 A KR20120071576 A KR 20120071576A KR 20140004315 A KR20140004315 A KR 20140004315A
Authority
KR
South Korea
Prior art keywords
layer
reflective
pad
semiconductor layer
conductive
Prior art date
Application number
KR20120071576A
Other languages
English (en)
Other versions
KR101740531B1 (ko
Inventor
채종현
장종민
노원영
서대웅
강민우
이준섭
김현아
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120071576A priority Critical patent/KR101740531B1/ko
Priority to PCT/KR2013/005557 priority patent/WO2014007479A1/en
Priority to CN201380035713.5A priority patent/CN104471728B/zh
Priority to CN201710610869.1A priority patent/CN107275456B/zh
Publication of KR20140004315A publication Critical patent/KR20140004315A/ko
Priority to US14/588,878 priority patent/US9343644B2/en
Priority to US14/752,413 priority patent/US9461212B2/en
Priority to US15/271,026 priority patent/US9793441B2/en
Priority to US15/377,731 priority patent/US9831401B2/en
Application granted granted Critical
Publication of KR101740531B1 publication Critical patent/KR101740531B1/ko
Priority to US15/823,325 priority patent/US10217912B2/en
Priority to US16/266,717 priority patent/US10516083B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/3316—Random layout, i.e. layout with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

반사 금속층이 소정의 측면각을 가지고, 그 상부에 형성되는 도전성 장벽층의 균열을 방지할 수 있는 발광 다이오드가 개시된다. 또한, 발광 다이오드를 이용한 발광 다이오드 모듈이 개시된다. 제2 반도체층과 전기적으로 연결되는 반사 패턴은 제1 절연층의 패터닝을 통해 일부 개방된다. 따라서, 일부 개방된 제1 패드 영역을 통해 제1 패드가 형성된다. 또한, 제1 반도체층과 전기적으로 연결된 도전성 반사층은 제2 절연층의 패턴닝을 통해 형성된 제2 패드 영역을 형성한다. 제2 패드 영역 상에는 제2 패드가 형성된다.

Description

표면 실장용 발광 다이오드 모듈 및 이의 제조방법. {Light Emitting Diode Module for Surface Mount Technology and Method of manufacturing the same}
본 발명은 발광다이오드에 관한 것으로, 더욱 자세하게는 표면 실장용 발광 다이오드 모듈 및 그 제조방법에 관한 것이다.
발광 다이오드는 n형 반도체층, p형 반도체층 및 상기 n형 및 p형 반도체층들 사이에 위치하는 활성층을 구비하는 소자로서, 상기 n형 및 p형 반도체층들에 순방향 전계가 인가되었을 때 상기 활성층 내로 전자와 정공이 주입되고, 상기 활성층 내로 주입된 전자와 정공이 재결합하면서 광을 방출한다.
이러한 발광다이오드를 다수개 구비한 발광다이오드 모듈이 미국 공개 특허 제2011-0127568호에 개시된다. 상기 발광다이오드 모듈은 표면 실장용으로서, p 패드와 n 패드가 발광다이오드의 상부면에 형성된다. 그러나, p 패드는 절연막에 의해 노출된 p-GaN의 전체면에 전기적으로 접속할 수 있어 전류 집중이 발생될 수 있는 단점이 있다.
또한, 발광 다이오드는 칩의 형태에 따라 반사층이 포함되기도 한다. 즉, 플립칩 타입의 경우, 기판을 관통하여 광이 배출되는 특징을 가진다. 따라서, 기판 상에 반도체층이 형성된 후, 반도체층 또는 전류확산층의 상부에 금속 재질의 반사층이 도입되고, 반사층으로부터 광이 반사된다. 또한, 반사층 상부에는 장벽층이 구비된다. 장벽층은 반사층을 형성하는 금속의 확산을 방지하기 위해 구비된다.
도 1은 종래 기술에 따라 반사층 및 장벽층이 도입된 발광 다이오드를 도시한 이미지이다.
p형 반도체층(10) 상에 반사층(20)이 형성된다. 반사층(20)의 경우, 전자빔 증착법에 의해 수행된다. 따라서, 전자빔에 의해 방향성을 가지는 금속 이온 또는 원자가 진입하는 각도에 따라 반사층(20)의 형상은 결정될 수 있다. 특히, 반사층(20)의 측면 부위는 p형 반도체층(10)으로부터 실직적으로 수직한 프로파일을 가지지 못하고, p형 반도체층(10)의 표면으로부터 소정의 각도를 가지고 형성된다. 특히, Ag 등으로 반사층(20)을 형성하는 경우, 고유의 확산계수(diffusivity)로 인해 수직한 프로파일을 가지기 힘들다. 따라서, 타겟으로부터 진행되는 금속 이온 또는 원자의 진행방향에 대한 기판의 각도의 조절 등을 통해 수직에 가까운 프로파일을 형성하고자 하는 것이 일반적이다.
또한, 반사층(20) 상부에는 장벽층(30)이 도입된다. 상기 도 1에서 장벽층(30)은 2종류의 금속층이 교대로 형성된 구조를 취한다. 장벽층(30)은 반사층(20)을 구성하는 금속 원자의 확산 현상을 방지하기 위해 구비된다. 예컨대, Ti와 TiW의 교대로 적층된 구조가 형성된다. 또는 2종류의 금속층이 아닌 단일 종류의 금속층을 반복하여 형성하는 구조도 가능하다.
다만, 장벽층(30)의 형성시에 적층되는 장벽층(30)을 구성하는 금속의 확산계수, 열팽창 계수 등의 다양한 원인으로 인해 장벽층(30)의 구조가 자발적으로 파괴되거나, 균열이 발생되는 현상이 발생된다. 이는 하부의 반사층(20)의 프로파일이 수직에 가까울수록 심화된다.
상기 도 1에서는 Ag로 구성된 반사층(20) 상부에 제1 장벽층(31)으로 Ti가 사용되고, 제2 장벽층(32)으로 TiW가 사용된다. P형 반도체층(10)의 표면과 반사층(20)의 측면 부위의 각도는 45도를 상회한다. 높은 경사도를 가진 프로파일 상에 장벽층(30)이 증착된다. 증착 공정은 스퍼터링을 이용함이 일반적이다.
경사진 프로파일을 따라, 제1 장벽층(31)과 제2 장벽층(32)이 교대로 적층된다. 다만, 적층의 횟수가 증가하고, 장벽층(30)의 두께가 증가할수록 반사층(20)의 측면 경사 부위에서는 장벽층(30)의 균열이 발생한다. 이는 2종류의 금속을 교대로 적층하는 구조에서 심화되며, 반사층(20)의 측면 프로파일의 경사진 각도가 클수록 심화된다. 상기 도 1에서는 이런 현상에 따른 균열부(40)가 나타난다.
도 2는 상기 도 1의 균열부를 도시한 단면도이다.
도 2를 참조하면, 반사층(20)의 측면에 제1 장벽층(31)과 제2 장벽층(32)이 교대로 형성될수록 측면에서의 제1 장벽층(31) 또는 제2 장벽층(32)의 두께는 감소하고, 측면으로 제1 장벽층(31)과 제2 장벽층(32)의 증착이 생략되는 현상이 발생된다. 따라서, 동일한 재질의 장벽층(30)이 불연속되는 부위가 나타난다. 이는 장벽층(30)의 균열로 나타난다. 장벽층(30)의 균열은 반사층(20)을 구성하는 금속 원자의 확산을 유발한다. 따라서, 이후에 형성되는 전극 등에서 이질적인 금속의 유입을 통해 전기적 특성이 저하된다.
상술한 상기 도 1 및 도 2에 개시된 균열부의 발생의 원인은 다양한 형태로 접근 가능하다 할 것이다.
예컨대, 반사층(20)의 상부 표면 근처에서는 비교적 큰 두께로 장벽층(30)이 형성될 수 있으나, 측면에서는 얇은 두께로 형성된다. 이러한 현상이 심화되면, 제1 장벽층(31) 또는 제2 장벽층(32)의 불연속 부위가 나타난다.
또한, 2종의 금속물의 증착과정에서 각각이 가지는 열팽창 계수의 차이로 인해 특정의 장벽층에서 균열이 발생될 수 있다. 제1 장벽층(31) 또는 제2 장벽층(32)에서 발생된 균열은 이후의 증착 공정에서 치유되지 않으며, 증착 공정의 진행에 따라 균열 현상은 심화되는 특성을 가진다. 이는 상기 도 1에서 균열부(40)의 상부로 갈수록 균열 또는 불연속이 심화되는 것을 통해 알 수 있다.
이와 같이 다양한 원인의 추측이 가능한 장벽층의 균열 현상은 발광 다이오드의 특성에 부정적인 영향을 미친다. 예컨대, 반사층으로부터 금속 원자의 확산이 발생되어, 전기적 특성이 저하되는 문제가 발생될 수 있다. 또한, 발광 다이오드는 다수의 막질들의 적층구조이므로, 장벽층의 균열은 발광 다이오드의 사용환경에 따라 심화된다. 이는 발광 다이오드의 신뢰성에 치명적인 영향을 미친다.
또한, 이를 이용하여 표면 실장용 발광 다이오드 모듈이 제작될 경우, 장벽층의 균열 등으로 인해 패드로부터 공급되는 전류는 국부적인 집중현상이 발생된다. 예컨대, p-GaN층에 국부적으로 전류가 집중되어 휘도를 상승시키기 위해 높은 전압 또는 전류가 인가되더라도, 휘도가 감소하는 현상이 발생된다.
또한, 본 발명이 해결하고자 하는 제1 과제는 전류 집중이 완화된 발광 다이오드 모듈을 제공하는데 있다.
또한, 본 발명이 해결하고자 하는 제2 과제는 상기 제2 과제의 달성을 위해 사용되는 발광 다이오드 모듈의 제조방법을 제공하는데 있다.
상기 제1 과제를 이루기 위한 본 발명은, 기판 상에 형성된 제1 반도체층, 활성층, 제2 반도체층 및 반사 패턴을 가지고, 제1 반도체층을 노출하는 메사 영역이 형성된 발광 다이오드; 상기 제1 반도체층의 표면 일부를 노출하는 상기 메사 영역 상에 형성되고, 상기 반사 패턴 상에 패턴화된 형태로 형성되어 제1 패드 영역을 형성하는 제1 절연층; 상기 제1 절연층 및 상기 메사 영역에서 노출된 제1 반도체층 상에 형성된 도전성 반사층; 상기 도전성 반사층 상에 형성되고, 상기 도전성 반사층의 일부를 노출하는 제2 패드 영역을 형성하는 제2 절연층; 상기 제1 패드 영역 상에 형성된 제1 패드; 및 상기 제2 패드 영역 상에 형성된 제2 패드를 포함하는 발광 다이오드 모듈을 제공한다.
또한, 상기 제2 과제를 이루기 위한 본 발명은, 기판 상에 제1 반도체층, 활성층, 제2 반도체층 및 반사 패턴이 형성된 구조물에 제1 절연층을 도포하고, 상기 반사 패턴의 일부가 노출된 제1 패드 영역을 형성하고, 메사 영역 상의 상기 제1 반도체층을 노출시키는 단계; 상기 제1 절연층 상에 도전성 반사층을 형성하여, 상기 도전성 반사층을 상기 노출된 제1 반도체층과 전기적으로 연결시키고, 상기 제1 패드 영역은 오픈된 상태로 유지시키는 단계; 상기 도전성 반사층 상에 제2 절연층을 도포하여 상기 제1 패드 영역의 상기 반사 패턴을 노출시키고, 상기 제1 반도체층과 전기적으로 연결된 상기 도전성 반사층의 일부를 노출시키는 제2 패드 영역을 형성하는 단계; 및 상기 제1 패드 영역 상에 제1 패드를 형성하고, 상기 제2 패드 영역 상에 제2 패드를 형성하는 단계를 포함하는 발광 다이오드 모듈의 제조방법을 제공한다.
본 발명에 따르면, 발광 다이오드 모듈의 제조과정에서 패드들은 패턴화된 패드 영역 상에 형성된다. 이를 통해 국부적인 전류의 집중현상은 방지될 수 있다. 또한, 도전성 반사층과 패드들 사이에 구비된 반사 장벽층을 통해 금속물의 확산은 방지된다. 예컨대, 도전성 반사층을 구성하는 금속이 제2 패드로 이동하여 제2 패드의 저항률을 상승시키는 현상은 방지된다. 또한, 제2 반도체층은 제1 패드와 전기적으로 연결된다. 각각의 패드 상부에는 패드 장벽층이 형성된다. 패드 장벽층은 본딩 또는 솔더링 과정에서 발생되는 금속물의 확산을 방지하여 제1 패드 또는 제2 패드가 높은 도전율을 가지고, 외부와의 전기적 접촉의 달성을 달성하게 한다.
또한, 본 발명에서는 발광 다이오드 칩 상에 형광체층을 구비하고, 형광체층은 복수개의 형광체층들로 구성될 수 있다. 따라서, 적어도 1회 이상의 파장변환을 통해 색좌표의 보정동작이 가능하며, 형광체 농도 등의 조절을 통해 색좌표 보정을 단순화할 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래 기술에 따라 반사층 및 장벽층이 도입된 발광 다이오드를 도시한 이미지이다.
도 2는 상기 도 1의 균열부를 도시한 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 4 내지 도 8은 본 발명의 제1 실시예에 따라 상기 도 3의 발광 다이오드의 형성방법을 설명하기 위한 단면도들이다.
도 9 내지 도 18은 본 발명의 제2 실시예에 따라 상기 도 3의 발광 다이오드를 이용한 발광 다이오드 모듈의 제조방법을 설명하기 위한 평면도들 및 단면도들이다.
도 19는 본 발명의 제3 실시예에 따른 발광 다이오드 패키지를 나타낸 단면도이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 아래쪽, 하(부), 하면 등의 의미로 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다.
본 실시예들에서 "제1", "제2", 또는 "제3"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
또한, 본 명세서에서 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
제1 실시예
도 3은 본 발명의 제1 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 3을 참조하면, 기판(100) 상에 제1 반도체층(110), 활성층(120), 제2 반도체층(130) 및 반사 패턴(140)이 형성된다.
상기 기판(100)은 제1 반도체층(110)의 성장을 유도할 수 있는 구조를 가진다면, 여하한 재질이라도 가능할 것이다. 따라서, 상기 기판(100)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3) 또는 실리콘일 수 있다. 구체적으로 상기 기판(100)은 사파이어 기판일 수 있다.
또한, 상기 기판(100)은 표면처리가 되지 않은 기판일 수 있으며, 패턴화된 기판일 수 있다. 또한, 상기 기판은 표면이 나방눈 구조를 가진 형태일 수 있다. 예컨대, 상기 기판은 대략 반구형으로 돌출된 돌출부가 형성되고, 돌출부 상에는 뾰쪽한 침상의 구조가 치밀하게 배치된 형태가 제공될 수 있다.
또한, 상기 기판(100) 상에는 제1 반도체층(110)이 구비된다. 제1 반도체층(110)은 n형의 도전형을 가짐이 바람직하다.
또한, 상기 제1 반도체층(110) 상에 형성되는 활성층(120)은 우물층과 장벽층이 적층된 단일 양자 우물 구조이거나, 우물층과 장벽층이 교대로 적층된 다중 양자 우물 구조일 수 있다.
활성층(120) 상에는 제2 반도체층(130)이 구비된다. 제2 반도체층(130)은 p형의 도전형을 가짐이 바람직하다.
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 Si, GaN, AlN, InGaN 또는 AlInGaN을 포함할 수 있다. 만일, 제1 반도체층(110)이 GaN을 포함하는 경우, 활성층(120) 및 제2 반도체층(130)도 GaN을 포함함이 바람직하다. 다만, 제2 반도체층(130)의 경우, 제1 반도체층(110)과 상보적인 도전형을 가지므로, 제1 반도체층(110)과 다른 도판트가 도입된다. 즉, 제1 반도체층(110)에 도우너(donor) 기능을 가지는 도판트가 도입된다면, 제2 반도체층(130)에는 억셉터(acceptor) 기능을 가지는 도판트가 도입된다. 또한, 활성층(120)에는 장벽층과 우물층의 형성을 위해 밴드갭 엔지니어링이 수행되는 물질이 포함됨이 바람직하다.
상기 제2 반도체층(130) 상에는 반사 패턴(140)이 형성된다.
반사 패턴(140)은 반사 금속층(142) 및 도전성 장벽층(144)을 가진다. 또한, 실시의 형태에 따라서, 반사 금속층(142) 하부에는 오믹 접합층(미도시)이 형성될 수 있으며, 반사 금속층(142)과 도전성 장벽층(144) 사이에는 응력 완화층(미도시)이 추가적으로 형성될 수 있다.
오믹 접합층은 반사 금속층(142)과 제2 반도체층(130)의 오믹 접합을 달성할 수 있는 물질이라면 어느 것이나 가능할 것이다. 따라서, 상기 오믹 접합층은 Ni 또는 Pt를 포함하는 금속물을 포함할 수 있으며, ITO 또는 ZnO 등의 도전성 산화물을 포함할 수 있다. 다만, 상기 오믹 접합층은 실시의 형태에 따라 생략될 수 있다.
상기 오믹 접합층 상에는 반사 금속층(142)이 형성된다. 상기 반사 금속층(142)은 활성층(120)에서 형성된 광을 반사한다. 따라서 도전성을 가지면서 광에 대한 높은 반사도를 가진 물질로 선택된다. 상기 반사 금속층(142)은 Ag, Ag합금, Al 또는 Al합금을 가진다.
또한, 상기 반사 금속층(142) 상에는 응력 완화층이 형성될 수 있다. 상기 응력 완화층의 열팽창계수는 도전성 장벽층(144)의 열팽창계수 이상이고, 반사 금속층(142)의 열팽창계수 이하의 값을 가짐이 바람직하다. 이를 통해 반사 금속층(142)과 도전성 장벽층(144)이 가지는 열팽창계수의 차이에 의해 발생되는 응력은 완화될 수 있다. 따라서, 상기 응력 완화층의 재질은 반사 금속층(142)과 도전성 장벽층(144)의 재질의 선택에 따라 달리 선택된다.
다만, 상기 오믹 접합층 또는 응력 완화층의 실시의 형태에 따라 생략될 수 있다.
또한, 반사 금속층(142)과 하부의 제2 반도체층(130)의 평면이 이루는 각도 α는 5도 내지 45도 이하임이 바람직하다. 만일, 반사 금속층(142)의 측면이 이루는 각도 α가 5도 미만이면, 반사 금속층(142)의 충분한 두께를 확보하기 곤란하며, α가 45도를 상회하면 상부에 형성되는 도전성 장벽층(144)의 측면 프로파일에서 균열이 발생한다. 만일, 오믹 접합층이 도입되는 경우, 오믹 접합층 및 반사 금속층(142)의 측면이 형성하는 경사각도 상술한 각도의 범위 내에 포함되어야 할 것이다.
상기 반사 금속층(142) 또는 응력 완화층(143) 상에는 도전성 장벽층(144)이 형성된다. 예컨대, 응력 완화층이 생략된 경우, 도전성 장벽층(144)은 반사 금속층(142) 상에 형성되고, 응력 완화층이 형성된 경우, 도전성 장벽층(144)은 응력 완화층 상에 형성된다. 상기 도전성 장벽층(144)은 적어도 반사 금속층(142)의 측면을 감싸고, 응력 완화층의 상부와 측면을 감싸면서 형성된다. 따라서, 반사 금속층(142)을 구성하는 금속 원자 또는 이온의 확산은 방지된다. 또한, 도전성 장벽층(144)과 반사 금속층(142)의 열팽창계수의 차이에서 발생되는 응력은 응력 완화층에서 흡수될 수 있다. 특히, 상기 도전성 장벽층(144)의 두께는 하부의 반사 금속층 또는 응력 완화층의 표면 상태에 따라 달리 설정될 수 있다. 예컨대, 반사 금속층(142)의 상부 표면 상에 형성되는 도전성 장벽층(144)의 두께를 t1이라 하고, 반사 금속층(142)의 측면 상에 형성되는 도전성 장벽층(144)의 두께를 t2라 하며, 제2 반도체층(130) 표면 상에 형성되는 도전성 장벽층(144)의 두께를 t3이라 한다면, t1>t3>t2의 관계가 설정됨이 바람직하다.
또한, 상기 도전성 장벽층(144)은 반사 금속층(142) 또는 응력 완화층을 완전히 차폐하고, 제2 반도체층(130)의 표면까지 신장되어 형성된다.
또한, 상기 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo을 포함하는 경우, 상기 응력 완화층은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 상기 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 Cr, Pt, Rh, Pd 또는 Ni인 경우, 상기 응력 완화층은 Ag 또는 Cu의 단일층이거나, Ni, Au, Cu 또는 Ag의 복합층일 수 있다.
또한, 상기 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo을 포함하는 경우, 상기 응력 완화층은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 상기 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 Cr 또는 Ni인 경우, 상기 응력 완화층은 Cu, Cr, Rh, Pd, TiW, Ti의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.
또한, 상기 도전성 장벽층(144)은 제2 반도체층(130)의 표면을 도포한다.
도 4 내지 도 8은 본 발명의 제1 실시예에 따라 상기 도 3의 발광 다이오드의 형성방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 기판(100) 상에 제1 반도체층(110), 활성층(120) 및 제2 반도체층(130)이 순차적으로 형성된다.
상기 기판(100)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3) 또는 실리콘을 가질 수 있다. 구체적으로 상기 기판(100)은 사파이어 기판일 수 있다. 또한, 상기 기판(100)은 패턴화된 기판 또는 표면이 나방눈 구조를 가진 기판일 수 있다.
또한, 상기 기판(100) 상에는 제1 반도체층(110)이 구비된다. 제1 반도체층(110)은 n형의 도전형을 가짐이 바람직하다.
또한, 상기 제1 반도체층(110) 상에 형성되는 활성층(120)은 우물층과 장벽층이 적층된 단일 양자 우물 구조이거나, 우물층과 장벽층이 교대로 적층된 다중 양자 우물 구조일 수 있다.
활성층(120) 상에는 제2 반도체층(130)이 구비된다. 제2 반도체층(130)은 p형의 도전형을 가짐이 바람직하다.
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 재질 및 구성은 상기 도 3에서 설명된 바와 동일하다. 따라서, 이를 원용한다.
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 에피텍셜 성장을 통해 형성된다. 따라서, MOCVD 공정을 통해 (110), 활성층(120), 제2 반도체층(130)이 형성됨이 바람직하다.
도 5를 참조하면, 통상의 식각 공정에 따라 활성층(120) 및 제2 반도체층(130)의 일부가 제거된다. 이를 통해 제1 반도체층(110)의 일부가 노출된다. 식각 공정을 통해 제1 반도체층(110)의 상부 표면이 노출되고, 활성층(120) 및 제2 반도체층(130)의 측면이 노출된다. 따라서, 상기 식각을 통해 활성층(120) 및 제2 반도체층(130)의 일부가 제거된 트렌치가 형성될 수 있으며, 홀이 형성될 수 있다. 즉, 상기 도 5의 제2 반도체층(130) 표면으로부터 제1 반도체층(110) 표면까지 식각된 메사 영역(150)은 트렌치 형태의 스트라이프 타입을 가질 수 있으며, 홀 타입일 수 있다.
또한, 메사 영역이 스트라이프 타입의 경우, 제1 반도체층(110) 표면으로부터 수직 프로파일 또는 경사진 프로파일을 가질 수 있겠으나, 제1 반도체층(110) 표면으로부터 20도 내지 70도의 각도로 기울어진 경사진 프로파일을 가짐이 바람직하다. 또한, 메사 영역(150)이 대략 원형의 홀 타입인 경우, 제1 반도체층(110) 표면으로부터 수직 프로파일 또는 경사진 프로파일을 가질 수 있겠으나, 제1 반도체층(110) 표면으로부터 20도 내지 70도의 각도로 기울어진 경사진 프로파일을 가짐이 바람직하다. 만일, 프로파일이 20도 미만이면, 메사 영역(150)은 상부로 갈수록 간격이 매우 넓어진다. 따라서, 발광구조상 발생되는 광의 집중도가 저하되는 문제가 발생한다. 또한, 프로파일이 70도를 상회하는 경우, 메사 영역(150)은 수직에 가까운 프로파일을 가진다. 따라서, 발생되는 광을 막질들의 측벽에서 반사하는 효과가 미미해진다.
도 6을 참조하면, 메사 영역의 저면을 형성하고, 노출된 제1 반도체층(110) 상에 포토레지스트 패턴(160)이 형성된다. 상기 포토레지스트 패턴(160)은 제1 반도체층(110)의 표면으로부터 수직한 프로파일을 가질 수 있으며, 실시의 형태에 따라 저면의 폭이 상면의 폭보다 좁은 오버행 구조로 형성될 수 있다. 상기 포토레지스트 패턴(160)은 네거티브 타입임이 바람직하다. 따라서, 노광된 부위는 가교결합되는 특성을 가진다. 오버행 구조의 형성을 위해 포토레지스트 패턴(160)은 소정의 기울기를 가진 상태로 노광됨이 바람직하다. 오버행 구조인 경우, 포토레지스트 패턴(160) 사이의 저면들 사이의 이격거리가 상면들 사이의 이격거리에 비해 1um 이상이 되도록 설정됨이 바람직하다.
또한, 상기 포토레지스트 패턴(160)은 제2 반도체층(130)의 표면 일부를 덮는 형태로 제공됨이 바람직하다. 따라서, 제2 반도체층(130)의 상부 표면의 일부는 포토레지스트 패턴(160)에 의해 차폐된 형태를 유지할 수 있다.
도 7을 참조하면, 제2 반도체층(130) 상에 반사 금속층(142) 및 도전성 장벽층(144)이 순차적으로 적층되어 반사 패턴(140)이 형성된다. 또한, 실시의 형태에 따라 반사 금속층(142) 하부에는 오믹 접합층(141)이 형성될 수 있으며, 반사 금속층(142)과 도전성 장벽층(144) 사이에는 응력 완화층(143)이 추가적으로 형성될 수 있다.
상기 반사 금속층(142)은 Al, Al합금, Ag 또는 Ag합금을 포함한다. 반사 금속층(142)은 통상의 금속물 증착법을 통해 형성될 수 있다. 다만, 제2 반도체층(130) 표면 상으로 대부분의 금속 원자 또는 이온이 수직한 방향으로 이동될 수 있는 전자빔 증착법(e-beam evaporation)이 사용됨이 바람직하다. 이를 통해 금속 원자 또는 이온은 포토레지스트 패턴(160) 사이의 이격 공간 내로 이방성의 특성을 가지며 진입하여 반사 금속층(142)이 형성될 수 있다.
상기 반사 금속층(142)의 두께는 100nm 내지 1um임이 바람직하다. 반사 금속층(142)의 두께가 100nm 미만이면, 활성층(120)에서 형성된 광의 반사가 원활하지 못하는 문제가 발생된다. 또한, 반사 금속층(142)의 두께가 1um 를 상회하면, 과도한 공정시간으로 인한 공정상의 손실이 발생된다.
필요에 따라서는 반사 금속층(142)의 형성 이전에 오믹 접합층(141)이 형성될 수 있다. 상기 오믹 접합층(141)은 Ni, Pt, ITO 또는 ZnO를 포함할 수 있다. 또한, 상기 오믹 접합층(141)의 두께는 0.1nm 내지 20nm로 설정됨이 바람직하다. 오믹 접합층(141)의 두께가 0.1nm 미만이면, 매우 얇은 박막으로 인해 충분한 오믹 특성을 확보할 수 없다. 또한, 두께가 20nm 를 상회하면, 광의 투과량이 감소하여 상부의 반사 금속층(142)에서 반사되는 광량이 감소하는 문제가 발생된다.
반사 금속층(142) 상부에는 응력 완화층(143)이 형성된다.
응력 완화층(143)은 통상의 금속 증착법을 통하여 형성될 수 있다. 다만, 증착 공정에서 높은 방향성을 가지는 전자빔 증착법이 사용됨이 바람직하다. 즉, 전자빔에 의해 증발되는 금속 원자 또는 이온은 방향성을 가지고, 포토레지스트 패턴(160) 사이의 이격공간 내부에서 이방성을 가지며, 금속 막질로 형성될 수 있다. 또한, 응력 완화층(143)은 상기 반사 금속층(142)보다 낮은 열팽창계수를 가지며, 도 3의 도전성 장벽층(144)보다 높은 열팽창계수를 가진다. 따라서, 응력 완화층(143)의 재질은 반사 금속층(142)과 도전성 장벽층(144)의 재질의 선택에 따라 달리 선택될 수 있다.
반사 금속층(142) 및 응력 완화층(143)이 전자빔 증착법에 의해 형성되는 경우, 반사 금속층(142)의 측면 또는 응력 완화층(143)의 측면이 노출될 수 있다. 또한, 이방성 증착에 의해 포토레지스트 패턴(160) 상부의 개방된 영역에 상응하는 반사 금속층(142) 및 응력 완화층(143)이 형성된다.
또한, 전자빔 증착법에 의할 경우, 응력 완화층(143)의 측면 프로파일을 따라 상부의 층들이 형성된다. 다만, 하부에 형성된 층을 상부에 형성된 층이 덮거나 차폐하는 형태로 제공된다. 전자빔 증착법에 의해 형성된 응력 완화층(143) 또는 반사 금속층(142)으로 구성된 구조물의 측면 각도 α는 5도 내지 45도의 경사각을 가짐이 바람직하다.
또한, 상기 도 7에서는 반사 금속층(142) 및 응력 완화층(143)의 형성과정에서 금속물이 포토레지스트 패턴(160) 상부에 형성된 것이 생략된 상태이다.
계속해서, 포토레지스트 패턴(160)의 개방된 영역을 통해 도전성 장벽층(144)이 형성된다.
상기 도전성 장벽층(144)은 W, TiW, Mo, Cr, Ni, Pt, Rh, Pd 또는 Ti를 포함한다. 특히, 상기 도전성 장벽층(144)을 구성하는 물질은 반사 금속층(142) 및 응력 완화층(143)의 물질의 선택에 따라 변경가능해진다.
상기 도전성 장벽층(144)은 응력 완화층(143) 상에 형성되며, 반사 금속층(142) 또는 응력 완화층(143)의 측면을 차폐한다. 따라서, 반사 금속층(142)을 구성하는 금속이 측면 확산을 통해 제2 반도체층(130)으로 확산되는 현상은 방지된다. 도전성 장벽층(144)의 형성은 통상의 금속 증착 공정을 통해 실현된다. 다만, 상기 도전성 장벽층(144)은 등방성 증착을 통해 형성됨이 바람직하다. 이는 도전성 장벽층(144)이 응력 완화층(143) 및 반사 금속층(142)의 측면을 감싸는 구성을 가지기 때문이다. 예컨대, 상기 도전성 장벽층(144)은 스퍼터링을 통해 형성될 수 있다.
또한, 상기 도전성 장벽층(144)은 특정의 금속을 선택하여 100nm 이상의 단일층으로 형성될 수 있다. 또한, 상기 도전성 장벽층(144)은 2 이상 금속물이 번갈아가며 선택되고, 각각의 층의 두께는 20nm 이상으로 설정될 수도 있다. 예컨대, 상기 도전성 장벽층(144)은 50nm 두께를 가지는 TiW와 50nm 두께를 가지는 Ni층 또는 Ti층이 교대로 증착되어 형성될 수 있다.
특히, 상기 도전성 장벽층(144)은 하부 막질의 상태 또는 경사도에 따라 다른 두께를 가지며, 제2 반도체층(130) 상부까지 신장되어 형성된다. 하부 막질의 측면 경사도 α가 45도 이하의 각도를 가지므로, 급격한 경사도에 따른 도전성 장벽층(144)의 균열 현상은 방지된다.
또한, 상기 도전성 장벽층(144) 상에는 이후의 물질과의 안정적인 접촉을 위해 Ni/Au/Ti 층이 추가로 형성될 수 있다.
전술한 바대로, 응력 완화층(143)의 재질은 반사 금속층(142) 및 도전성 장벽층(144)의 재질에 따라 선택된다. 이는 응력 완화층(143)의 열팽창계수가 도전성 장벽층(144)보다 높고, 반사 금속층(142)보다 낮은 값을 가지기 때문이다. 따라서, 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo를 포함하는 경우, 상기 응력 완화층(143)은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 Ti, Cr, Pt, Rh, Pd 또는 Ni을 포함하는 경우, 상기 응력 완화층(143)은 Ag 또는 Cu의 단일층이거나 Ni, Au, Cu 또는 Ag의 복합층일 수 있다. 또한, 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo를 포함하는 경우, 상기 응력 완화층(143)은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 Pt 또는 Ni을 포함하는 경우, 상기 응력 완화층(143)은 Cu, Cr, Rh, Pd, TiW 또는 Ti 의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.
도 8을 참조하면, 포토레지스트 패턴(160)은 제거된다. 따라서, 하부의 제1 반도체층(130) 및 상부의 반사 패턴(140)이 노출된다. 또한, 포토레지스트 패턴(160)의 제거를 통해 메사 영역(150)이 노출된다. 이는 상기 도 3에 설명된 바와 동일하다.
상술한 과정을 통해 제2 반도체층(130) 상에 반사 패턴(140)이 형성된다. 반사 패턴(140)은 반사 금속층(142), 응력 완화층(143) 및 도전성 장벽층(144)을 포함한다. 응력 완화층(143)은 반사 금속층(142)보다 작은 열팽창계수를 가지고, 도전성 장벽층(143)보다 큰 열팽창계수를 가진다. 따라서, 반사 금속층(142)과 도전성 장벽층(144)의 열팽창계수의 차이에 의해 발생되는 응력은 응력 완화층(143)에서 흡수된다.
또한, 반사 금속층(142) 또는 응력 완화층(143) 상에 형성된 도전성 장벽층(144)은 하부 막질의 형태 및 종류에 따라 다른 두께를 가진다. 예컨대, 반사 금속층(142) 또는 응력 완화층(143)의 표면 상부에 형성되는 도전성 장벽층(144)의 두께 t1은 제2 반도체층(130)의 표면 상에 형성된 도전성 장벽층(144)의 두께 t3보다 높은 값을 가진다. 또한, 두께 t3은 반사 금속층(142) 또는 응력 완화층(143)의 측면 상에 형성된 도전성 장벽층(144)의 두께 t2보다 높은 값을 가진다.
이러한 두께의 차이는 오버행 구조의 포토레지스트 패턴이 형성된 상태에서 등방성 증착을 수행한 결과이다. 즉, 포토레지스트 패턴에 의해 오픈된 영역인 반사 금속층(142) 또는 응력 완화층(144)의 상부 표면 상에는 증착이 상대적으로 가장 많이 수행되며, 제2 반도체층(130) 표면 상에도 평면 구조이므로 상대적으로 많은 증착이 수행될 수 있다. 반면, 반사 금속층(142) 또는 응력 완화층(143)의 측면은 소정의 경사도를 가지고, 증착되는 금속이 측벽에 부착되어야 하는 한계를 가지므로 상대적으로 낮은 증착이 수행된다.
또한, 반사 금속층(142) 또는 응력 완화층(143)의 측면 경사각 α는 5도 내지 45도의 각도를 형성한다. 필요한 각도의 형성은 전자빔 증착 공정시 기판의 각도의 조절을 통해 수행될 수 있다. 즉, 진행이 예측되는 금속 이온 또는 입자의 가상의 진행 방향에 일정한 각도로 기판을 배향함을 통해 반사 금속층(142) 또는 응력 완화층(143)의 측면 경사각α의 조절은 수행될 수 있다. 측면 경사각의 설정을 통해 이후에 형성되는 도전성 장벽층(144)의 균열 현상은 방지된다.
제2 실시예
도 9 내지 도 18은 본 발명의 제2 실시예에 따라 발광 다이오드 모듈의 제조방법을 설명하기 위한 평면도들 및 단면도들이다.
도 9 및 도 10을 참조하면, 도 9의 평면상에서 A-A' 방향으로 절단한 단면이 상기 도 10에 도시된다.
즉, 기판(100) 상에 제1 반도체층(110), 활성층(120) 및 제2 반도체층(130)을 순차적으로 적층하고, 식각을 통해 메사 영역(150)을 형성한다. 메사 영역(150)을 통해 제1 반도체층(110)의 표면 일부는 노출된다. 또한, 상기 제1 실시예에서 도시된 바대로 제2 반도체층(130) 상에 반사 패턴(140)이 형성된다.
다만, 본 실시예의 도면들에서 설명의 편의를 위해 반사 패턴(140)은 과장되게 도시된다. 과장되게 도시된 반사 패턴(140)은 제1 실시예에 따라 형성된 반사 패턴(140)이다. 그러나, 이에 한정되는 것은 아니며 다른 방법을 사용하여서도 상기 반사 패턴(140)을 형성할 수도 있다.
또한, 상기 기판(100)은 표면처리가 되지 않은 기판일 수 있으며, 패턴화된 기판일 수 있다. 또한, 상기 기판은 표면이 나방눈 구조를 가진 형태일 수 있다. 예컨대, 상기 기판은 그 표면 상에 뾰쪽한 침상의 구조(100a)가 치밀하게 배치된 형태이거나, 대략 반구형으로 돌출된 돌출부가 형성되고 돌출부 상에 뾰쪽한 침상의 구조가 치밀하게 배치된 형태가 제공될 수 있다.
도 11 및 도 12를 참조하면, 도 9의 구조물 상에 제1 절연층(200)이 형성된다. 상기 제1 절연층(200)은 투명 재질의 부도체임이 바람직하다. 따라서, 실리콘 산화물 등이 제1 절연층(200)으로 이용될 수 있다. 제1 절연층(200)은 통상의 포토레지스트 공정 등을 통해 패터닝된다. 패터닝을 통해 메사 영역(150)의 제1 반도체층(110)은 노출되고, 반사 패턴(140)의 일부도 노출된다. 노출된 반사 패턴(140)과 반사 패턴(140)의 일부를 차폐하는 제1 절연층(200)이 형성된 영역은 제1 패드 영역(205)이라 명명한다.
이는 상기 도 11의 평면도를 A1-A1' 방향으로 절단한 단면도 및 B1-B1' 방향으로 절단한 단면도로, 도 12에서 명확해진다.
먼저, A1-A1' 방향의 단면도를 살펴보면, 제1 절연층(200)은 반사 패턴(140) 상에 패턴화된 형상으로 제공되어, 반사 패턴(140)의 일부를 노출한다. 또한, 메사 영역(150)에서 제1 절연층(200)은 오픈되어 제1 반도체층(110)이 노출된다. 특히, 제1 패드 영역(205)에서 제1 절연층(200)에 의해 개방되는 반사 패턴(140)은 도시된 바와 같이 홀(200a) 형태로 제공될 수 있다. 그러나, 이에 한정되지 않고 제1 패드 영역(205)에서 제1 절연층(200)에 의해 개방되는 반사 패턴(140)은 스트라이프 형태를 가질 수도 있다.
또한, B1-B1' 방향의 단면도를 살펴보면, 제1 절연층(200)은 반사 패턴(140)을 완전히 차폐한다. 반면, 메사 영역(150)에서는 제1 반도체층(110)이 노출된다.
도 13 및 도 14를 참조하면, 도전성 반사층(210)이 형성된다.
도 13을 참조하면, 도전성 반사층(210)은 상기 도 11의 구조물 전면에 도포되며, 개구부(210a)를 구비한다. 상기 개구부(210a) 내에 제1 패드 영역(205)이 노출된다. 또한, 상기 도전성 반사층(210)은 메사 영역(150) 내에서도 형성되고, 제1 반도체층(110)과 전기적으로 연결된다.
도 14를 참조하면, 상기 도 13의 평면도를 A2-A2' 방향으로 절단한 단면도 및 도 13의 평면도를 B2-B2' 라인을 따라 절단한 단면도가 개시된다.
먼저, A2-A2' 라인을 따라 절단한 단면도를 살펴보면, 제1 절연층(200)과 노출된 제1 반도체층(110) 상에 도전성 반사층(210)이 형성된다.
따라서, 상기 도전성 반사층(210)은 제1 패드 영역(205)을 제외한 전면에 도포되며, 메사 영역(150)에서 노출된 제1 반도체층(110) 상에 형성되어 제1 반도체층(110)과 전기적으로 연결된다.
상기 도전성 반사층(210)은 도전성 재질로 형성된다. 상기 도전성 반사층(210)은 Al을 포함할 수 있다. 따라서, 제1 반도체층(110)과 도전성 반사층(210)은 전기적으로 연결되며, 반사 패턴(140)은 제1 절연층(200)에 의해 도전성 반사층(210)과 전기적으로 절연된다.
또한, 도전성 반사층(210) 상부에는 반사 장벽층(미도시)이 형성될 수 있다. 상기 반사 장벽층은 도전성 반사층(210)을 구성하는 금속물의 확산을 방지한다. 상기 반사 장벽층은 Ni, Cr 또는 Au의 단일층이거나, 이들의 복합층일 수 있다. 상기 반사 장벽층은 Ti/Al/Ti/Ni/Au의 복합층임이 바람직하다. 또한, 상기 도전성 반사층(210) 하부에는 접착층(미도시)이 더 구비될 수 있다. 상기 접착층은 Ti, Cr 또는 Ni을 포함할 수 있다.
상기 도전성 반사층(210)의 형성은 도전성 반사층(210)의 적층과 패터닝을 통한 식각을 통해 수행될 수 있다. 이외에 상기 도전성 반사층(210) 은 리프트 오프 공정을 통해 형성될 수 있다. 즉, 반사 패턴(140)이 일부 노출된 제1 패드 영역(205) 상에 포토레지스트를 도포하고, 통상의 증착 공정을 통해 도전성 반사층(210)을 형성한다. 이후에 제1 패드 영역(205) 상의 포토레지스트를 제거하면, 제1 패드 영역(205)을 노출시키는 도전성 반사층(210)이 형성된다.
도 15 및 도 16을 참조하면, 상기 도 13의 구조물 상에 제2 절연층(220)이 형성된다.
먼저, 도 15의 평면도를 참조하면, 제2 절연층(220)은 제1 홀들(220a)과 제2 홀들(220b)을 구비한다. 상기 제1 홀들(220a)은 제1 패드 영역(205)에 형성되고, 제2 홀들(220b)에 의해 하부의 제2 패드 영역(225)이 정의된다.. 상기 제2 패드 영역(225) 내의 제2 홀들(220b)을 통해 도전성 반사층(210)의 일부는 노출된다. 만일, 도전성 반사층(210) 상부에 반사 장벽층이 형성되는 경우, 상기 제2 패드 영역(225) 내의 제2 홀들(220b)을 통해 반사 장벽층의 일부가 노출될 수 있다.
상기 도 15에서 제1 홀들(220a)의 개수는 제2 홀들(220b)의 개수 이상임이 바람직하다. 이는 제1 홀들(220a)에 의해 노출되는 반사 패턴(140)을 통한 전류 확산을 용이하게 하기 위한 것이다. 통상 제2 반도체층(130)은 p타입의 반도체층이므로 전류의 인가 동작시, p타입 반도체층에 대한 전류의 분배가 문제된다. 따라서, 제1 홀들(220a)의 갯수를 제2 홀들(220b)의 갯수 이상으로 설정하여 제2 반도체층(130)으로 전류의 분배가 원활이 이루어지도록 할 수 있다.
이는 도 16의 단면도를 통해 명확하게 설명될 수 있다.
상기 도 16은 상기 도 15의 평면도를 A3-A3' 라인, B3-B3' 라인 및 C-C' 라인을 따라 절단한 단면도들이다.
A3-A3' 라인은 제1 패드 영역(205)을 가로지르며, 이를 따라 절단된 단면도에서 제2 절연층(220)은 도전성 반사층(210) 상부에 형성된다. 만일, 도전성 반사층(210) 상부에 반사 장벽층이 형성되는 경우, 상기 제2 절연층(220)은 반사 장벽층 상에 형성됨이 바람직하다. 상기 제2 절연층(220)은 제1 패드 영역(205) 내에서 제1 홀들(220a)을 갖고, 메사 영역(150) 상에도 형성된다. 또한, 상기 제2 절연층(220)은 제1 패드 영역(205) 상에 형성된 제1 절연층(200) 상부에 형성될 수 있다. 다만, 실시의 형태에 따라 제2 절연층(220)은 제1 패드 영역(205) 상의 제1 절연층(200) 상부의 형성이 생략될 수 있다.
또한, B3-B3' 라인은 제2 패드 영역(225)을 가로지르며, 이를 따라 절단된 단면도에서 제2 절연층(220)은 메사 영역(150) 상의 도전성 반사층(210) 상에 형성된다. 또한, 메사 영역(150)을 제외한 반사 패턴(140) 상부에 형성된 도전성 반사층(210)의 일부를 노출하는 형태로 형성된다. 즉, 반사 패턴(140) 상부의 도전성 반사층(210)에는 제2 절연층(220)이 패턴화된 형태로 제공된다. 따라서, 도전성 반사층(210)은 일부 노출되며, 이를 제2 패드 영역(225)이라 정의한다. 필요에 따라서, 도전성 반사층(210)의 일부 노출은 메사 영역(150)에 대해서도 수행될 수 있다. 또한, 제2 패드 영역(225)을 형성하는 제2 절연층(220)은 제2 홀들(220b)의 형태로 도전성 반사층(210)을 노출시킬 수 있으며, 스트라이프 타입으로 도전성 반사층(210)을 노출시킬 수 있다.
또한, C-C' 라인은 제1 패드 영역(205) 및 제2 패드 영역(225)을 가로지르며, 이를 따라 절단된 단면도에서 제2 절연층(220)은 도전성 반사층(210) 상에 형성된다. 제1 패드 영역(205)에서는 하부의 반사 패턴(140)의 일부를 노출시키며, 제1 패드 영역(205)과 제2 패드 영역(225) 사이의 이격 공간 상에서는 도전성 반사층(210)을 차폐한다. 또한, 제2 패드 영역(225)에서 제2 절연층(220)은 패턴화된 형태로 제공되어, 하부의 도전성 반사층(210)을 노출한다.
상기 제2 절연층(220)은 절연성 재질이라면 어느 것이나 가능할 것이다. 따라서, 산화물계 절연물, 질화물계 절연물, 고분자 계열인 폴리이미드(polyimide), 테프론(Teflon) 또는 파릴렌(parylene) 등이 사용가능하다 할 것이다.
도 17 및 도 18을 참조하면, 도 15의 구조물 상에 제1 패드(230) 및 제2 패드(240)가 형성된다. 상기 제1 패드(230)는 상기 도 15 및 도 16에서 제1 패드 영역(205)에서 노출된 반사 패턴(140)과 전기적으로 연결된다. 따라서, 제1 패드(230)와 제2 반도체층(130)은 전기적으로 연결된다. 이는 제2 반도체층(130)이 제1 패드(240)를 통해 외부의 전원 또는 전력 공급선과 전기적으로 연결됨을 의미한다.
또한, 상기 제2 패드(240)는 상기 도 15 및 도 16에서 제2 패드 영역(225)의 노출된 도전성 반사층(140)과 전기적으로 연결된다. 따라서, 제2 패드(240)와 제1 반도체층(110)은 전기적으로 연결된다. 이는 제1 반도체층(110)이 제2 패드(240)를 통해 외부의 전원 또는 전력 공급선과 전기적으로 연결됨을 의미한다.
또한, 상기 제2 반도체층(130)과 전기적으로 연결되는 제1 패드(230)의 면적은 제1 반도체층(110)과 전기적으로 연결되는 제2 패드(240)의 면적보다 크게 설정됨이 바람직하다. 제2 반도체층(130)의 경우, p타입의 반도체층인 경우가 대부분이며, p타입을 통한 열의 방출이 문제가 될 수 있다. 따라서, 제2 패드(240)가 인쇄회로기판 등에 접촉되는 면적이 제1 패드(230)보다 넓을수록 열의 방출은 원활하게 이루어질 수 있다.
상기 제1 패드(230) 및 제2 패드(240)는 Ti, Cr 또는 Ni을 포함하는 층과 Al, Cu, Ag 또는 Au의 2중층 구조로 형성될 수 있다. 또한, 제1 패드(230) 및 제2 패드(240)는 포토레지스트의 패터닝 및 패터닝된 이격 공간 사이를 금속물로 증착한 다음, 이를 제거하는 리프트-오프 공정을 이용하여 형성될 수 있다. 또한, 이중층 또는 단일층의 금속막을 형성한 다음, 통상의 포토리소그래피 공정을 통한 패턴을 형성하고, 이를 식각 마스크로 이용한 건식 식각 또는 습식 식각을 통해 형성될 수 있다. 다만, 건식 식각 및 습식 식각 시의 에천트는 식각되는 금속물의 재질에 따라 달리 설정될 수 있다.
또한, 상기 제1 패드(230) 또는 제2 패드(240) 상부에는 도전성 재질의 패드 장벽층(미도시)이 형성될 수 있다. 패드 장벽층은 패드들(230, 240)에 대한 본딩 또는 솔더링 작업시 발생할 수 있는 금속의 확산을 방지하기 위해 구비된다. 예컨대, 본딩 또는 솔더링 작업시, 본딩 금속 또는 솔더링 재질에 포함된 주석 원자 등이 패드(230, 240)로 확산하여 패드의 저항률을 증가시키는 현상은 방지된다. 이를 위해 상기 패드 장벽층은 Cr, Ni, Ti W, TiW, Mo, Pt 또는 이들의 복합층으로 구성될 수 있다.
도 18은 상기 도 17의 평면도를 A4-A4' 라인을 따라 절단한 단면도, B4-B4' 라인을 따라 절단한 단면도 및 C1-C1' 라인을 따라 절단한 단면도를 개시한다.
먼저, A4-A4' 라인은 제1 패드(230)를 가로지르며, 이를 따라 절단된 단면도를 참조하면, 제1 패드(230)는 제1 패드 영역을 차폐하고, 반사 패턴(140)과 전기적으로 연결된다. 따라서, 제2 반도체층(130)과 제1 패드(230)는 전기적으로 연결된다. 또한, 제1 패드(230)는 메사 영역(150) 내에서도 형성될 수 있다.
또한, B4-B4' 라인은 제2 패드(240)를 가로지르며, 이를 따라 절단된 단면도를 참조하면, 제2 패드(240)는 제2 패드 영역 상부에 형성된다. 제2 패드 영역에서 패터닝된 제2 절연층(220)을 통해 도전성 반사층(210)이 일부 노출된 상태이므로, 제2 패드 영역을 매립화는 제2 패드(240)는 도전성 반사층(210)과 전기적으로 연결된다. 상기 도전성 반사층(210)은 메사 영역(150) 내에서 제1 반도체층(110)과 전기적으로 연결되므로, 제1 반도체층(110)은 제2 패드(240)와 전기적으로 연결된다.
또한, C1-C1' 라인은 제1 패드(230) 및 제2 패드(240)를 가로지르며, 이를 따라 절단된 단면도를 참조하면, 기판(100) 상에 메사 식각을 통해 형성된 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 기판(100) 표면에 대해 소정의 경사각을 가진다. 또한, 측벽으로는 제1 절연층(200), 도전성 반사층(210) 및 제2 절연층(220)이 순차적으로 적층된다.
제1 패드 영역에서는 제1 절연층(200) 또는 제2 절연층(220)이 패턴화된 형태로 형성되고, 반사 패턴(140)의 일부를 오픈한다. 또한, 제1 패드 영역 상에는 제1 패드(230)가 형성된다. 상기 제1 패드(230)는 제2 절연층(220)에 의해 다른 패드인 제2 패드(240)와 분리된다. 따라서, 제1 패드(230)는 반사 패턴(140)을 통해 제2 반도체층(130)과 전기적으로 연결된다.
또한, 제2 패드 영역에서는 제2 절연층(220)이 패턴화된 형태로 형성되고, 제2 패드(240)에 의해 오픈된 영역에서는 도전성 반사층(210)이 오픈된다. 따라서, 제2 패드(240)는 도전성 반사층(210)과 연결된다. 상기 도전성 반사층(210)은 메사 영역(150)에서 제1 반도체층(110)과 연결된다. 따라서, 제2 패드(240)는 제1 반도체층(110)과 전기적으로 연결된다.
또한, 제1 패드 영역에서 패턴화된 제1 절연층(200) 또는 제2 절연층(220)에 의해 오픈되는 반사 패턴(140)의 면적은 제2 패드 영역에서 패턴화된 제2 절연층(220)에 의해 오픈되는 도전성 반사층(210)의 면적을 상회한다. 이는 제1 패드(230)에 전기적으로 연결되는 반사 패턴(140)이 제2 반도체층(130)과 연결되고, 제2 패드(240)에 전기적으로 연결되는 도전성 반사층(210)이 제1 반도체층(110)과 연결되는데 기인한다. 통상, 제2 반도체층(130)은 p타입의 도전형을 가진다. 또한, 제1 반도체층(110)은 n타입의 도전형을 가진다. p타입의 반도체층에서 홀의 이동도는 n타입의 반도체층의 전자의 이동도보다 낮은 값을 가진다. 따라서, 전극을 통한 전류의 공급 채널은 n타입보다 p타입이 넓은 것이 바람직하다.
또한, 제2 반도체층(110)에 연결된 반사 패턴(140) 상부에 형성되는 패턴화된 제1 절연층(200) 또는 제2 절연층(220)은 전류의 국부적인 집중현상을 방지한다. 이는 고전압 또는 고전력의 상황에서, 패드를 통하여 직접 전류가 공급되는 현상을 배제하고, 제1 절연층(200) 또는 제2 절연층(220)이 패턴화된 상태에서 절연층은 상부의 제1 패드(230)로부터 공급되는 전류를 일부 스크린하고, 절연층 사이의 이격공간으로 분배한다. 이를 통해 제2 반도체층(130)에는 균일한 전류가 공급된다.
또한, 측면에 형성된 제1 절연층(200)은 활성층(120)에서 생성된 광의 반사판으로 기능한다. 예컨대, 활성층(120)에서 형성된 광의 파장이 λ인 경우, 상기 제1 절연층(200)의 두께는 λ/4의 정수배가 됨이 바람직하다. 이를 통해 제1 절연층(200) 표면에서 광의 반사가 수행될 수 있으며, 보강간섭이 일어날 수 있다.
예컨대, 활성층(120)에서 형성되는 광의 파장이 450nm 의 중심 대역을 가지는 경우, 상기 제1 절연층(200)의 두께는 8000Å 내지 9000 Å으로 설정됨이 바람직하다. 또한, 제2 절연층(220)의 두께는 제1 절연층(200)의 두께보다 작은 값을 가짐이 바람직하다.
또한, 플립칩 타입으로 인쇄회로기판 상에 적용되는 경우, 쏘잉 또는 레이저 컷팅 공정을 통해 상기 기판(100)의 측면은 요철 구조를 가짐이 바람직하다. 측면에 요철구조를 가지는 기판(100)을 통해 활성층(120)에서 형성된 광은 외부로 용이하게 방출된다.
상술한 과정을 통해 형성된 발광 다이오드 모듈에서 패드들은 패턴화된 패드 영역 상에 형성된다. 이를 통해 국부적인 전류의 집중현상은 방지될 수 있다. 또한, 도전성 반사층(210)과 패드들 사이에 구비된 반사 장벽층을 통해 금속물의 확산은 방지된다. 예컨대, 도전성 반사층(210)을 구성하는 금속이 제2 패드(240)로 이동하여 제2 패드(240)의 저항률을 상승시키는 현상은 방지된다. 또한, 제2 반도체층(130)은 제1 패드(230)와 전기적으로 연결된다. 각각의 패드 상부에는 패드 장벽층이 형성된다. 패드 장벽층은 본딩 또는 솔더링 과정에서 발생되는 금속물의 확산을 방지하여 제1 패드(230) 또는 제2 패드(240)가 높은 도전율을 가지고, 외부와의 전기적 접촉의 달성을 달성하게 한다.
제3 실시예
도 19는 본 발명의 제3 실시예에 따른 발광 다이오드 패키지를 나타낸 단면도이다.
도 19를 참조하면, 도 17 및 도 18을 참조하여 설명된 최종 결과물을 단위 모듈 별로 분리한 후, 단위 모듈의 측면과 배면 상에 형광체층(300)을 형성한다. 상기 형광체층(300)을 형성하는 것은, 분리된 다수 개의 단위 모듈을 기판(100)이 상부를 향하도록 다시 배열한 후 그 상부에 형광액을 도포한다. 이 때, 상기 형광액은 상기 모듈의 측면에도 도포될 수 있다. 이 후, 상기 형광액을 경화시키고 다시 모듈별로 분리한다.
한편, 패키지 기판(400)이 제공된다. 상기 패키지 기판(400) 상에 서로 이격하는 제1 본딩 패드(430) 및 제2 본딩 패드(440)가 위치할 수 있다. 상기 본딩 패드들(430, 440) 상에 상기 본딩 패드들(430, 440)의 상부 일부 영역을 노출시키는 개구부를 갖는 솔더 레지스트층(420)이 배치될 수 있다.
상기 형광체층(300)을 갖는 모듈을 상기 패키지 기판(400) 상에 배치한다. 이 후, 상기 모듈의 제1 패드(230)와 제2 패드(240)를 상기 제1 본딩 패드(430)와 제2 본딩 패드(440)에 도전성 접착제(430, 450)을 사용하여 전기적으로 연결한다.
또한, 본 실시예에서 상기 형광체층(300)은 활성층(120)에서 생성된 광을 흡수하여 다른 파장의 광을 형성하며, 단일층 또는 복수층으로 형성될 수 있다. 예컨대, 파장 변환의 특성을 가지는 형광체층(300)은 제1 형광체층(미도시) 및 제2 형광체층(미도시)의 적층구조로 형성될 수 있다. 예컨대, 제1 형광체층이 규칙적인 요철 형상을 가지고, 제2 형광체층이 제1 형광체층의 홈을 매립하는 양상으로 형성될 수 있다.
또한, 형광체층(300)이 복수의 파장 변환 특성을 가지는 경우, 제1 형광체층과 제2 형광체층은 다른 재질일 수 있으며, 동일 종류의 형광체로 그 농도가 상이할 수 있다.
상기 형광체층(300)은 코팅되거나, 몰딩 수지를 디스펜서를 이용하여 형성될 수 있다. 이외에도 스프레잉, 몰딩, 프린팅 또는 진공 상태에서의 필링 등을 통하여 형성될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
100 : 기판 110 : 제1 반도체층
120 : 활성층 130 : 제2 반도체층
140 : 반사 패턴 141 : 오믹 접합층
142 : 반사 금속층 143 : 응력 완화층
144 : 도전성 장벽층 150 : 메사 영역
200 : 제1 절연층 210 : 도전성 반사층
220 : 제2 절연층 230 : 제1 패드
240 : 제2 패드

Claims (14)

  1. 기판 상에 형성된 제1 반도체층, 활성층, 제2 반도체층 및 반사 패턴을 가지고, 제1 반도체층을 노출하는 메사 영역이 형성된 발광 다이오드;
    상기 제1 반도체층의 표면 일부를 노출하는 상기 메사 영역 상에 형성되고, 상기 반사 패턴 상에 패턴화된 형태로 형성되어 제1 패드 영역을 형성하는 제1 절연층;
    상기 제1 절연층 및 상기 메사 영역에서 노출된 제1 반도체층 상에 형성된 도전성 반사층;
    상기 도전성 반사층 상에 형성되고, 상기 도전성 반사층의 일부를 노출하는 제2 패드 영역을 형성하는 제2 절연층;
    상기 제1 패드 영역 상에 형성된 제1 패드; 및
    상기 제2 패드 영역 상에 형성된 제2 패드를 포함하는 발광 다이오드 모듈.
  2. 제1항에 있어서,
    상기 제1 패드 영역은 상기 패턴화된 제1 절연층을 통해 상기 반사 패턴의 일부를 노출하는 것을 특징으로 하는 발광 다이오드 모듈.
  3. 제2항에 있어서,
    상기 제2 패드 영역은 상기 패턴화된 제2 절연층을 통해 상기 도전성 반사층의 일부를 노출하는 것을 특징으로 하는 발광 다이오드 모듈.
  4. 제3항에 있어서,
    상기 노출되는 반사 패턴의 면적은 상기 노출되는 도전성 반사층의 면적보다 큰 것을 특징으로 하는 발광 다이오드 모듈.
  5. 제3항에 있어서,
    상기 반사 패턴 상에 형성되어 패턴화된 형태로 제공되는 제1 절연층에 형성된 홀의 개수는 상기 도전상 반사층의 일부를 노출하는 제2 절연층의 홀의 개수 이상인 것을 특징으로 하는 발광 다이오드 모듈.
  6. 제3항에 있어서,
    상기 제1 패드의 면적은 상기 제2 패드의 면적보다 큰 것을 특징으로 하는 발광 다이오드 모듈.
  7. 제1항에 있어서,
    상기 제1 절연층의 두께는 상기 활성층에서 형성되는 광의 파장이 λ인 경우, λ/4의 정수배인 것을 특징으로 하는 발광 다이오드 모듈.
  8. 제1항에 있어서,
    상기 반사 패턴은 상기 제2 반도체층 상에 형성되고 광을 반사하는 반사 금속층; 및
    상기 반사 금속층을 차폐하고, 상기 제2 반도체층 상에 연속으로 신장되어 형성된 도전성 장벽층을 포함하는 것을 특징으로 하는 발광 다이오드 모듈.
  9. 제8항에 있어서,
    상기 도전성 장벽층은 하부의 막질에 따라 다른 두께를 가지는 것을 특징으로 하는 발광 다이오드 모듈.
  10. 제8항에 있어서,
    상기 반사 금속층은 상기 제2 반도체층의 표면에 대해 5도 내지 45도의 측면 경사각을 가지는 것을 특징으로 하는 발광 다이오드 모듈.
  11. 기판 상에 제1 반도체층, 활성층, 제2 반도체층 및 반사 패턴이 형성된 구조물에 제1 절연층을 도포하고, 상기 반사 패턴의 일부가 노출된 제1 패드 영역을 형성하고, 메사 영역 상의 상기 제1 반도체층을 노출시키는 단계;
    상기 제1 절연층 상에 도전성 반사층을 형성하여, 상기 도전성 반사층을 상기 노출된 제1 반도체층과 전기적으로 연결시키고, 상기 제1 패드 영역은 오픈된 상태로 유지시키는 단계;
    상기 도전성 반사층 상에 제2 절연층을 도포하여 상기 제1 패드 영역의 상기 반사 패턴을 노출시키고, 상기 제1 반도체층과 전기적으로 연결된 상기 도전성 반사층의 일부를 노출시키는 제2 패드 영역을 형성하는 단계; 및
    상기 제1 패드 영역 상에 제1 패드를 형성하고, 상기 제2 패드 영역 상에 제2 패드를 형성하는 단계를 포함하는 발광 다이오드 모듈의 제조방법.
  12. 제11항에 있어서, 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층 및 상기 반사 패턴이 형성된 구조물은,
    상기 기판 상에 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층을 순차적으로 형성하는 단계;
    상기 제2 반도체층 및 상기 활성층을 식각하여 상기 제1 반도체층의 표면을 노출시키는 메사 영역을 형성하는 단계;
    상기 메사 영역 상에 오버행 구조의 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴들 사이의 이격공간을 통해 노출된 상기 제2 반도체층 표면에 반사 금속층을 형성하는 단계; 및
    상기 반사 금속층 상에 도전성 장벽층을 형성하되, 상기 도전성 장벽층은 상기 반사 금속층 상부 및 상기 제2 반도체층 표면에 걸쳐 연속하여 형성되는 단계를 이용하여 형성되는 것을 특징으로 하는 발광 다이오드 모듈의 제조방법.
  13. 제11항에 있어서, 상기 제1 패드 영역을 통해 노출되는 상기 반사 패턴의 면적은 상기 제2 패드 영역을 통해 노출되는 상기 도전성 반사층의 면적보다 큰 것을 특징으로 하는 발광 다이오드 모듈의 제조방법.
  14. 제11항에 있어서, 상기 발광 다이오드 모듈의 측면에 형성되는 상기 제1 절연층의 두께는 상기 활성층에서 형성되는 광의 파장이 λ인 경우, λ/4의 정수배인 것을 특징으로 하는 발광 다이오드 모듈의 제조방법.
KR1020120071576A 2012-07-02 2012-07-02 표면 실장용 발광 다이오드 모듈 및 이의 제조방법. KR101740531B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020120071576A KR101740531B1 (ko) 2012-07-02 2012-07-02 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
PCT/KR2013/005557 WO2014007479A1 (en) 2012-07-02 2013-06-24 Light emitting diode module for surface mount technology and method of manufacturing the same
CN201380035713.5A CN104471728B (zh) 2012-07-02 2013-06-24 用于表面贴装技术的发光二极管模块及其制备方法
CN201710610869.1A CN107275456B (zh) 2012-07-02 2013-06-24 用于表面贴装技术的发光二极管模块及其制备方法
US14/588,878 US9343644B2 (en) 2012-07-02 2015-01-02 Light emitting diode module for surface mount technology and method of manufacturing the same
US14/752,413 US9461212B2 (en) 2012-07-02 2015-06-26 Light emitting diode module for surface mount technology and method of manufacturing the same
US15/271,026 US9793441B2 (en) 2012-07-02 2016-09-20 Light emitting diode module for surface mount technology and method of manufacturing the same
US15/377,731 US9831401B2 (en) 2012-07-02 2016-12-13 Light emitting diode module for surface mount technology and method of manufacturing the same
US15/823,325 US10217912B2 (en) 2012-07-02 2017-11-27 Light emitting diode module for surface mount technology and method of manufacturing the same
US16/266,717 US10516083B2 (en) 2012-07-02 2019-02-04 Light emitting diode module for surface mount technology and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120071576A KR101740531B1 (ko) 2012-07-02 2012-07-02 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170062914A Division KR101843512B1 (ko) 2017-05-22 2017-05-22 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.

Publications (2)

Publication Number Publication Date
KR20140004315A true KR20140004315A (ko) 2014-01-13
KR101740531B1 KR101740531B1 (ko) 2017-06-08

Family

ID=49882196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120071576A KR101740531B1 (ko) 2012-07-02 2012-07-02 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.

Country Status (4)

Country Link
US (1) US9343644B2 (ko)
KR (1) KR101740531B1 (ko)
CN (2) CN104471728B (ko)
WO (1) WO2014007479A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150145342A (ko) * 2014-06-18 2015-12-30 순천대학교 산학협력단 발광다이오드, 플립칩 패키지 및 그의 제조방법
KR20160001209A (ko) * 2014-06-26 2016-01-06 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
KR20170007117A (ko) * 2015-07-10 2017-01-18 서울바이오시스 주식회사 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
KR20180055971A (ko) * 2016-11-16 2018-05-28 삼성전자주식회사 다층 구조의 반사막을 구비한 반도체 발광 소자

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461212B2 (en) * 2012-07-02 2016-10-04 Seoul Viosys Co., Ltd. Light emitting diode module for surface mount technology and method of manufacturing the same
TWI618268B (zh) 2012-12-07 2018-03-11 晶元光電股份有限公司 發光裝置
KR102282141B1 (ko) * 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자
CN105810787A (zh) * 2014-12-30 2016-07-27 晶能光电（江西）有限公司 一种led芯片及其制备方法
WO2016157850A1 (ja) * 2015-03-30 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光ユニット、発光パネル装置、および発光パネル装置の駆動方法
US10126831B2 (en) * 2015-10-16 2018-11-13 Seoul Viosys Co., Ltd. Compact light emitting diode chip, light emitting device and electronic device including the same
WO2017065545A1 (en) * 2015-10-16 2017-04-20 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device including the same
TWI772253B (zh) 2015-11-13 2022-08-01 晶元光電股份有限公司 發光元件
CN111987208B (zh) * 2015-11-18 2023-07-04 晶元光电股份有限公司 发光元件
KR102611980B1 (ko) * 2016-12-14 2023-12-08 삼성전자주식회사 멀티 컬러를 구현할 수 있는 발광 소자
TWI790984B (zh) * 2017-01-26 2023-01-21 晶元光電股份有限公司 發光元件
US20190364669A1 (en) * 2018-05-25 2019-11-28 Nichia Corporation Method for manufacturing light emitting module
CN109545917B (zh) * 2018-11-30 2020-05-22 扬州乾照光电有限公司 一种四元覆晶式led结构及制作方法
CN111463329B (zh) * 2019-01-18 2021-09-17 北京北方华创微电子装备有限公司 一种led芯片及其制作方法
CN111883624B (zh) * 2020-07-20 2021-11-05 华灿光电(苏州）有限公司 发光二极管芯片及其制备方法
WO2022050510A1 (ko) * 2020-09-04 2022-03-10 주식회사 포톤웨이브 자외선 발광소자 및 이를 포함하는 발광소자 패키지
CN113903838B (zh) * 2021-09-15 2023-02-17 厦门三安光电有限公司 一种发光二极管及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538299B1 (en) * 2000-10-03 2003-03-25 International Business Machines Corporation Silicon-on-insulator (SOI) trench photodiode
KR101095753B1 (ko) * 2002-08-01 2011-12-21 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조 방법과 그것을 이용한 발광장치
JP4330476B2 (ja) * 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
JP4121536B2 (ja) * 2004-09-27 2008-07-23 松下電器産業株式会社 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
JP4450199B2 (ja) * 2004-09-30 2010-04-14 豊田合成株式会社 半導体発光素子
JP4819453B2 (ja) * 2005-09-12 2011-11-24 昭和電工株式会社 窒化ガリウム系半導体発光素子およびその製造方法
US7479663B2 (en) * 2005-09-12 2009-01-20 Showa Denko K.K. Gallium nitride-based semiconductor light emitting device and process for its production
JP2007110090A (ja) * 2005-09-13 2007-04-26 Sony Corp ＧａＮ系半導体発光素子、発光装置、画像表示装置、面状光源装置、及び、液晶表示装置組立体
JP5130730B2 (ja) * 2007-02-01 2013-01-30 日亜化学工業株式会社 半導体発光素子
JP5651288B2 (ja) 2008-03-25 2015-01-07 株式会社東芝 半導体発光素子及びその製造方法
JP5021693B2 (ja) * 2009-04-14 2012-09-12 スタンレー電気株式会社 半導体発光素子
JP5310371B2 (ja) * 2009-08-10 2013-10-09 ソニー株式会社 半導体発光素子及びその製造方法
JP5719110B2 (ja) * 2009-12-25 2015-05-13 日亜化学工業株式会社 発光素子
JP5343040B2 (ja) * 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
JP5333382B2 (ja) * 2010-08-27 2013-11-06 豊田合成株式会社 発光素子
JP5633477B2 (ja) * 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
US20130032810A1 (en) * 2011-08-03 2013-02-07 Bridgelux, Inc. Led on silicon substrate using zinc-sulfide as buffer layer
KR101669641B1 (ko) * 2012-06-28 2016-10-26 서울바이오시스 주식회사 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150145342A (ko) * 2014-06-18 2015-12-30 순천대학교 산학협력단 발광다이오드, 플립칩 패키지 및 그의 제조방법
KR20160001209A (ko) * 2014-06-26 2016-01-06 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
KR20170007117A (ko) * 2015-07-10 2017-01-18 서울바이오시스 주식회사 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
KR20180055971A (ko) * 2016-11-16 2018-05-28 삼성전자주식회사 다층 구조의 반사막을 구비한 반도체 발광 소자
US11908977B2 (en) 2016-11-16 2024-02-20 Samsung Electronics Co., Ltd. Semiconductor light-emitting device including a reflector layer having a multi-layered structure

Also Published As

Publication number Publication date
WO2014007479A1 (en) 2014-01-09
CN104471728B (zh) 2017-08-11
CN104471728A (zh) 2015-03-25
US9343644B2 (en) 2016-05-17
CN107275456A (zh) 2017-10-20
CN107275456B (zh) 2019-04-26
KR101740531B1 (ko) 2017-06-08
US20150108528A1 (en) 2015-04-23

Similar Documents

Publication Publication Date Title
US10516083B2 (en) Light emitting diode module for surface mount technology and method of manufacturing the same
KR101740531B1 (ko) 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
US10672952B2 (en) Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
JP2016105495A (ja) 発光ダイオード及びそれを製造する方法
US10573780B2 (en) Ultraviolet light-emitting device
KR20160016361A (ko) 발광 다이오드 및 그 제조 방법
KR20140121608A (ko) 발광 다이오드의 반사전극, 이를 포함하는 발광 다이오드 칩, 및 이들의 제조방법들
KR101843512B1 (ko) 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
KR101894047B1 (ko) 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
KR102217128B1 (ko) 발광 다이오드 및 그 제조 방법
KR101843508B1 (ko) 응력 완화층을 가지는 발광 다이오드 및 그 형성방법
KR20150037215A (ko) 넓은 지향각을 갖는 발광 소자 및 그 제조 방법
KR20130128747A (ko) 응력 완화층을 가지는 발광 다이오드 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant