CN215578550U - Led芯片结构 - Google Patents

Abstract

本实用新型公开一种LED芯片结构，包括：LED芯片；第一尖端放电结构，位于所述LED芯片上；第二尖端放电结构，位于所述LED芯片上，与所述第一尖端放电结构具有间距；连接导线，位于所述LED芯片上，一端与所述第一尖端放电结构相连接，另一端与所述第二尖端放电结构相连接，以将第一尖端放电结构和第二尖端放电结构电连接。上述LED芯片结构，通过增设尖端放电结构，利用尖端放电和避雷针工作原理，可以将静电荷引流疏散至连接导线中，结构简单，并且可以有效地保护LED芯片工作结构不受静电冲击，从而提升LED芯片品质。

Description

LED芯片结构

技术领域

本实用新型涉及LED芯片技术，尤其涉及一种LED芯片结构。

背景技术

随着LED技术的快速发展以及LED光效的逐步提高，LED的应用将越来越广泛，其凭借体积小、能耗少、亮度高以及热量低的优势，广泛应用于各类显示器上。LED灯的核心组件是LED芯片，其主要功能是把电能转化为光能。LED芯片因其物理特性，对静电释放(Electro-Static discharge，ESD)极其敏感，非常容易受到静电影响。

然而，LED芯片的各种使用环境中，静电无处不在。历久以来，LED芯片因ESD静电击穿而导致的死灯问题居高不下。

实用新型内容

基于此，有必要提供一种LED芯片结构，以解决LED芯片因ESD静电击穿而导致的死灯问题。

为了实现本实用新型的目的，本申请采用如下技术方案：

一种LED芯片结构，包括：LED芯片；第一尖端放电结构，位于所述LED芯片上；第二尖端放电结构，位于所述LED芯片上，与所述第一尖端放电结构具有间距；连接导线，位于所述LED芯片上，一端与所述第一尖端放电结构相连接，另一端与所述第二尖端放电结构相连接，以将所述第一尖端放电结构和所述第二尖端放电结构电连接。

上述LED芯片结构，通过增设尖端放电结构，利用尖端放电和避雷针工作原理，可以将静电荷引流疏散，以保护LED芯片工作结构不受静电冲击，从而提升LED芯片品质。

在其中一个实施例中，所述第一尖端放电结构及所述第二尖端放电结构均为锥形金属结构；所述连接导线的材料包括金属线和/或透明导电材料。

在其中一个实施例中，所述连接导线的长度不小于100μm。

在其中一个实施例中，所述LED芯片包括第一电极、第二电极及绝缘层，所述第一电极及所述第二电极自所述绝缘层的下方贯穿所述绝缘层并延伸至所述绝缘层的上表面；所述第一尖端放电结构位于所述绝缘层的上表面，且位于所述第一电极附近，并与所述第一电极具有第一间距；所述第二尖端放电结构位于所述绝缘层的上表面，且位于所述第二电极附近，并与所述第二电极具有第二间距。

在其中一个实施例中，LED芯片结构还包括切割道，所述切割道环绕所述LED芯片；所述连接导线自所述第一尖端放电结构延伸至所述切割道，并沿所述切割道向远离所述第二尖端放电结构的方向延伸后绕过所述第一电极及所述第二电极与所述第二尖端放电结构相连接。

在其中一个实施例中，所述LED芯片还包括衬底、从衬底上表面开始从下至上依次叠置的第一半导体层、发光层、第二半导体层及透明电极层，所述透明电极层、所述第二半导体层及所述发光层内形成有缺口，所述缺口暴露出所述第一半导体层；所述第一半导体层与所述第二半导体具有不同的导电类型；所述绝缘层位于所述透明电极层的上表面及裸露的所述第一半导体层的上表面；所述第一电极位于裸露的所述第一半导体层的上表面，所述第二电极位于所述第二半导体层的上表面。

在其中一个实施例中，第一尖端放电结构位于第一半导体层上方，且与第一半导体层通过绝缘层电隔离，第二尖端放电结构位于第二半导体层上方，且与第二半导体层通过绝缘层电隔离。

在其中一个实施例中，所述第一半导体层包括N型半导体层，所述第二半导体层包括P型半导体层，所述第一电极包括N电极，所述第二电极包括P电极。

在其中一个实施例中，所述第一间距包括1μm～100μm；所述第二间距包括1μm～100μm。

在其中一个实施例中，LED芯片包括正装芯片、倒装芯片或垂直芯片。

上述LED芯片，通过将尖端放电结构设置于第一电极和第二电极附近，可以提高对静电的疏散效率；同时，尖端放电结构与第一电极和第二电极保持一定的间距，可以防止尖端放电结构与电极之间的误触而引发的短路问题。此外，通过将连接导线环绕芯片结构进行设置，可以在尽可能地增加导线长度，增加电阻，提高连接导线对静电的消耗能力。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。

图1为本申请一实施例中一种LED芯片结构的俯视图。

图2为本申请一实施例中一种LED芯片结构的截面结构示意图。

图3为本申请一实施例中一种正装LED芯片结构的俯视图。

图4为本申请另一实施例中一种正装LED芯片结构的俯视图。

图5为本申请一实施例中一种倒装LED芯片结构的俯视图。

图6为图5所示倒装LED芯片结构的侧视图。

图7为本申请另一实施例中一种倒装LED芯片结构的俯视图。

图8为图7所示倒装LED芯片结构的侧视图。

图9为本申请又一实施例中一种倒装LED芯片结构的俯视图。

图10为图9所示倒装LED芯片结构的侧视图。

图11为本申请又一实施例中一种倒装LED芯片结构的俯视图。

图12为图11所示倒装LED芯片结构的侧视图。

附图标号说明：11、LED芯片；111、第一电极；1111、第一接触电极；1112、第一焊盘电极；112、第二电极；1121、第二接触电极；1122、第二焊盘电极；113、绝缘层；114、透明电极层；115、第二半导体层；116、发光层；117、第一半导体层；118、衬底；12、第一尖端放电结构；13、第二尖端放电结构；14、连接导线；15、切割道。

具体实施方式

为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的详细实施方式。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反的，提供这些实施方式的目的是为了对本实用新型的公开内容理解得更加透彻全面。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解得含义相同。本文中在实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。

应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。同时，在本实用新型的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

还应当理解，在本申请说明书和所附权利要求书中使用的术语“及/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

LED芯片对ESD静电非常敏感，随着半导体技术的发展，LED芯片的尺寸越来越小，也就意味着，ESD静电更加容易对LED芯片的正常工作造成影响。严重时甚至会出现静电击穿，导致LED芯片完全失效。因此，有必要提高LED芯片的抗ESD能力。本申请通过引入尖端放电结构和连接导线的设计，将LED芯片工作环境中的静电引流疏散至导线中转化为热能进行消耗，以保护LED芯片主体不受静电冲击，从而达到提升LED芯片品质的目的。

如图1所示，本申请的一个实施例提供了一种LED芯片结构，包括：LED芯片11；第一尖端放电结构12，位于所述LED芯片11上；第二尖端放电结构13，位于所述LED芯片11上，与所述第一尖端放电结构12具有间距；连接导线14，位于所述LED芯片11上，一端与所述第一尖端放电结构12相连接，另一端与所述第二尖端放电结构13相连接，以将第一尖端放电结构12和第二尖端放电结构13电连接。

其中，第一尖端放电结构12和第二尖端放电结构13分别设置于LED芯片11上的不同位置，两者具有一定间距，通过连接导线14相连，如图1所示。优选地，第一尖端放电结构12和第二尖端放电结构13的位置可以设置于LED芯片的两个电极附近。作为示例，第一尖端放电结构12和第二尖端放电结构13可以是锥形金属结构，例如，第一放电结构12和第二尖端放电结构13可以为棱锥形金属结构或者圆锥形金属结构。连接导线14可以是金属线，例如铜线或铂线；连接导线14也可以是透明导电材料，例如氧化铟锌。

作为示例，连接导线14的长度不小于100μm。具体的，连接导线14的长度可以为110μm、150μm、200μm、250μm、300μm、350μm、500μm或1000μm等等。

上述LED芯片结构在使用过程中，第一尖端放电结构12和第二放电尖端结构13可以利用尖端放电原理，将LED芯片11工作环境中的静电引流疏散至连接导线14，然后通过连接导线14自身的电阻将静电电能转化为热能进行消耗、散发，从而保护LED芯片结构免受ESD静电的冲击，有效解决了LED静电冲击导致的死灯问题，提升了LED芯片11的品质。

在一个实施例中，如图2所示，LED芯片11包括第一电极111、第二电极112及绝缘层113，第一电极111及第二电极112自绝缘层113的下方贯穿绝缘层113并延伸至绝缘层113的上表面；所述第一尖端放电结构12位于绝缘层113的上表面，且位于所述第一电极111附近，并与所述第一电极111具有第一间距；所述第二尖端放电结构13位于绝缘层113的上表面，且位于所述第二电极112附近，并与所述第二电极112具有第二间距。具体地，绝缘层113可以是分布式布拉格反射层、氧化硅层或者氧化铝层等具有绝缘性质的材料层。

在一个实施例中，如图3所示，LED芯片结构还包括切割道15，所述切割道15环绕所述LED芯片11；所述连接导线14自所述第一尖端放电结构12延伸至所述切割道15，并沿所述切割道15向远离所述第二尖端放电结构13的方向延伸后绕过所述第一电极111及所述第二电极112与所述第二尖端放电结构13相连接。与直线型的布线方式相比(即沿第一尖端放电结构12与第二尖端放电结构13之间的最短距离布置连接导线14)，图3中沿切割道15布置连接导线14的方式，可以在LED芯片结构面积相同的情况下，尽量增加连接导线14的长度，从而增大连接导线14的总电阻，提高对静电电能的消耗能力。并且，通过增加连接导线14的长度，还可以增大散热面积，及时将静电转化的热能散发出去。此外，沿切割道15布置连接导线14，不占用芯片上表面的面积，不会对芯片上的器件结构造成影响。

作为示例，当LED芯片11为正装芯片时，第一尖端放电结构12、第二放电尖端结构13以及连接导线14的设置方式除了如图3所示，还可以如图4所示。

作为示例，当LED芯片11为倒装芯片时，第一尖端放电结构12、第二放电尖端结构13以及连接导线14的设置方式可以如图5至图12所示。由于倒装芯片的第一电极111及第二电极112位于远离出光面的一侧，而正装芯片的第一电极111及第二电极112位于出光面，因此，倒装芯片的第一电极111和第二电极112的面积明显大于正装芯片中第一电极111及第二电极112的面积。

具体地，以第一电极111为N电极、第二电极112为P电极为例进行说明。在图5和图7所示的芯片结构中，第一尖端放电结构12和第二放电尖端结构13位于第一电极111和第二电极112之间。在图9中，第一尖端放电结构12和第二放电尖端结构13分别位于第一电极111和第二电极112的外侧。在图11中，第一尖端放电结构12位于第一电极111一端的附近，第二放电尖端结构13位于第二电极112远离第一尖端放电结构12的一端的附近。图6、图8、图10和图12分别为上述几种倒装芯片的侧视图。

在一个实施例中，请继续参考图2，第一电极111可以包括第一接触电极1111及第一焊盘电极1112，第一接触电极1111位于绝缘层113的下方，第一焊盘电极1112贯穿绝缘层113并延伸至113的上表面；第二电极112包括第二接触电极1121及第二焊盘电极1122，第二接触电极1121位于绝缘层113的下方，第二焊盘电极1122贯穿绝缘层113并延伸至113的上表面。

由于电极附近更容易产生静电的积累，发生静电冲击，因此，可以将第一尖端放电结构12设置于第一电极111附近，将第二尖端放电结构13设置于第二电极112附近，以提高尖端放电结构对静电的疏散效率。需要注意的是，必须确保第一尖端放电结构12与第一电极111保持第一间距，第二尖端放电结构13和第二电极112保持第二间距，以避免第一电极111和第二电极112之间通过尖端放电结构和连接导线14直接接触而发生短路。

在一个实施例中，如图2所示，LED芯片11还包括衬底118、从衬底118上表面开始从下至上依次叠置的第一半导体层117、发光层116、第二半导体层115及透明电极层114，所述透明电极层114、所述第二半导体层115及所述发光层116内形成有缺口，所述缺口暴露出所述第一半导体层117；所述第一半导体层117与所述第二半导体具有不同的导电类型；所述绝缘层113位于所述透明电极层114的上表面及裸露的所述第一半导体层117的上表面；所述第一电极111位于裸露的所述第一半导体层117的上表面，所述第二电极112位于所述第二半导体层115的上表面。更为具体的，第一接触电极1111位于第一半导体层117的上表面，第二接触电极1121位于透明电极层114的上表面。第一尖端放电结构12位于第一半导体层117上方，且与第一半导体层117通过绝缘层113电隔离，第二尖端放电13结构位于第二半导体层115上方，且与第二半导体层115通过绝缘层15电隔离。切割道15远离发光层116，连接导线14设置在切割道15上，疏散电流降低造成发光层116损害的风险。

在一个示例中，第一半导体层117可以为N型半导体层，且第二半导体层115为P型半导体层；以LED芯片11为氮化镓(GaN)基为例，第一半导体层117为N型掺杂氮化镓层(N-GaN层)，第二半导体层115为P型掺杂氮化镓层(P-GaN层)，使得第一半导体层117可以向发光层116供应电子，第二半导体层115向发光层116供应空穴。发光层116可以是电子与空穴复合以发出可见光的层，作为示例，发光层116可以是单量子阱结构(Single QuantumWell，SQW)或者多量子阱结构(Multiple Quantum Well，MQW)的量子阱层。

在另一个示例中，第一半导体层117可以为P型半导体层，且第二半导体层115为N型半导体层。

作为示例，第一半导体层117为N型半导体层，且第二半导体层115为P型半导体层时，第一电极111可以是N电极，第二电极112可以是P电极。当然，第一半导体层117为P型半导体层，且第二半导体层115为N型半导体层时，第一电极111为P电极，第二电极112为N电极。附图3至附图12中，均以第一电极111为N电极、第二电极112为P电极为例进行说明。第一尖端放电结构12位于第一电极111附近，第二尖端放电结构13位于第二电极112附近，并通过金属材质的连接导线14相连接，从而可以有效地对电极附近的静电进行引流疏散，静电电能转化为热能进行消耗，避免静电不断累积而引发静电冲击，造成死灯问题。

在一个实施例中，请继续参考图2，LED芯片11还包括衬底118，衬底118位于第一半导体层117的下表面。可选地，衬底118可以包括但不仅限于蓝宝石衬底或者氮化硅衬底。

在一个实施例中，第一尖端放电结构12和第一电极111之间的第一间距可以为1μm～100μm，第二尖端放电结构13与第二电极112之间的第二间距可以为1μm～100μm。通过合理调整尖端放电结合和电极之间的间距，可以在避免电极短接的情况下，使得第一尖端放电结构12和第二尖端放电结构13最大程度地疏散电极周围的静电。

具体的，第一尖端放电结构12和第一电极111之间的第一间距可以为1μm、20μm、30μm、40μm或100μm，第二尖端放电结构13与第二电极112之间的第二间距可以为1μm、20μm、30μm、40μm或100μm。

在一个实施例中，对于倒装芯片，可以将上述任一实施例中的LED芯片11倒装设置，相应地，第一尖端放电结构12、第二尖端放电结构13和连接导线14设置于LED芯片11的下表面。本实施例中的第一尖端放电结构12、第二尖端放电结构13和连接导线14易于和各种形式的LED芯片相结合，使用方便，易于推广。

在一个实施例中，LED芯片还可以是垂直芯片，第一尖端放电结构12、第二尖端放电结构13和连接导线14可以按照前述任一实施例中布置方式布置于垂直芯片上。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种LED芯片结构，其特征在于，包括：

LED芯片；

第一尖端放电结构，位于所述LED芯片上；

第二尖端放电结构，位于所述LED芯片上，与所述第一尖端放电结构具有间距；

连接导线，位于所述LED芯片上，一端与所述第一尖端放电结构相连接，另一端与所述第二尖端放电结构相连接，以将所述第一尖端放电结构和所述第二尖端放电结构电连接。

2.根据权利要求1所述的LED芯片结构，其特征在于，所述第一尖端放电结构及所述第二尖端放电结构均为锥形金属结构；所述连接导线的材料包括金属和/或透明导电材料。

3.根据权利要求2所述的LED芯片结构，其特征在于，所述连接导线的长度不小于100μm。

4.根据权利要求1所述的LED芯片结构，其特征在于，所述LED芯片包括第一电极、第二电极及绝缘层，所述第一电极及所述第二电极自所述绝缘层的下方贯穿所述绝缘层并延伸至所述绝缘层的上表面；所述第一尖端放电结构位于所述绝缘层的上表面，且位于所述第一电极附近，并与所述第一电极具有第一间距；所述第二尖端放电结构位于所述绝缘层的上表面，且位于所述第二电极附近，并与所述第二电极具有第二间距。

5.根据权利要求4所述的LED芯片结构，其特征在于，还包括切割道，所述切割道环绕所述LED芯片；所述连接导线自所述第一尖端放电结构延伸至所述切割道，并沿所述切割道向远离所述第二尖端放电结构的方向延伸后绕过所述第一电极及所述第二电极与所述第二尖端放电结构相连接。

6.根据权利要求4所述的LED芯片结构，其特征在于，所述LED芯片还包括衬底、从衬底上表面开始从下至上依次叠置的第一半导体层、发光层、第二半导体层及透明电极层，所述透明电极层、所述第二半导体层及所述发光层内形成有缺口，所述缺口暴露出所述第一半导体层；所述第一半导体层与所述第二半导体具有不同的导电类型；所述绝缘层位于所述透明电极层的上表面及裸露的所述第一半导体层的上表面；所述第一电极位于裸露的所述第一半导体层的上表面，所述第二电极位于所述第二半导体层的上表面。

7.根据权利要求6所述的LED芯片结构，其特征在于，第一尖端放电结构位于第一半导体层上方，且与第一半导体层通过绝缘层电隔离，第二尖端放电结构位于第二半导体层上方，且与第二半导体层通过绝缘层电隔离。

8.根据权利要求6所述的LED芯片结构，其特征在于，所述第一半导体层包括N型半导体层，所述第二半导体层包括P型半导体层，所述第一电极包括N电极，所述第二电极包括P电极。

9.根据权利要求4所述的LED芯片结构，其特征在于，所述第一间距包括1μm～100μm；所述第二间距包括1μm～100μm。

10.根据权利要求1至9中任一项所述的LED芯片结构，其特征在于，所述LED芯片包括正装芯片、倒装芯片或垂直芯片。

Images