KR20140088715A - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR20140088715A
KR20140088715A KR1020130000576A KR20130000576A KR20140088715A KR 20140088715 A KR20140088715 A KR 20140088715A KR 1020130000576 A KR1020130000576 A KR 1020130000576A KR 20130000576 A KR20130000576 A KR 20130000576A KR 20140088715 A KR20140088715 A KR 20140088715A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
dummy
semiconductor layer
electrode
Prior art date
Application number
KR1020130000576A
Other languages
English (en)
Other versions
KR102007193B1 (ko
Inventor
오소영
황성민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130000576A priority Critical patent/KR102007193B1/ko
Publication of KR20140088715A publication Critical patent/KR20140088715A/ko
Application granted granted Critical
Publication of KR102007193B1 publication Critical patent/KR102007193B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자는 제1 도전형 반도체층, 발광층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 발광 구조물이 둘레를 따라 배치되며 제1 더미층, 비 발광층 및 제2 더미층을 포함하는 더미 구조물과, 제1 도전형 반도체층 상에 배치되는 제1 전극과, 제2 도전형 반도체층 상에 배치되는 제2 전극과, 제1 전극으로부터 연장되며 제2 더미층 상에 배치되는 제1 연결 전극과, 제2 도전형 반도체층으로부터 연장되어 제2 더미층을 가로질러 제1 더미층 상에 배치되는 적어도 하나 이상의 제2 연결 전극을 포함한다.

Description

발광 소자 및 발광 소자 패키지{Light emitting device and light emitting device package}
실시예는 발광 소자에 관한 것이다.
실시예는 발광 소자 패키지에 관한 것이다.
발광 소자 또는 발광 소자를 포함하는 발광 소자 패키지에 대한 연구가 활발하게 진행 중이다.
발광 소자는 예컨대 반도체 물질로 형성되어 전기 에너지를 빛으로 변환하여 주는 반도체 발광 소자 또는 반도체 발광 다이오드이다.
반도체 발광 소자는 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 반도체 발광 소자로 대체하기 위한 많은 연구가 진행되고 있다.
반도체 발광 소자는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가되고 있는 추세이다.
실시예는 정전기로부터 안전하게 보호할 수 있는 발광 소자를 제공한다.
실시예는 정전기 방출 능력을 극대화할 수 있는 발광 소자를 제공한다.
실시예는 발광 소자를 포함하는 발광 소자 패키지를 제공한다.
실시예에 따르면, 발광 소자는, 제1 도전형 반도체층, 발광층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물이 둘레를 따라 배치되며, 제1 더미층, 비 발광층 및 제2 더미층을 포함하는 더미 구조물; 상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 상기 제2 도전형 반도체층 상에 배치되는 제2 전극; 상기 제1 전극으로부터 연장되며, 상기 제2 더미층 상에 배치되는 제1 연결 전극; 및 상기 제2 도전형 반도체층으로부터 연장되어 상기 제2 더미층을 가로질러 상기 제1 더미층 상에 배치되는 적어도 하나 이상의 제2 연결 전극을 포함한다.
실시예에 따르면, 발광 소자 패키지는, 몸체; 상기 몸체 상에 배치되는 리드 전극; 상기 몸체 및 상기 리드 전극 중 하나에 배치되고, 제1 내지 제22항의 어느 하나의 항에 의한 발광 소자; 및 상기 발광 소자를 포위하는 몰딩 부재를 포함한다.
실시예는 제1 및 제2 연결 전극이 와이어를 대체하여 줄 수 있으므로, 와이어로 인한 광 효율 저하, 와이어 단선으로 인한 제품 불량 및 와이어의 선저항에 의한 전원 공급 한계를 해소할 수 있다.
실시예는 더미 구조물이 상기 발광 구조물의 둘레를 따라 형성되어 상기 더미 구조물의 사이즈가 극대화될 수 있으므로, 정전기의 방출 능력이 현저하게 향상될 수 있다.
도 1은 제1 실시예에 따른 발광 소자를 도시한 평면도이다.
도 2는 도 1의 발광 소자를 A-A' 라인을 따라 절단한 단면도이다.
도 3은 도 1의 발광 소자를 B-B' 라인을 따라 절단한 단면도이다.
도 4는 제1 실시예에 따른 발광 소자의 등가 회로를 나타낸 도면이다.
도 5는 발광 구조물로부터 광을 생성하는 모습을 도시한 도면이다.
도 6은 더미 구조물로 정전기를 패스시키는 모습을 도시한 도면이다.
도 7 내지 도 10은 제1 실시예에 따른 발광 소자의 제조 방법을 도시한 도면이다.
도 11은 제2 실시예에 따른 발광 소자를 도시한 단면도이다.
도 12는 제3 실시예에 따른 발광 소자를 도시한 단면도이다.
도 13은 제4 실시예에 따른 발광 소자를 도시한 단면도이다.
도 14는 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 제1 실시예에 따른 발광 소자를 도시한 평면도이다.
도 1을 참조하면, 제1 실시예에 따른 발광 소자는 발광 구조물(13)과 더미 구조물(21)을 포함할 수 있다.
상기 더미 구조물(21)은 정전기를 외부로 방출시켜 상기 발광 소자를 보호하여 주는 보호 소자일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 소자는 발광 영역과 비 발광 영역을 포함할 수 있다. 상기 발광 구조물(13)은 상기 발광 영역에 형성되고, 상기 더미 구조물(21)은 상기 비 발광 영역에 형성될 수 있다.
상기 비 발광 영역은 상기 발광 영역의 둘레를 따라 정의될 수 있다.
상기 발광 구조물(13)은 광을 생성할 수 있다. 상기 발광 구조물(13)은 자외선 광, 적외선 광, 적색 광, 녹색 광 및 청색 광 중 적어도 하나 이상의 광을 생성할 수 있지만, 이에 대해서는 한정하지 않는다.
도면에는 하나의 발광 구조물(13)이 도시되고 있지만, 제1 실시예는 이에 한정하지 않고 다수의 발광 구조물이 형성될 수도 있다.
상기 더미 구조물(21)은 상기 발광 구조물(13)의 둘레를 따라 형성될 수 있다.
상기 더미 구조물(21)은 상기 발광 구조물(13)의 둘레를 따라 페루프 형상으로 형성될 수 있다.
도시되지 않았지만, 상기 더미 구조물(21)은 상기 발광 구조물(13)의 둘레를 따라 오픈 형상으로 형성될 수 있다. 상기 더미 구조물(21)은 일 영역에서 서로 이격된 오픈 구조를 가질 수 있다.
상기 발광 구조물(13)은 상기 더미 구조물(21)과 물리적으로 이격되도록 형성될 수 있다.
상기 더미 구조물(21)은 광을 생성하지 않는다.
상기 더미 구조물(21)은 상기 발광 구조물(13)에서 생성된 광이 측 방향으로 진행하는 것을 차단하는 역할을 할 수 있지만, 이에 대해서는 한정하지 않는다. 상기 더미 구조물(21)에 의해 상기 광이 반사되어 전방으로 진행되도록 하여 광 효율을 향상시킬 수 있지만, 이에 대해서는 한정하지 않는다.
상기 더미 구조물(21)의 상면은 상기 발광 구조물(13)의 상면과 동일한 높이를 갖거나 약간 더 낮은 높이를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 더미 구조물(21)은 상기 발광 구조물(13)과 동일한 층수를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
도 2는 도 1의 발광 소자를 A-A' 라인을 따라 절단한 단면도이고, 도 3은 도 1의 발광 소자를 B-B' 라인을 따라 절단한 단면도이다.
도 2 및 도 3을 참조하면, 상기 발광 구조물(13)과 상기 더미 구조물(21)은 기판(1) 상에 형성될 수 있다.
상기 기판(1)은 상기 발광 구조물(13)을 용이하게 성장시켜 주는 역할을 하지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(13)과 상기 더미 구조물(21)을 안정적으로 성장시키기 위해서 상기 기판(1)은 상기 발광 구조물(13)과 더미 구조물(21)과의 격자 상수가 가급적 작은 차이를 갖는 물질로 형성될 수 있다.
상기 기판(1)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge로 이루어지는 그룹으로부터 선택된 적어도 하나로 형성될 수 있다.
상기 기판(1) 상에 버퍼층(3)과 비 도전형 반도체층(5)이 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 버퍼층(3)과 상기 비 도전형 반도체층(5)은 필수적인 구성 요소는 아닐 수 있으며, 제조업체에 따라 선택적으로 사용될 수 있다.
상기 버퍼층(3)은 상기 기판(1)과 상기 발광 구조물(13) 및 상기 더미 구조물(21) 사이의 격자 상수 차이를 완화하여 주는 역할을 할 수 있다.
상기 버퍼층(3)은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있다. 예컨대, 상기 버퍼층(3)은 AlN 또는 AlGaN을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 비 도전형 반도체층(5)은 전위(dislocation)나 격자 결함 등을 차단하든지, 상기 발광 구조물(13)과 상기 더미 구조물(21)의 막질을 향상시키든지, 응력(strain)을 제어하여 상기 발광 구조물(13)과 상기 더미 구조물(21)에 과도한 응력이 걸리지 않도록 하며 기판(1)이 응력에 의해 깨지는 것을 방지할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 비 도전형 반도체층(5)은 도펀트를 포함하지 않는다. 상기 비 도전형 반도체층(5)은 도펀트를 포함하지 않기 때문에 거의 전류가 흐르지 않을 수 있다. 상기 비 도전형 반도체층(5)은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있다. 상기 비 도전형 반도체층(5)은 예컨대 GaN 또는 AlGaN일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 기판(1), 상기 버퍼층(3) 및 상기 비 도전형 반도체층(5) 중 어느 하나의 층 상에 발광 구조물(13)과 더미 구조물(21)이 형성될 수 있다.
상기 발광 구조물(13)과 상기 더미 구조물(21)은 동일한 층수를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 더미 구조물(21)은 제1 더미층(15), 비 발광층(17) 및 제2 더미층(19)을 포함할 수 있다. 상기 비 발광층(17)은 상기 제1 더미층(15) 상에 형성되고, 상기 제2 더미층(19)은 상기 비 발광층(17) 상에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(13)은 제1 도전형 반도체층(7), 발광층(9) 및 제2 도전형 반도체층(11)을 포함할 수 있다. 상기 발광층(9)은 상기 제1 도전형 반도체층(7) 상에 형성되고, 상기 제2 도전형 반도체층(11)은 상기 발광층(9) 상에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(7)과 상기 제1 더미층(15)은 동일한 화합물 반도체 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광층(9)은 상기 비 발광층(17)과 동일한 화합물 반도체 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 도전형 반도체층(11)은 상기 제2 더미층(19)과 동일한 화합물 반도체 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(13)과 상기 더미 구조물(21)은 반도체층은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있다.
상기 제1 도전형 반도체층(7)과 상기 제1 더미층(15)은 예를 들어, n형 도펀트를 포함하는 n형 반도체층일 수 있다. 상기 제1 도전형 반도체층(7)과 상기 제1 더미층(15)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재질, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
상기 발광층(9)과 상기 비 발광층(17)은 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 발광층(9)과 상기 비 발광층(17)은 우물층과 장벽층의 주기로 반복 형성될 수 있다. 예를 들어, 상기 발광층(9)과 상기 비 발광층(17)은 InGaN/GaN의 주기, InGaN/AlGaN의 주기, InGaN/InGaN의 주기 등으로 형성될 수 있다. 상기 장벽층의 밴드갭은 상기 우물층의 밴드갭보다 크게 형성될 수 있다.
상기 발광층(9)은 상기 제1 도전형 반도체층(7)을 통해서 주입되는 제1 캐리어, 예컨대 전자와 상기 제2 도전형 반도체층(11)을 통해서 주입되는 제2 캐리어, 예컨대 정공이 서로 결합되어, 상기 발광층(9)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap)에 상응하는 파장을 갖는 광을 생성할 수 있다.
상기 제2 도전형 반도체층(11)과 상기 제2 더미층(19)은 예를 들어, p형 도펀트를 포함하는 p형 반도체층일 수 있다. 상기 제2 도전형 반도체층(11)과 상기 제2 더미층(19)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재질, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
상기 발광 구조물(13)에서, 상기 제1 도전형 반도체층(7)의 일 영역 상에 제1 전극(35)이 형성되고, 상기 제2 도전형 반도체층(11)의 일 영역 상에 제2 전극(37)이 형성될 수 있다.
상기 제1 전극(35)과 상기 제2 전극(37)은 일 영역에 국부적으로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극(35)은 반구 형상으로 형성되고, 상기 제2 전극(37)은 원 형상으로 형성되지만, 이에 대해서는 한정하지 않는다.
상기 제2 전극(37)이 상기 제2 도전형 반도체층(11)의 일 영역 상에 국부적으로 형성되는 경우, 상기 제1 및 제2 전극(35, 37)으로 전원이 인가될 때, 상기 제1 전극(35)과 상기 제2 전극(37) 사이의 최단 경로를 통해 주로 전류가 흐르게 되어 상기 발광층(9)의 특정 영역에만 집중적으로 광이 생성되므로, 균일한 광 생성이 어렵게 된다.
따라서, 상기 제2 전극(37)이 형성되기 전에 상기 제2 도전형 반도체층(11) 상에 투명 도전층(23)이 형성되고, 상기 투명 도전층(23)의 일 영역 상에 제2 전극(37)이 형성될 수 있다. 이러한 경우, 상기 제2 전극(37)의 전류가 상기 투명 도전층(23)에 의해 상기 제2 도전형 반도체층(11)의 전 영역으로 퍼지게 되어, 궁극적으로 상기 발광층(9)의 전 영역에서 균일하게 광이 생성될 수 있다.
상기 투명 도전층(23)은 광을 투과시키는 우수한 투광성과 전기적 전도도를 갖는 도전성 물질로 형성되는데, 예컨대 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 제2 전극(37)으로부터 분기된 다수의 전극 라인이 형성될 수 있다. 이러한 경우, 상기 전극 라인이 전류를 퍼지게 하는 역할을 하므로, 상기 투명 도전층(23)이 형성되지 않을 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 더미 구조물(21)의 상면은 상기 발광 구조물(13)의 발광층(9)보다 더 높은 위치에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
제1 연결 전극(31)은 상기 제1 전극(35)으로부터 연장되어 형성될 수 있다. 상기 제1 연결 전극(31)은 상기 더미 구조물(21)의 측면을 경유하여 상기 제2 더미층(19)의 일부 영역 상에 형성될 수 있다. 다시 말해, 상기 제1 연결 전극(31)은 일측은 상기 제1 전극(35)으로부터 연장되고 타측은 상기 제2 더미층(19)에 접할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극(35)과 상기 제1 연결 전극(31)은 불투명한 금속 재질을 포함하는데, 예컨대 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu) 및 몰리브덴(Mo)으로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 합금을 포함할 수 있지만, 이에 한정하지 않는다.
제2 연결 전극(33)은 상기 투명 도전층(23)과 상기 1 더미층을 전기적으로 연결시킬 수 있다.
상기 제2 연결 전극(33)은 일측이 상기 투명 도전층(23)의 일부 영역 상에 형성되고 타측이 상기 제1 더미층(15)의 일부 영역 상에 형성될 수 있다.
구체적으로, 상기 제2 연결 전극(33)은 상기 투명 도전층(23)의 일부 영역으로부터 상기 발광 구조물(13)의 외측면, 상기 발광 구조물(13)의 외측면과 상기 더미 구조물(21)의 제1 측면 사이의 바닥면 및 상기 더미 구조물(21)의 제1 측면, 상면 및 상기 제1 측면의 반대면인 제2 측면을 경유하여 상기 제1 더미층(15) 상에 형성될 수 있다.
상기 제1 측면은 내측면이고 상기 제2 측면은 외측면일 수 있다.
상기 제2 연결 전극(33)은 패턴 형상으로 형성되고, 일자형으로 길게 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
도시되지 않았지만, 상기 제2 연결 전극(33)의 제1 끝단 영역과 제2 끝단 영역은 각각 상기 투명 도전층(23) 및 제1 더미층(15)과의 접촉 면적을 증가시키기 위해 패드 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
도면에는 2개의 제2 연결 전극(33)이 도시되고 있지만, 이에 대해서는 한정하지 않는다.
예를 들어, 상기 발광 구조물(13)의 우측에 2개의 제2 연결 전극(33)이 형성되고, 상기 발광 구조물(13)의 좌측에 2개의 제2 연결 전극(33)이 형성될 수 있다.
예를 들어, 상기 발광 구조물(13)의 상측에 2개의 제2 연결 전극(33)이 형성되고, 상기 발광 구조물(13)의 하측에 2개의 제2 연결 전극(33)이 형성될 수 있다.
예를 들어, 상기 발광 구조물(13)의 4 모서리 측에 4개의 제2 연결 전극(33)이 형성될 수 있다.
상기 제2 연결 전극(33)은 상기 제2 전극(37)과 동일한 금속 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
예를 들어, 상기 제2 전극(37)과 상기 제2 연결 전극(33)은 불투명한 금속 재질을 포함하는데, 예컨대 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu) 및 몰리브덴(Mo)으로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 합금을 포함할 수 있지만, 이에 한정하지 않는다.
상기 제2 연결 전극(33)은 상기 제2 전극(37)과 상이한 물질로 형성될 수 있다. 예컨대, 상기 제2 연결 전극(33)은 투명한 도전 물질일 수 있다. 상기 투명한 도전 물질로는 광을 투과시키는 우수한 투광성과 전기적 전도도를 갖는 도전성 물질로 형성되는데, 예컨대 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나가 사용될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 연결 전극(33)이 투명한 도전 물질로 형성되는 경우, 상기 발광 구조물(13)의 광이 상기 제2 연결 전극(33)에 의해 투과되므로, 상기 발광 구조물(13)의 광 효율이 저하되지 않는다.
상기 투명 도전층(23)이 형성되지 않는 경우, 상기 제2 연결 전극(33)의 일측은 상기 제2 도전형 반도체층(11)과 연결되든지 또는 상기 제2 도전형 반도체층(11)을 경유하여 상기 제2 전극(37)과 연결될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(13)과 상기 더미 구조물(21)의 측면이 노출되는 경우, 외부의 이물질 등에 의해 상기 발광 구조물(13)과 상기 더미 구조물(21)의 각 층 간이 전기적으로 쇼트될 수 있다.
예컨대, 상기 발광 구조물(13)의 제1 도전형 반도체층(7)과 제2 도전형 반도체층(11)이 전기적으로 쇼트되는 경우, 상기 발광 구조물(13)은 광이 생성되지 않을 수 있다.
따라서, 상기 발광 구조물(13)과 상기 더미 구조물(21)의 적어도 측면 상에 보호층이 형성될 수 있다.
상기 보호층은 제1 내지 제4 보호층(25, 27, 29, 30)을 포함할 수 있다. 상기 제1 내지 제4 보호층(25, 27, 29, 30)은 서로로부터 연장된 일체형일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 내지 제4 보호층(25, 27, 29, 30)은 투명한 절연 물질로 형성될 수 있다. 상기 제1 내지 제4 보호층(25, 27, 29, 30)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, TiO2 및 Al2O3로 이루어지는 그룹으로부터 선택된 하나를 포함할 수 있지만, 이에 대해 한정하지는 않는다.
상기 제1 내지 제4 보호층(25, 27, 29, 30)이 개별적으로 형성될 수 있다. 이러한 경우, 상기 제1 내지 제4 보호층(25, 27, 29, 30)은 서로 상이한 절연 물질로 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 보호층(25)은 상기 발광 구조물(13)의 외측면, 상기 외측면과 대향하는 상기 더미 구조물(21)의 제1 측면 및 상기 발광 구조물(13)의 외측면과 상기 더미 구조물(21)의 제1 측면 사이의 바닥면 상에 형성될 수 있다.
상기 발광 구조물(13)의 외측면과 상기 더미 구조물(21)의 제1 측면 사이의 바닥면에서 상기 제1 전극(35)에 대응하는 제1 도전형 반도체층(7) 상에는 상기 제1 보호층(25)이 형성되지 않는다. 따라서, 상기 제1 전극(35)은 직접 상기 제1 도전형 반도체층(7)과 접할 수 있다.
상기 발광 구조물(13)의 외측면 상에 제1 보호층(25)이 형성되어 있다 하더라도, 상기 제1 보호층(25)의 두께가 얇은 경우 상기 발광 구조물(13)의 발광층(9)과 상기 제1 전극(35)이 전기적으로 쇼트될 수도 있다. 따라서, 상기 발광 구조물(13)의 발광층(9)과 상기 제1 전극(35) 사이의 간격을 안전하게 유지하기 위해, 상기 제1 전극(35)의 상면은 상기 발광 구조물(13)의 발광층(9)보다 낮은 위치에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 보호층(25)의 일부 영역은 상기 투명 도전층(23)과 부분적으로 중첩되고, 또 다른 영역은 제2 더미층(19)과 부분적으로 중첩될 수 있다. 상기 제1 보호층(25)에 의해 상기 발광 구조물(13)의 외측면이 보호되고, 상기 더미 구조물(21)의 제1 측면이 보호될 수 있다.
상기 제2 보호층(27)은 상기 더미 구조물(21)의 제2 측면 상에 형성될 수 있다. 상기 제2 보호층(27)의 일부 영역은 상기 제2 더미층(19)과 부분적으로 중첩될 수 있다. 상기 제2 보호층(27)의 또 다른 영역은 상기 제1 더미층(15)과 부분적으로 또는 전체적으로 중첩될 수 있다. 상기 제2 보호층(27)에 의해 상기 더미 구조물(21)의 제2 측면이 보호될 수 있다.
상기 제3 보호층(29)은 상기 제1 보호층(25)과 상기 제2 보호층(27) 사이에 형성될 수 있다. 상기 제3 보호층(29)은 상기 제2 연결 전극(33)이 상기 제2 더미층(19)과 접하지 않도록 하여 줄 수 있다. 즉, 상기 제3 보호층(29)은 상기 제2 더미층(19)의 일부 영역 상에 형성되고, 상기 제3 보호층(29) 상에 제2 연결 전극(33)이 형성될 수 있다. 즉, 상기 제2 더미층(19)과 상기 제2 연결 전극(33) 사이에 제3 보호층(29)이 형성되므로, 상기 제3 보호층(29)에 의해 상기 제2 연결 전극(33)과 상기 제2 더미층(19) 사이의 전기적인 쇼트가 방지될 수 있다.
상기 제3 보호층(29)은 상기 제2 더미층(19)을 가로질러 형성될 수 있다. 즉, 상기 제3 보호층(29)은 일측이 상기 제1 보호층(25)으로부터 연장되고 타측이 상기 제2 보호층(27)으로부터 연장되며 상기 제2 더미층(19)을 가로질러 형성될 수 있다. 이에 따라, 상기 제2 연결 전극(33)은 상기 제1 내지 제3 보호층(25, 27, 29) 상에 형성될 수 있다.
상기 제2 연결 전극(33)과 상기 제2 더미층(19) 사이의 전기적인 쇼트를 완전하게 차단하기 위해 상기 제3 보호층(29)의 폭(w1)은 적어도 상기 제2 연결 전극(33)의 폭(w2)보다 클 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(13)과 상기 더미 구조물(21)은 물리적으로 이격될 수 있다. 상기 발광 구조물(13)과 상기 더미 구조물(21) 사이는 제1 및 제2 리세스(140, 150)에 의해 전기적으로 절연되거나 물리적으로 분리될 수 있다. 상기 제1 리세스(140)는 상기 제2 리세스(150)에 연결되고, 상기 발광 구조물(13)의 제1 도전형 반도체층(7)의 외측면의 제1 일부 영역과 상기 더미 구조물(21)의 제1 더미층(15)의 내측면의 제1 영역을 분리시키는 역할을 하 수 있다. 상기 제2 리세스(150)는 상기 발광 구조물(13)의 제2 도전형 반도체층(11)의 외측면, 발광층(9)의 외측면 및 제1 도전형 반도체층(7)의 외측면의 제2 영역과 상기 더미 구조물(21)의 제2 더미층(19)의 내측면, 비 발광층(17)의 내측면 및 제1 더미층(15)의 내측면의 제2 영역을 분리시키는 역할을 할 수 있다.
상기 제1 리세스(140)의 폭(t1)은 상기 제2 리세스(150)의 폭(t2)과 동일하거나 클 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 제1 리세스(140)의 폭(t1)은 100nm 내지 200nm일 수 있지만, 이에 대해서는 한정하지 않는다. 100nm는 현재의 미세 패턴 공정의 한계를 나타내는 것으로서, 추후 기술 향상으로 더욱 작은 폭의 미세 패턴 공정이 가능하면 그 하한값까지 제1 실시예에 포함될 수 있을 것이다.
예컨대, 상기 제2 리세스(150)의 폭(t2)은 80㎛ 내지 100㎛일 수 있지만, 이에 대해서는 한정하지 않는다.
100㎛보다 클수록, 상기 발광 구조물(13)의 사이즈가 작아지므로, 상기 제2 리세스(150)의 폭(t2)은 100㎛이하인 것이 바람직하다.
상기 더미 구조물(21)의 폭(t3)은 5㎛ 내지 20㎛일 수 있지만, 이에 대해서는 한정하지 않는다. 20㎛보다 클수록 제1 실시예에 따른 발광 소자의 사이즈가 증가되는 문제가 있고, 5㎛보다 작을수록 정전기를 방출 능력이 저하되는 문제가 있다.
상기 제1 보호층(25)은 상기 제2 리세스(150)에 형성될 수 있다. 상기 제1 보호층(25)은 상기 제2 리세스(150)에 완전하게 채워질 수도 있지만, 이에 대해서는 한정하지 않는다. 즉, 상기 제1 보호층(25)의 상면은 상기 발광 구조물(13)의 제2 도전형 반도체층(11) 또는 상기 더미 구조물(21)의 제2 더미층(19)의 상면과 실질적으로 동일한 높이를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제4 보호층(30)은 상기 제1 리세스(140)에 형성될 수 있다. 상기 제4 보호층(30)에 의해 상기 발광 구조물(13)의 제1 도전형 반도체층(7)과 상기 더미 구조물(21)의 제1 더미층(15)이 전기적으로 절연될 수 있다.
제1 실시예에 따른 발광 소자에 따르면, 도 4에 도시한 바와 같이, 상기 제1 전극(35)과 상기 제1 연결 전극(31)에 의해 상기 발광 구조물(13)의 제1 도전형 반도체층(7)과 상기 더미 구조물(21)의 제2 더미층(19)이 전기적으로 연결되고, 제2 연결 전극(33)에 의해 상기 발광 구조물(13)의 투명 도전층(23)과 상기 더미 구조물(21)의 제1 더미층(15)이 전기적으로 연결될 수 있다. 아울러, 제2 전극(37)이 상기 투명 도전층(23) 상에 형성될 수 있다.
이러한 구조에서, 제1 와이어(미도시)가 상기 제1 전극(35)에 본딩되고, 제2 와이어(미도시)가 상기 제2 전극(37)에 본딩될 수 있다.
도 5에 도시한 바와 같이, 상기 제1 및 제2 와이어를 통해 전원이 인가되는 경우, 예컨대 제1 와이어로 부(-)의 전압이 인가되고 제2 와이어로 정(+)의 전압이 인가되는 경우, 상기 제1 및 제2 전극(35, 37)으로 인가된 전원에 의해 상기 발광 구조물(13)에서 광이 생성될 수 있다.
부(-)의 전압은 상기 제1 연결 전극(31)을 통해 상기 더미 구조물(21)의 제2 더미층(19)으로 인가되고 정(-)의 전압은 상기 제2 연결 전극(33)을 통해 상기 더미 구조물(21)의 제1 더미층(15)으로 인가될 수 있다. 이러한 경우, 상기 더미 구조물(21)에는 어떠한 전류도 흐르지 않게 되어 광이 생성되지 않게 된다.
도 6에 도시한 바와 같이, 예컨대, 더미 구조물(21)의 제2 더미층(19)으로 정전기가 유입되는 경우, 정전기는 상기 더미 구조물(21)의 제2 더미층(19) 및 비 발광층(17)을 경유하여 제1 더미층(15)으로 방출될 수 있다.
만일 정전기가 발광 구조물(13)의 투명 도전층(23)으로 유입되는 경우, 다수의 제2 연결 전극(33)을 경유하여 상기 더미 구조물(21)의 제1 더미층(15)으로 신속히 방출될 수 있다.
제1 실시예에 따른 발광 소자에서는 더미 구조물(21)이 상기 발광 구조물(13)의 둘레를 따라 형성되어 상기 더미 구조물(21)의 사이즈가 극대화될 수 있으므로, 정전기의 방출 능력이 현저하게 향상될 수 있다.
도 7 내지 도 10은 제1 실시예에 따른 발광 소자의 제조 방법을 도시한 도면이다.
도 7에 도시한 바와 같이, 기판(1) 상에 버퍼층(3) 및 비 도전형 반도체층(5) 중 적어도 하나 이상이 형성될 수 있다. 이에 반해, 상기 버퍼층(3)과 비 도전형층은 형성되지 않을 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 기판(1), 상기 버퍼층(3) 및 상기 비 도전형 반도체층(5) 중 하나의 층 상에 제1 내지 제3 화합물 반도체층(110, 120, 130)이 형성될 수 있다.
상기 제1 화합물 반도체층(110)은 예를 들어, n형 도펀트를 포함하는 n형 반도체층일 수 있다. 상기 제1 화합물 반도체층(110)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재질, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
상기 제2 화합물 반도체층(120)은 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 제2 화합물 반도체층(120)은 우물층과 장벽층의 주기로 반복 형성될 수 있다. 예를 들어, 상기 제2 화합물 반도체층(120)은 InGaN/GaN의 주기, InGaN/AlGaN의 주기, InGaN/InGaN의 주기 등으로 형성될 수 있다. 상기 장벽층의 밴드갭은 상기 우물층의 밴드갭보다 크게 형성될 수 있다.
상기 제3 화합물 반도체층(130)은 예를 들어, p형 도펀트를 포함하는 p형 반도체층일 수 있다. 상기 제3 화합물 반도체층(130)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재질, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
상기 버퍼층(3), 상기 비 도전형 반도체층(5) 및 상기 제1 내지 제3 화합물 반도체층(110, 120, 130)은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있다.
도 8에 도시한 바와 같이, 상기 제1 내지 제3 화합물 반도체층(110, 120, 130)을 식각하여 제1 및 제2 리세스(140, 150)가 형성될 수 있다. 상기 제1 및 제2 리스세에 의해 발광 구조물(13)과 더미 구조물(21)이 정의될 수 있다.
상기 발과 구조물과 상기 더미 구조물(21)은 상기 제1 내지 제3 화합물 반도체층(110, 120, 130)으로부터 형성될 수 있다.
상기 발광 구조물(13)은 상기 제1 화합물 반도체층(110)으로부터 형성된 제1 도전형 반도체층(7), 상기 제2 화합물 반도체층(120)으로부터 형성된 발광층(9) 및 상기 제3 화합물 반도체층(130)으로부터 형성된 제2 도전형 반도체층(11)을 포함할 수 있다.
상기 더미 구조물(21)은 상기 제1 화합물 반도체층(110)으로부터 형성된 제1 더미층(15), 상기 제2 화합물 반도체층(120)으로부터 형성된 비 발광층(17) 및 상기 제3 화합물 반도체층(130)으로부터 형성된 제2 더미층(19)을 포함할 수 있다.
제1 식각 공정을 수행하여 제2 리세스(150)가 형성되고, 이어서 제2 식각 공정을 수행하여 제1 리세스(140)가 형성될 수 있다.
이와 반대로, 제1 리세스(140)가 형성된 후, 제2 리세스(150)가 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 리세스(150)의 폭(t2)은 상기 제1 리세스(140)의 폭(t1)과 같거나 클 수 있지만, 이에 대해서는 한정하지 않는다.
제1 및 제2 리세스(140, 150)가 형성된 후, 상기 발광 구조물(13)의 제2 도전형 반도체층(11) 상에 투명 도전층(23)이 형성될 수 있다.
이와 반대로, 상기 투명 도전층(23)이 먼저 형성된 후, 상기 제1 및 제2 리세스(140, 150)가 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.
도 9에 도시한 바와 같이, 상기 제1 및 제2 리세스(140, 150) 및 상기 더미 구조물(21)의 둘레 영역에 제1 내지 제4 보호층(25, 27, 29, 30)이 형성될 수 있다.
예컨대, 상기 제1 보호층(25)은 상기 제2 리세스(150)의 내측면, 즉 상기 발광 구조물(13)의 외측면, 상기 더미 구조물(21)의 내측면 그리고 상기 발광 구조물(13)과 상기 더미 구조물(21) 사이의 바닥면에 형성될 수 있다. 상기 바닥면은 상기 발광 구조물(13)의 제1 도전형 반도체층(7)의 상면 그리고 상기 더미 구조물(21)의 제1 더미층(15)의 상면일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 보호층(27)은 상기 더미 구조물(21)의 외측면에 형성될 수 있다.
상기 제3 보호층(29)은 상기 제1 및 제2 보호층(25, 27) 사이에서 상기 더미 구조물(21)의 제2 더미층(19) 상에 형성될 수 있다.
상기 제4 보호층(30)은 상기 제1 리세스(140)에 형성될 수 있다. 상기 제4 보호층(30)에 의해 상기 더미 구조물(21)과 상기 발광 구조물(13)이 전기적으로 절연되고 물리적으로 이격될 수 있다.
도 10에 도시한 바와 같이, 상기 발광 구조물(13) 상에 제1 및 제2 전극(35, 37)이 형성되고, 상기 발광 구조물(13)과 상기 더미 구조물(21) 사이에 제1 및 제2 연결 전극(33)이 형성될 수 있다.
상기 제1 전극(35)은 상기 발광 구조물(13)의 제1 도전형 반도체층(7) 상에 형성되고, 상기 제2 전극(37)은 상기 발광 구조물(13)의 제2 도전형 반도체층(11) 상에 형성될 수 있다.
상기 제1 연결 전극(31)은 상기 제1 전극(35)으로부터 연장되어 상기 더미 구조물(21)의 제2 더미층(19) 상에 형성되고, 상기 제2 연결 전극(33)은 상기 발광 구조물(13)의 투명 도전층(23) 상에 형성되고 상기 더미 구조물(21)의 제1 더미층(15) 상에 형성되며, 상기 상기 발광 구조물(13)의 외측면, 상기 더미 구조물(21)의 내측면, 외측면 및 상면 그리고 상기 발광 구조물(13)과 상기 더미 구조물(21) 사이의 바닥면 상에 형성될 수 있다.
도 11은 제2 실시예에 따른 발광 소자를 도시한 단면도이다.
제2 실시예는 제4 보호층(30)이 형성되는 제1 리세스(140)가 버퍼층(3)과 비 도전형 반도체층(5)을 분리시키는 것을 제외하고는 제1 실시예와 동일하다. 제2 실시예에서 설명되지 않은 구성 요소들에 대해서는 제1 실시예로부터 용이하게 이해될 수 있다.
도 11을 참조하면, 제2 실시예에 따른 발광 소자에서, 제1 및 제2 리세스(140, 150)가 형성될 수 있다.
상기 제1 리세스(140)는 상기 제2 리세스(150)에 연결될 수 있다.
상기 제1 리세스(140)는 상기 발광 구조물(13)의 제1 도전형 반도체층(7)과 상기 더미 구조물(21)의 제1 더미층(15)을 분리시킬 뿐만 아니라 상기 버퍼층(3)과 상기 비 도전형 반도체층(5)을 분리시키는 역할을 할 수 있다.
상기 제2 리세스(150)에 의해 상기 발광 구조물(13)의 제2 도전형 반도체층(11), 발광층(9) 및 제1 도전형 반도체층(7)의 외측면이 노출되고 상기 더미 구조물(21)의 제2 더미층(19), 비 발광층(17) 및 제1 더미층(15)의 내측면이 노출될 수 있다.
상기 제1 리세스(140)에 의해 상기 발광 구조물(13)의 제1 도전형 반도체층(7)의 외측면, 상기 더미 구조물(21)의 제1 더미층(15)의 내측면, 상기 비 도전형 반도체층(5)의 내측면, 상기 버퍼층(3)의 내측면 그리고 상기 기판(1)의 상면이 노출될 수 있다.
상기 제2 리세스(150)의 폭은 상기 제1 리세스(140)의 폭과 같거나 클 수 있지만, 이에 대해서는 한정하지 않는다.
제4 보호층(30)은 제1 리세스(140)에 형성될 수 있다. 상기 제4 보호층(30)은 상기 발광 구조물(13)의 제1 도전형 반도체층(7)의 외측면, 상기 더미 구조물(21)의 제1 더미층(15)의 내측면, 상기 비 도전형 반도체층(5)의 내측면, 상기 버퍼층(3)의 내측면 그리고 상기 기판(1)의 상면에 접할 수 있다.
제2 실시예에와 같이 제1 리세스(140)가 형성되고, 상기 제1 리세스(140)에 제4 보호층(30)이 형성됨으로써, 혹시라도 버퍼층(3)이나 비 도전형 반도체층(5)에 의한 발광 구조물(13)과 더미 구조물(21) 사이의 전기적인 쇼트를 방지할 수 있다.
도 12는 제3 실시예에 따른 발광 소자를 도시한 단면도이다.
제3 실시예는 제2 리세스(150)만 형성되고, 제1 전극(35)의 측면이 발광 구조물(13)의 제1 도전형 반도체층(7)의 측면과 접하고 상기 제1 전극(35)의 배면이 상기 비 도전형 반도체층(5)의 상면에 접하는 것을 제외하고는 제1 실시예와 동일하다. 제3 실시예에서 설명되지 않은 구성 요소들에 대해서는 제1 실시예로부터 용이하게 이해될 수 있다.
도 12를 참조하면, 제3 실시예에 따른 발광 소자에서, 동일한 폭을 갖는 리세스(150)가 형성될 수 있다. 상기 리세스(150)에 의해 상기 비 도전형 반도체층(5)의 상면이 노출될 수 있다.
제1 보호층(25)이 발광 구조물(13)의 외측면과 더미 구조물(21)의 내측면에 형성될 수 있다. 상기 발광 구조물(13)의 외측면에 형성된 제1 보호층(25)에 의해 상기 발광 구조물(13)의 제1 도전형 반도체층(7)의 측면의 일부 영역이 노출될 수 있다. 즉, 상기 제1 보호층(25)은 상기 발광 구조물(13)의 제2 도전형 반도체층(11)의 상면의 일부 영역으로부터 상기 제2 도전형 반도체층(11)의 측면 및 상기 발광층(9)의 측면을 경유하여 상기 제1 도전형 반도체층(7)의 일부 영역까지 형성될 수 있다.
제1 전극(35)은 상기 제1 보호층(25)에 의해 노출된 상기 발광 구조물(13)의 제1 도전형 반도체층(7)의 측면 및 상기 비 도전형 반도체층(5)의 상면에 접하도록 형성될 수 있다.
제3 실시예에 따른 발광 소자는 하나의 리세스(150)만 형성하면 되므로, 제조 공정이 단순해질 수 있다.
도 13은 제4 실시예에 따른 발광 소자를 도시한 단면도이다.
제4 실시예는 제1 전극(35)이 발광 구조물(13)의 제1 도전형 반도체층(7)의 상면과 측면에 접하는 것을 제외하고는 제1 실시예와 동일하다. 제4 실시예에서 설명되지 않은 구성 요소들에 대해서는 제1 실시예로부터 용이하게 이해될 수 있다.
도 13을 참조하면, 제4 실시예에 따른 발광 소자에서, 제1 및 제2 리세스(140, 150)가 형성될 수 있다.
상기 제2 리세스(150)는 적어도 상기 발광 구조물(13)의 제1 도전형 반도체층(7)의 측면의 일부 영역과 상면을 노출시킬 수 있다.
상기 제1 리세스(140)는 상기 제2 리세스(150)에 연결되고, 상기 발광 구조물(13)의 제1 도전형 반도체층(7)과 상기 더미 구조물(21)의 제1 더미층(15)을 분리시키는 역할을 할 수 있다.
제1 전극(35)은 상기 제2 리세스(150)에 형성될 수 있다. 상기 제1 전극(35)은 상기 제2 리세스(150) 내에 상기 발광 구조물(13)의 제1 도전형 반도체층(7)의 측면의 일부 영역과 상면과 접하도록 형성될 수 있다.
제4 실시예에 따른 발광 소자는 상기 발광 구조물(13)의 제1 도전형 반도체층(7)의 상면과 측면에 접하는 제1 전극(35)이 구비되어, 제1 전극(35)과 상기 제1 도전형 반도체층(7)의 접촉 면적을 증가시켜 전원이 보다 원할하게 제1 도전형 반도체층(7)으로 공급되고 제1 전극(35)의 부착력을 강화하여 제1 전극(35)이 제1 도전형 반도체층(7)으로부터 떨어지는(peel off) 것을 방지할 수 있다.
도 14는 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 14를 참조하면, 실시예에 따른 발광 소자 패키지는 몸체(101)와, 상기 몸체(101)에 설치된 제1 리드 전극(103) 및 제2 리드 전극(105)과, 상기 몸체(101)에 설치되어 상기 제1 리드 전극(103) 및 제2 리드 전극(105)으로부터 전원을 공급받는 제1 실시예 및 제2 실시예들에 따른 발광 소자(200)와, 상기 발광 소자(200)를 포위하는 몰딩 부재(113)를 포함한다.
상기 발광 소자(200)는 제1 내지 제4 실시예에 따른 발광 소자 중 하나일 수 있다.
상기 몸체(101)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(200)의 주위에 경사면이 형성될 수 있다.
상기 제1 리드 전극(103) 및 제2 리드 전극(105)은 서로 전기적으로 분리되며, 상기 발광 소자(200)에 전원을 제공한다.
또한, 상기 제1 및 제2 리드 전극(103, 105)은 상기 발광 소자(200)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(200)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(200)는 상기 제1 리드 전극(103), 제2 리드 전극(105) 및 상기 몸체(101) 중 어느 하나 위에 설치될 수 있으며, 와이어 방식, 다이 본딩 방식 등에 의해 상기 제1 및 제2 리드 전극(103, 105)에 전기적으로 연결될 수 있으나, 이에 대해 한정하지는 않는다.
실시예에서는 한 개의 와이어(109)를 통해 발광 소자(200)를 상기 제1 및 제2 리드 전극(103, 105) 중 하나의 리드 전극에 전기적으로 연결시키는 것이 예시되어 있으나, 이에 한정하지 않고 2개의 와이어를 이용하여 발광 소자(200)를 상기 제1 및 제2 리드 전극(103, 15)에 전기적으로 연결시킬 수도 있으며, 와이어를 사용하지 않고 발광 소자(200)를 상기 제1 및 제2 리드 전극(103, 105)에 전기적으로 연결시킬 수도 있다.
상기 몰딩 부재(113)는 상기 발광 소자(200)를 포위하여 상기 발광 소자(200)를 보호할 수 있다. 또한, 상기 몰딩 부재(113)에는 형광체가 포함되어 상기 발광 소자(200)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 발광 소자 패키지(200)는 COB(Chip On Board) 타입을 포함하며, 상기 몸체(101)의 상면은 평평하고, 상기 몸체(101)에는 복수의 발광 소자가 설치될 수도 있다.
실시예에 따른 발광 소자나 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 표시 장치와 조명 장치, 예컨대 조명등, 신호등, 차량 전조등, 전광판, 지시등과 같은 유닛에 적용될 수 있다.
1: 기판
3: 버퍼층
5: 비 도전형 반도체층
7: 제1 도전형 반도체층
9: 발광층
11: 제2 도전형 반도체층
13: 발광 구조물
15: 제1 더미층
17: 비 발광층
19: 제2 더미층
21: 더미 구조물
23: 투명 도전층
25, 27, 29, 30: 보호층
31: 제1 연결 전극
33: 제2 연결 전극
35: 제1 전극
37: 제2 전극
110, 120, 130: 화합물 반도체층
140, 150: 리세스

Claims (23)

  1. 제1 도전형 반도체층, 발광층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 발광 구조물이 둘레를 따라 배치되며, 제1 더미층, 비 발광층 및 제2 더미층을 포함하는 더미 구조물;
    상기 제1 도전형 반도체층 상에 배치되는 제1 전극;
    상기 제2 도전형 반도체층 상에 배치되는 제2 전극;
    상기 제1 전극으로부터 연장되며, 상기 제2 더미층 상에 배치되는 제1 연결 전극; 및
    상기 제2 도전형 반도체층으로부터 연장되어 상기 제2 더미층을 가로질러 상기 제1 더미층 상에 배치되는 적어도 하나 이상의 제2 연결 전극을 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 발광 구조물의 측면과 상기 더미 구조물의 측면 상에 배치되는 보호층을 더 포함하는 발광 소자.
  3. 제2항에 있어서,
    상기 발광 구조물과 상기 더미 구조물 사이에 형성된 적어도 하나의 리세스를 더 포함하는 발광 소자.
  4. 제3항에 있어서,
    상기 적어도 하나의 리세스는,
    상기 발광 구조물의 제1 도전형 반도체층과 상기 더미 구조물의 제1 더미층 사이에 형성된 제1 리세스; 및
    상기 제1 리세스에 연결되고, 상기 발광 구조물의 제2 도전형 반도체층 및 발광층 및 상기 더미 구조물의 제2 더미층 및 비 발광층 사이에 형성된 제2 리세스를 포함하는 발광 소자.
  5. 제4항에 있어서,
    상기 보호층은 상기 제1 리세스에 배치되고, 상기 제2 리세스 내에 상기 발광 구조물의 외측면 및 상기 더미 구조물의 내측면에 배치되는 발광 소자.
  6. 제5항에 있어서,
    상기 제1 리세스의 폭은 100nm 내지 200nm인 발광 소자.
  7. 제5항에 있어서,
    상기 제2 리세스의 폭은 80㎛ 내지 100㎛인 발광 소자.
  8. 제4항에 있어서,
    상기 보호층은 상기 제2 더미층과 상기 제2 연결 전극 사이에 배치되는 발광 소자.
  9. 제4항에 있어서,
    상기 보호층은 더미 구조물의 외측면에 배치되는 발광 소자.
  10. 제1항에 있어서,
    상기 제2 연결 전극은 상기 제2 전극과 동일한 금속 물질로 형성되는 발광 소자.
  11. 제1항에 있어서,
    상기 제2 연결 전극은 투명한 도전 물질로 형성되는 발광 소자.
  12. 제11항에 있어서,
    상기 제2 도전형 반도체층 상에 배치되는 도전층을 더 포함하는 발광 소자
  13. 제12항에 있어서,
    상기 도전층은 상기 제2 연결 전극과 동일한 물질로 형성되는 발광 소자.
  14. 제1항에 있어서,
    상기 발광 구조물과 상기 더미 구조물은 물리적으로 이격되는 발광 소자.
  15. 제1항에 있어서,
    상기 발광 구조물과 상기 더미 구조물은 동일 층수를 갖는 발광 소자.
  16. 제1항에 있어서,
    상기 제1 도전형 반도체층, 상기 발광층 및 상기 제2 도전형 반도체층과 상기 제1 더미층, 상기 비 발광층 및 상기 제2 더미층은 서로 대응되며 서로 동일층에 배치되는 발광 소자.
  17. 제1항에 있어서,
    상기 제1 전극의 상면은 상기 발광층보다 낮은 위치에 배치되는 발광 소자.
  18. 제1항에 있어서,
    상기 제2 연결 전극은 상기 제2 전극과 상이한 물질로 형성되는 발광 소자.
  19. 제1항에 있어서,
    상기 더미 구조물의 폭은 5㎛ 내지 20㎛인 발광 소자.
  20. 제1항에 있어서,
    상기 제1 전극은 제1 도전형 반도체층의 상면 및 측면 중 적어도 하나 이상의 면에 접하는 발광 소자.
  21. 제1항에 있어서,
    상기 발광 구조물과 상기 더미 구조물 아래에 배치되는 기판;
    상기 기판 상에 배치되는 버퍼층; 및
    상기 버퍼층 상에 배치되는 비 도전형 반도체층을 더 포함하는 발광 소자.
  22. 제21항에 있어서,
    상기 제1 전극은 상기 기판, 상기 버퍼층 및 상기 비 도전형 반도체층 중 하나의 층의 상면에 접하는 발광 소자.
  23. 몸체;
    상기 몸체 상에 배치되는 리드 전극;
    상기 몸체 및 상기 리드 전극 중 하나에 배치되고, 제1 내지 제22항의 어느 하나의 항에 의한 발광 소자; 및
    상기 발광 소자를 포위하는 몰딩 부재를 포함하는 발광 소자 패키지.
KR1020130000576A 2013-01-03 2013-01-03 발광 소자 및 발광 소자 패키지 KR102007193B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130000576A KR102007193B1 (ko) 2013-01-03 2013-01-03 발광 소자 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130000576A KR102007193B1 (ko) 2013-01-03 2013-01-03 발광 소자 및 발광 소자 패키지

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190091558A Division KR102029876B1 (ko) 2019-07-29 2019-07-29 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20140088715A true KR20140088715A (ko) 2014-07-11
KR102007193B1 KR102007193B1 (ko) 2019-08-05

Family

ID=51737122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130000576A KR102007193B1 (ko) 2013-01-03 2013-01-03 발광 소자 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR102007193B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010088929A (ko) * 2001-08-08 2001-09-29 유태경 AlGaInN계 반도체 LED 소자 및 그 제조 방법
KR20020066393A (ko) * 2002-07-18 2002-08-16 에피밸리 주식회사 반도체 led 소자 및 그 제조 방법
KR101039896B1 (ko) * 2009-12-03 2011-06-09 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101087968B1 (ko) * 2010-10-25 2011-12-01 주식회사 세미콘라이트 반도체 발광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010088929A (ko) * 2001-08-08 2001-09-29 유태경 AlGaInN계 반도체 LED 소자 및 그 제조 방법
KR20020066393A (ko) * 2002-07-18 2002-08-16 에피밸리 주식회사 반도체 led 소자 및 그 제조 방법
KR101039896B1 (ko) * 2009-12-03 2011-06-09 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101087968B1 (ko) * 2010-10-25 2011-12-01 주식회사 세미콘라이트 반도체 발광소자

Also Published As

Publication number Publication date
KR102007193B1 (ko) 2019-08-05

Similar Documents

Publication Publication Date Title
KR101761385B1 (ko) 발광 소자
KR102049384B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 구동 장치
JP6199948B2 (ja) 発光素子、発光素子パッケージ
CN107924969B (zh) 发光器件
US9224922B2 (en) Light emitting device
KR20100095666A (ko) 고전압 구동용 발광 다이오드 칩 및 그것을 갖는 발광 다이오드 패키지
CN102891160A (zh) 半导体发光装置和发光设备
JP2014086727A (ja) 発光素子及び発光素子パッケージ
US9859331B2 (en) Preparation method for high-voltage LED device integrated with pattern array
JP2014033185A (ja) 発光素子及び発光素子パッケージ
EP2814061B1 (en) Light emitting diode device
US20170324004A1 (en) Light-emitting device and lighting system
KR101987056B1 (ko) 발광 소자 및 발광 소자 패키지
KR101826979B1 (ko) 발광 소자 및 발광 소자 패키지
KR101628384B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US9660145B2 (en) Light emitting device, light emitting device package having the same and light system having the same
KR102029876B1 (ko) 발광 소자 및 발광 소자 패키지
KR102075059B1 (ko) 발광 소자 및 발광 소자 패키지
KR20170123153A (ko) 발광 소자 패키지 및 이를 포함하는 조명 장치
KR102007193B1 (ko) 발광 소자 및 발광 소자 패키지
KR102412600B1 (ko) 발광 소자 및 발광 모듈
KR20150007640A (ko) 발광 소자 및 발광 소자 패키지
KR20200034094A (ko) 발광소자 및 이를 구비한 광원 모듈
KR102251225B1 (ko) 광원 모듈
KR101992152B1 (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant