CN107123592B - 一种基于6英寸GaN器件背孔掩膜的制作方法 - Google Patents

一种基于6英寸GaN器件背孔掩膜的制作方法 Download PDF

Info

Publication number
CN107123592B
CN107123592B CN201710336098.1A CN201710336098A CN107123592B CN 107123592 B CN107123592 B CN 107123592B CN 201710336098 A CN201710336098 A CN 201710336098A CN 107123592 B CN107123592 B CN 107123592B
Authority
CN
China
Prior art keywords
metal
nickel
wafer
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710336098.1A
Other languages
English (en)
Other versions
CN107123592A (zh
Inventor
王珺楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hiwafer Technology Co Ltd
Original Assignee
Chengdu Hiwafer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hiwafer Technology Co Ltd filed Critical Chengdu Hiwafer Technology Co Ltd
Priority to CN201710336098.1A priority Critical patent/CN107123592B/zh
Publication of CN107123592A publication Critical patent/CN107123592A/zh
Application granted granted Critical
Publication of CN107123592B publication Critical patent/CN107123592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种基于6英寸GaN器件背孔掩膜的制作方法，解决传统的GaN HEMT器件制造工艺中存在的问题，提出一种新型基于6英寸GaN/SiC器件制造中背孔掩膜的制作方法，该方法采用做光刻、溅射、剥离、电镀的工艺制作金属镍以便用于刻蚀SiC的掩膜，金属Ni厚度10μm，均匀性≤5％，侧壁角度为〉60°，背孔的直径为但不限于60μm。

Description

一种基于6英寸GaN器件背孔掩膜的制作方法
技术领域
本发明涉及一种基于6英寸GaN器件背孔掩膜的制作方法，属于集成电路制造领域。
背景技术
GaN高电子迁移率晶体管(HEMT)器件具有非常高的二维电子气(2-DEG)浓度、高饱和电子迁移速度、高击穿电压和高功率密度等优点，使得GaN HEMT器件不仅在已知微波功率应用领域具有GaAs器件无法比拟的优势，同时在新的低噪声应用领域也具有同样的优势，例如：具有更好的线性特性，在相同的噪声系数下具有更高的动态范围；具有更大的宽带特性，适合做超宽带器件；能承受更高的烧毁输入功率，可以增加整机的抗干扰能力，简化前级保护电路。因此，GaN HEMT低噪声器件及其单片集成电路(MMIC)，已成为其在微波功率器件应用后的又一个热点。
芯片制造是GaN HEMT器件形成必须经历的一部分，由于目前国内外业内绝大部分都是4吋或2吋的GaN/SiC晶圆，6吋GaN/SiC晶圆制造工艺是我司在国内率先开发的工艺，其在制造和生产过程中遇到了很多的新难题，晶背制程中的SiC刻蚀掩膜的制作就是其中之一。
由于6英寸晶圆的制造对工艺的均匀性，精度等提出了更高的要求，之前的4吋及其以下的工艺将不适用于6英寸晶圆。基于国内研究所和实验室的做法，是先用光刻胶做掩膜，然后用溅射金属镍作为刻蚀SiC的掩膜。这种方法不但耗时长，成本高，往往溅射就需要进行5个小时左右机时，实在不适合批量化生产。
本专利提出一种新型基于6英寸SiC衬底的GaN(GaN/SiC)器件制造中背孔掩膜的制作方法，可以减少生产时间，降低成本，具有较高的实际量产意义。经搜索和查询，未发现与本专利雷同或相似之专利，本专利具备首创性。
发明内容
为解决传统的GaN HEMT器件制造工艺中存在的问题，本发明开创一种新型基于6英寸GaN/SiC器件制造中背孔掩膜的制作方法，该方法采用做光刻、溅射、剥离、电镀的工艺制作金属镍以便用于刻蚀SiC的掩膜。金属Ni厚度10μm，均匀性≤5％，侧壁角度为〉60°，背孔的直径为但不限于60μm.
为解决上述技术问题，本发明采用的一个技术方案是：一种基于6英寸GaN器件背孔掩膜的制作方法，包括如下步骤：
步骤1：通过显影液冲洗晶圆表面的颗粒和异物，做出厚度为2μm，直径为80μm的背孔形貌的光刻胶弧岛，采用光刻工艺将掩膜版上的图形转移到覆盖有光刻胶的晶圆上；
步骤2：使用10％盐酸清洗晶圆表面氧化物，并在清洗后的整个晶圆表面溅射一层金属作为电镀的起镀层；
步骤3：湿法浸泡进行剥离，将光刻胶溶解，露出器件衬底材料表面，带走光刻胶上面覆盖的溅射金属；
步骤4：在剥离后剩余的金属起镀层通电，浸泡在氨基磺酸镍溶液中，在镍源处通正电，将镍离子化，在晶圆表面通负电，让镍离子得电子，附着在导电的金属起镀层通过时间控制将会形成厚度10μm的镍电镀层；
步骤5：检查器件配片的厚度和均匀性，以及背孔的尺寸，用于反应耦合等离子体的SiC刻蚀。
优选地，所述光刻过程采用365nm波长紫外线光源，曝光时间75s。
优选地，所述溅射金属包括与衬底附着的金属Ti层和金属Au层，所述Ti层厚度Au层厚度
优选地，电镀金属镍作为刻蚀SiC的掩膜，整个过程为20min，Ni金属厚度为10μm，应力150MPa，电流3.3A，电镀时间1080s。
区别于现有技术的情况，本发明的有益效果是：
(1)使用的是6英寸晶圆，对晶圆有效面积的利用率提高；
(2)增加产能，降低成本；
(3)降低电镀Ni的翘曲度；
(4)减少工艺步骤，减少机时，提高利用率和适合量产。
(5)适用于所有基于6英寸SiC衬底的器件背孔制造。
附图说明
图1为本发明背孔硬掩膜制作方法流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1提供的一种基于6英寸GaN器件背孔掩膜的制作方法，包括如下步骤：
步骤1：通过显影液冲洗晶圆表面的颗粒和异物，做出厚度为2μm，直径为80μm的背孔形貌的光刻胶弧岛，采用光刻工艺将掩膜版上的图形转移到覆盖有光刻胶的晶圆上，所述光刻过程采用365nm波长紫外线光源，曝光时间75s；
步骤2：使用10％盐酸清洗晶圆表面氧化物，并在清洗后的整个晶圆表面溅射一层金属作为电镀的起镀层，所述溅射金属包括与衬底附着的金属Ti层和金属Au层，所述Ti层厚度Au层厚度
步骤3：湿法浸泡进行剥离，将光刻胶溶解，露出器件衬底材料表面，带走光刻胶上面覆盖的溅射金属，因为溅射后的金属与光刻胶没有黏附，所以容易被剥离掉，漏出SiC材料表面，而SiC衬底材料为高阻型不导电，因而不会被电镀上金属。这样在晶圆表面剩余的没有被光刻胶覆盖的区域会因为金属钛和碳化硅的附着而留下，从而导电以便进行电镀。
步骤4：在剥离后剩余的金属起镀层通电，浸泡在氨基磺酸镍溶液中，在镍源处通正电，将镍离子化，在晶圆表面通负电，让镍离子得电子，附着在导电的金属起镀层通过时间控制将会形成厚度10μm的镍电镀层，电镀金属镍作为刻蚀SiC的掩膜，整个过程为20min，Ni金属厚度为10μm，应力150MPa，电流3.3A，电镀时间1080s；
步骤5：检查器件配片的厚度和均匀性，以及背孔的尺寸，用于反应耦合等离子体的SiC刻蚀。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (4)

1.一种基于6英寸GaN器件背孔掩膜的制作方法，包括如下步骤：
步骤1：通过显影液冲洗晶圆表面的颗粒和异物，做出厚度为2μm，直径为80μm的背孔形貌的光刻胶弧岛，采用光刻工艺将掩膜版上的图形转移到覆盖有光刻胶的晶圆上；
步骤2：使用10%盐酸清洗晶圆表面氧化物，并在清洗后的整个晶圆表面溅射一层金属作为电镀的起镀层；
步骤3：湿法浸泡进行剥离，将光刻胶溶解，露出器件衬底材料表面，带走光刻胶上面覆盖的溅射金属；
步骤4：在剥离后剩余的金属起镀层通电，浸泡在氨基磺酸镍溶液中，在镍源处通正电，将镍离子化，在晶圆表面通负电，让镍离子得电子，附着在导电的金属起镀层通过时间控制将会形成厚度10μm的镍电镀层；
步骤5：检查器件配片的厚度和均匀性，以及背孔的尺寸，用于反应耦合等离子体的SiC刻蚀。
2.根据权利要求1所述的基于6英寸GaN器件背孔掩膜的制作方法，其特征在于：所述光刻过程采用365nm波长紫外线光源，曝光时间75s。
3.根据权利要求1所述的基于6英寸GaN器件背孔掩膜的制作方法，其特征在于：电镀金属镍作为刻蚀SiC的掩膜，整个过程为20min，Ni金属厚度为10μm，应力150MPa，电流3.3A，电镀时间1080s。
4.根据权利要求1所述的基于6英寸GaN器件背孔掩膜的制作方法，其特征在于：所述溅射金属包括与衬底附着的金属Ti层和金属Au层，所述Ti层厚度500 Å，Au层厚度1000 Å。
CN201710336098.1A 2017-05-12 2017-05-12 一种基于6英寸GaN器件背孔掩膜的制作方法 Active CN107123592B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710336098.1A CN107123592B (zh) 2017-05-12 2017-05-12 一种基于6英寸GaN器件背孔掩膜的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710336098.1A CN107123592B (zh) 2017-05-12 2017-05-12 一种基于6英寸GaN器件背孔掩膜的制作方法

Publications (2)

Publication Number Publication Date
CN107123592A CN107123592A (zh) 2017-09-01
CN107123592B true CN107123592B (zh) 2019-12-13

Family

ID=59727926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710336098.1A Active CN107123592B (zh) 2017-05-12 2017-05-12 一种基于6英寸GaN器件背孔掩膜的制作方法

Country Status (1)

Country Link
CN (1) CN107123592B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530795A (zh) * 2020-08-21 2021-03-19 中国工程物理研究院电子工程研究所 基于小角度深刻蚀工艺的碳化硅功率器件终端及制作方法
CN112133626B (zh) * 2020-10-12 2023-06-06 成都海威华芯科技有限公司 一种金属硬掩膜的制作方法和晶圆

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651119A (zh) * 2009-08-05 2010-02-17 河北工业大学 GaN场效应晶体管和单片电路台形接地通孔的制作方法
CN105258788A (zh) * 2015-10-23 2016-01-20 清华大学 一种用于高温条件下振动传感器起振元件及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651119A (zh) * 2009-08-05 2010-02-17 河北工业大学 GaN场效应晶体管和单片电路台形接地通孔的制作方法
CN105258788A (zh) * 2015-10-23 2016-01-20 清华大学 一种用于高温条件下振动传感器起振元件及其制备方法

Also Published As

Publication number Publication date
CN107123592A (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
CN103346094B (zh) 一种微波薄膜电路的刻蚀方法
CN103140026B (zh) 陶瓷覆铜板及其制备方法
CN108133999B (zh) 一种led芯片结构及其制备方法
CN107123592B (zh) 一种基于6英寸GaN器件背孔掩膜的制作方法
CN108122749B (zh) 一种基于图形化载片的SiC基GaN_HEMT背面工艺
US20210217879A1 (en) Gan rectifier suitable for operating under 35ghz alternating-current frequency, and preparation method therefor
CN111192825A (zh) 碳化硅肖特基二极管及其制造方法
WO2014187235A1 (zh) 一种直接贴焊的半导体发光共晶晶片的制造方法
CN110854066A (zh) 一种半导体电镀方法
CN107731972A (zh) 一种长条阵列式纳米发光二极管及其制备方法
CN116387428B (zh) 一种led芯片制备方法
CN104659165B (zh) 一种GaN基发光二极管芯片的制备方法
CN103632926B (zh) 一种用于超薄石英基片上电镀薄膜电路图形的方法
CN104300048A (zh) 一种GaN基发光二极管芯片的制备方法
WO2016173311A1 (zh) 一种砷化镓基半导体器件的制作方法
CN110112072A (zh) 阵列基板的制造方法和阵列基板
CN109346405B (zh) 一种GaN基SBD倒装芯片的制备方法
CN110034016B (zh) 一种半导体芯片正面铝层可焊化方法
JPS6067668A (ja) スパッタリング装置
Li et al. III-Nitride LED Chip Fabrication Techniques
CN207811856U (zh) 低镀膜金属耗量的镀膜坩埚
TW201515084A (zh) 在半導體元件中形成晶圓貫孔之製程方法
KR100585032B1 (ko) 플라즈마 처리장치의 전극구조 및 제조방법
CN110071044A (zh) 场效应管的制备方法和场效应管
CN215377431U (zh) 一种发光二极管芯片结构及发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant