CN112133626B - 一种金属硬掩膜的制作方法和晶圆 - Google Patents

一种金属硬掩膜的制作方法和晶圆 Download PDF

Info

Publication number
CN112133626B
CN112133626B CN202011084991.8A CN202011084991A CN112133626B CN 112133626 B CN112133626 B CN 112133626B CN 202011084991 A CN202011084991 A CN 202011084991A CN 112133626 B CN112133626 B CN 112133626B
Authority
CN
China
Prior art keywords
hard mask
metal hard
wafer
layer
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011084991.8A
Other languages
English (en)
Other versions
CN112133626A (zh
Inventor
冯琪琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hiwafer Technology Co Ltd
Original Assignee
Chengdu Hiwafer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hiwafer Technology Co Ltd filed Critical Chengdu Hiwafer Technology Co Ltd
Priority to CN202011084991.8A priority Critical patent/CN112133626B/zh
Publication of CN112133626A publication Critical patent/CN112133626A/zh
Application granted granted Critical
Publication of CN112133626B publication Critical patent/CN112133626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种金属硬掩膜的制作方法和晶圆，方法包括以下步骤：在晶圆衬底表面制作有机物隔离层；在有机物隔离层上沉积金属硬掩膜层；所述金属硬掩膜层用于实现将器件区图形转移至晶圆衬底。本发明在晶圆与金属硬掩膜之间使用有机物做隔离层，具有以下优点：①采用该种方式隔离层生成工艺难度小，易实现。②可使用有机溶剂去除隔离层，不会对晶圆表面及其金属结构造成损伤。从而可以解决现有技术金属硬掩膜层去除不干净易造成器件失效的问题，即如果金属硬掩膜层去除不干净，会造成短路；同时也可以解决现有技术的金属硬掩膜层在一定条件下，存在作为杂质，为衬底掺杂的风险，不利于后续的工艺整合。

Description

一种金属硬掩膜的制作方法和晶圆
技术领域
本发明涉及半导体制作领域，尤其涉及一种金属硬掩膜的制作方法和晶圆。
背景技术
hard mask工艺(硬掩膜工艺)是一种广泛应用于高硬度衬底晶圆加工、多重光刻工艺的一项技术，常用于蚀刻工艺的图形制作。
在现有技术中，常见的hard mask工艺流程为：(1)将硬掩膜层沉积在衬底上；(2)使用光刻胶在硬掩模层上形成对应图形；(3)通过蚀刻工艺将图形转移到硬掩膜层上；(4)去除表面的光刻胶；(5)通过蚀刻工艺将硬掩膜层上的图形转移到衬底上；(6)去除硬掩膜层。
然而其具有以下三个缺点：(1)采用Hard mask工艺使用的掩膜难去除：在上述第(5)步的蚀刻过程中，多采用湿法和干法蚀刻，长时间的蚀刻，容易在表面残留反应生成物，存在后续硬掩膜难以去除的风险；(2)Hard mask去除不干净易造成器件失效：金属硬掩膜去除不干净，会造成短路；(3)传统的金属Hard mask在一定条件下，存在作为杂质，为衬底掺杂的风险，不利于后续的工艺整合。
因此，针对上述缺点，部分现有技术在晶圆和金属硬掩膜间使用隔离层，其中隔离层与晶圆直接接触；同时隔离层为氧化硅(SiO)、氮化硅(SiN)等含硅物质。但是采用该方法，存在以下两个问题：
(1)隔离层生成工艺温度较高(例如当采用SiN做隔离层时，SiN生长工艺温度大于200℃)，有明显应力影响等问题，工艺难度较大且易对器件性能造成影响：如针对GaN等应力器件。
(2)隔离层的去除易对晶圆造成损伤：①湿法去除：多使用酸碱化学溶剂，如BOE，易对晶圆表面的金属电路造成腐蚀；②干法去除：RIE蚀刻，工艺过程中，由于等离子体轰击作用，易对衬底造成损伤；尤其是针对SiC蚀刻过程中，介质无法承受工艺。
发明内容
本发明的目的在于克服现有技术的不足，针对采用金属掩膜层的方式，提供一种金属硬掩膜的制作方法和晶圆，解决现有技术采用含硅物质的隔离层生成工艺温度高对器件性能造成影响、以及含硅物质的隔离层去除易对晶圆造成损伤的问题。
本发明的目的是通过以下技术方案来实现的：
一种金属硬掩膜的制作方法，包括以下步骤：
在晶圆衬底表面制作有机物隔离层；
在有机物隔离层上沉积金属硬掩膜层；所述金属硬掩膜层用于实现将器件区图形转移至晶圆衬底。
进一步地，所述晶圆包括GaAs、Si、InP。
进一步地，所述方法还包括：
使用溶液对晶圆衬底表面进行清洗预处理，去除包括表面颗粒和/或有机物在内的杂质。
进一步地，所述溶液包括氨水、稀盐酸、磷酸、双氧水中的一种或者多种。
进一步地，所述实现将器件区图形转移至晶圆衬底，具体包括：
在金属硬掩膜层上形成具有器件区图形的光刻胶层，并将所述器件区图形转移至有机物隔离层和金属硬掩膜层；
去除所述光刻胶层后，将所述器件区图形转移至晶圆衬底；
去除有机物隔离层和金属硬掩膜层。
进一步地，所述去除有机物隔离层和金属硬掩膜层包括湿法去除、干法去除中的一种或者两种。
进一步地，所述的有机物隔离层为光刻胶、聚酰亚胺、PBO。
进一步地，所述的在有机物隔离层上沉积金属硬掩膜层，具体工艺温度不超过100℃。
进一步地，所述金属硬掩膜层的材料为Ni、Ti、Au、Al、W及其合金。
进一步地，所述方法还包括：
在器件区图形转移至晶圆衬底后，利用等离子体轰击晶圆表面去除表面残留物。
本发明的第二方面，提供一种晶圆，采用所述的方法制作。
本发明的有益效果是：
(1)在本发明的一示例性实施例中，采用金属硬掩膜的方式进行制作，可以解决现有技术直接采用光刻胶作为掩膜所存在的问题：由于被蚀刻的材料蚀刻加工难度较大，一般的光刻胶由于材质软、在蚀刻环境下容易反应等问题，无法直接使用。因此，在该示例性实施例中，采用金属硬掩膜的方式进行图形制作。
同时，在该示例性实施例中，晶圆与金属硬掩膜之间使用有机物做隔离层，具有以下优点：①采用该种方式隔离层生成工艺难度小，易实现。②可使用有机溶剂去除隔离层，不会对晶圆表面及其金属结构造成损伤。从而可以解决现有技术金属硬掩膜层去除不干净易造成器件失效的问题，即如果金属硬掩膜层去除不干净，会造成短路；同时也可以解决现有技术的金属硬掩膜层在一定条件下，存在作为杂质，为衬底掺杂的风险，不利于后续的工艺整合。
(2)在本发明的一示例性实施例中，使用溶液对晶圆衬底表面进行清洗预处理，去除包括表面颗粒和/或有机物在内的杂质，从而实现清洁晶圆表面，增加隔离层粘附性的效果。
(3)在本发明的一示例性实施例中，公开了将器件区图形转移至晶圆衬底的具体实现方式。
(4)在本发明的一示例性实施例中，在器件区图形转移至晶圆衬底后，利用等离子体轰击晶圆表面去除表面残留物。
附图说明
图1为本发明一示例性实施例公开的方法流程图；
图2～图7为本发明若干示例性实施例公开的具体实现示意图；
图中，1-晶圆衬底，2-有机物隔离层，3-金属硬掩膜层，4-光刻胶层。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，属于“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参见图1，图1示出了本发明一示例性实施例公开的一种金属硬掩膜的制作方法的流程图，包括以下步骤：
如图2所示，在晶圆衬底1表面制作有机物隔离层2；
如图3所示，在有机物隔离层2上沉积金属硬掩膜层3；所述金属硬掩膜层3用于实现将器件区图形转移至晶圆衬底1。
该示例性实施例中的所述晶圆材料可以包括GaAs、Si、InP，也可以包括其他材料，只要能达到下述效果。
具体地，在该示例性实施例中采用金属硬掩膜的方式进行制作，可以解决现有技术直接采用光刻胶作为掩膜所存在的问题：由于被蚀刻的材料蚀刻加工难度较大，一般的光刻胶由于材质软、在蚀刻环境下容易反应等问题，无法直接使用。因此，在该示例性实施例中，采用金属硬掩膜的方式进行图形制作。hard mask可以为化学属性稳定的金属，如Ni、Ti、Au、Al、W及其合金等。
因此，优选地，在一示例性实施例中，所述的在有机物隔离层2上沉积金属硬掩膜层3，具体工艺温度不超过100℃。
同时，在该示例性实施例中，晶圆与金属硬掩膜之间使用有机物做隔离层，具有以下优点：
(1)采用该种方式隔离层生成工艺难度小，易实现。
例如在本申请中，有机物隔离层可直接在晶圆表面旋涂烘烤，工艺时间短，工艺温度<200℃，工艺难度小，易实现；而采用现有技术氧化硅、氮化硅等含硅物质作为隔离层，氧硅及氮硅需要在设备真空腔体内，以>200℃的工艺温度形成，且对工艺过程的温度稳定性及反应气体纯度有极高要求，工艺难度大，不易实现。
(2)可使用有机溶剂去除隔离层，不会对晶圆表面造成损伤。从而可以解决现有技术金属硬掩膜层3去除不干净易造成器件失效的问题，即如果金属硬掩膜层3去除不干净，会造成短路；
(3)同时隔离层使金属硬掩模与晶圆表面无直接接触，也可以解决现有技术的金属硬掩膜层3在一定条件下，存在作为杂质，为衬底掺杂的风险，不利于后续的工艺整合。
其中，在一优选示例性实施例中，所述的有机物隔离层2为光刻胶、聚酰亚胺、PBO，对应的有机溶剂可以为显影液、NMP、IPA、EKC等。对应的有机物隔离层2的厚度为0.5um-4um。
更优地，在一示例性实施例中，所述方法还包括：
使用溶液对晶圆衬底1表面进行清洗预处理，去除包括表面颗粒和/或有机物在内的杂质。
即在执行上述所有步骤之前，该示例性实施例首先进行预处理，从而实现清洁晶圆表面，增加隔离层粘附性的效果。(常规清洗、表面洁净度影响有机隔离层粘附性)
更优地，在一示例性实施例中，上述示例性实施例中所述溶液包括氨水、稀盐酸、磷酸、双氧水中的一种或者多种。
更优地，在一示例性实施例中，如图1所示，所述实现将器件区图形转移至晶圆衬底1，具体包括：
如图4所示，在金属硬掩膜层3上形成具有器件区图形的光刻胶层4，如图5所示，并将所述器件区图形转移至有机物隔离层2和金属硬掩膜层3；
如图5所示，去除所述光刻胶层4后，如图6所示，将所述器件区图形转移至晶圆衬底1；
如图7所示，去除有机物隔离层2和金属硬掩膜层3。
更优地，在一示例性实施例中，具体采用光刻和蚀刻硬掩膜层工艺实现转移；另外，所述去除有机物隔离层2和金属硬掩膜层3包括湿法去除、干法去除中的一种或者两种。
其中如果使用干法与湿法结合的处理方式，可避免表面损伤。
更优地，在一示例性实施例中，所述方法还包括：
在器件区图形转移至晶圆衬底1后，利用等离子体轰击晶圆表面去除表面残留物。
其中，轰击用的等离子体包含但不限于O2、Ar2。而表面残留物主要包括通过有机溶剂对有机物隔离层2留下的残留物，使用等离子体轰击可有效清洁晶圆表面。
另外，在本发明的又一示例性实施例中，提供一种晶圆，采用上述任一示例性实施例所述的方法制作。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其他不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (7)

1.一种金属硬掩膜的制作方法，其特征在于：包括以下步骤：
在晶圆衬底表面制作有机物隔离层；
在有机物隔离层上沉积金属硬掩膜层；所述金属硬掩膜层用于实现将器件区图形转移至晶圆衬底；
在器件区图形转移至晶圆衬底后，利用等离子体轰击晶圆表面去除表面残留物；
所述实现将器件区图形转移至晶圆衬底，具体包括：
在金属硬掩膜层上形成具有器件区图形的光刻胶层，并将所述器件区图形转移至有机物隔离层和金属硬掩膜层；
去除所述光刻胶层后，将所述器件区图形转移至晶圆衬底；
去除有机物隔离层和金属硬掩膜层；
其中，使用有机溶剂去除隔离层；表面残留物包括通过有机溶剂去除有机物隔离层留下的残留物。
2.根据权利要求1所述的一种金属硬掩膜的制作方法，其特征在于：所述方法还包括：
使用溶液对晶圆衬底表面进行清洗预处理，去除包括表面颗粒和/或有机物在内的杂质。
3.根据权利要求2所述的一种金属硬掩膜的制作方法，其特征在于：所述溶液包括氨水、稀盐酸、磷酸、双氧水中的一种或者多种。
4.根据权利要求1所述的一种金属硬掩膜的制作方法，其特征在于：所述的有机物隔离层为光刻胶、聚酰亚胺、PBO。
5.根据权利要求1所述的一种金属硬掩膜的制作方法，其特征在于：所述的在有机物隔离层上沉积金属硬掩膜层，具体工艺温度不超过100°C。
6.根据权利要求1所述的一种金属硬掩膜的制作方法，其特征在于：所述金属硬掩膜层的材料为Ni、Ti、Au、Al、W及其合金。
7.一种晶圆，其特征在于：采用如权利要求1~6中任意一项所述的方法制作。
CN202011084991.8A 2020-10-12 2020-10-12 一种金属硬掩膜的制作方法和晶圆 Active CN112133626B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011084991.8A CN112133626B (zh) 2020-10-12 2020-10-12 一种金属硬掩膜的制作方法和晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011084991.8A CN112133626B (zh) 2020-10-12 2020-10-12 一种金属硬掩膜的制作方法和晶圆

Publications (2)

Publication Number Publication Date
CN112133626A CN112133626A (zh) 2020-12-25
CN112133626B true CN112133626B (zh) 2023-06-06

Family

ID=73852536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011084991.8A Active CN112133626B (zh) 2020-10-12 2020-10-12 一种金属硬掩膜的制作方法和晶圆

Country Status (1)

Country Link
CN (1) CN112133626B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399192A (zh) * 2007-09-30 2009-04-01 中芯国际集成电路制造(上海)有限公司 栅极及nmos晶体管的制作方法
CN101592876A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 凸点下金属层和连接垫层的形成方法
CN103247525A (zh) * 2012-02-13 2013-08-14 诺发系统公司 用于蚀刻有机硬掩膜的方法
CN103390630A (zh) * 2013-07-17 2013-11-13 深圳市华星光电技术有限公司 基于有机p-n结的红外探测器件及其制作方法与使用该器件的红外图像探测器
CN106486355A (zh) * 2016-12-20 2017-03-08 成都海威华芯科技有限公司 一种InGaP的湿法刻蚀方法
CN108010835A (zh) * 2016-10-28 2018-05-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258732B1 (en) * 1999-02-04 2001-07-10 International Business Machines Corporation Method of forming a patterned organic dielectric layer on a substrate
CN101501835B (zh) * 2006-08-18 2011-06-01 和舰科技(苏州)有限公司 一种用自对准氮化硅掩模形成浅沟槽隔离的方法
US8138093B2 (en) * 2009-08-12 2012-03-20 International Business Machines Corporation Method for forming trenches having different widths and the same depth
CN103021838B (zh) * 2011-09-27 2015-04-29 中芯国际集成电路制造(上海)有限公司 无定形碳处理方法及采用无定形碳作为硬掩膜的刻蚀方法
US8772183B2 (en) * 2011-10-20 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an integrated circuit
CN103779268B (zh) * 2012-10-26 2016-08-31 中芯国际集成电路制造(上海)有限公司 互连结构中形成图案化金属硬掩膜的方法
CN104124137B (zh) * 2013-04-28 2017-06-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104681483B (zh) * 2013-11-29 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN107123592B (zh) * 2017-05-12 2019-12-13 成都海威华芯科技有限公司 一种基于6英寸GaN器件背孔掩膜的制作方法
CN109216165B (zh) * 2017-07-06 2020-11-03 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
US10510540B2 (en) * 2017-07-15 2019-12-17 Micromaterials Llc Mask scheme for cut pattern flow with enlarged EPE window
US10312089B1 (en) * 2017-11-29 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for controlling an end-to-end distance in semiconductor device
US10395925B2 (en) * 2017-12-28 2019-08-27 International Business Machines Corporation Patterning material film stack comprising hard mask layer having high metal content interface to resist layer
US10840441B2 (en) * 2018-09-14 2020-11-17 International Business Machines Corporation Diamond-like carbon hardmask for MRAM

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399192A (zh) * 2007-09-30 2009-04-01 中芯国际集成电路制造(上海)有限公司 栅极及nmos晶体管的制作方法
CN101592876A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 凸点下金属层和连接垫层的形成方法
CN103247525A (zh) * 2012-02-13 2013-08-14 诺发系统公司 用于蚀刻有机硬掩膜的方法
CN103390630A (zh) * 2013-07-17 2013-11-13 深圳市华星光电技术有限公司 基于有机p-n结的红外探测器件及其制作方法与使用该器件的红外图像探测器
CN108010835A (zh) * 2016-10-28 2018-05-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN106486355A (zh) * 2016-12-20 2017-03-08 成都海威华芯科技有限公司 一种InGaP的湿法刻蚀方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
光掩膜缺陷和清洗：一种新环境;Franklin Kalk;Joseph Gordon;David Chan;;集成电路应用(第Z2期);全文 *

Also Published As

Publication number Publication date
CN112133626A (zh) 2020-12-25

Similar Documents

Publication Publication Date Title
US6890391B2 (en) Method of manufacturing semiconductor device and apparatus for cleaning substrate
CN111399350B (zh) 一种图案化光敏bcb半导体结构的制备方法
US20070037400A1 (en) Composition and methods removing polysilicon
CN103137469A (zh) 一种非感光性聚酰亚胺钝化层的制作方法
JP7322704B2 (ja) コバルト、アルミナ、層間絶縁膜、窒化シリコンのダメージを抑制した組成液及びこれを用いた洗浄方法
CN112133626B (zh) 一种金属硬掩膜的制作方法和晶圆
US20080132077A1 (en) Method for manufacturing a fin field effect transistor
US20040232547A1 (en) High aspect ratio contact surfaces having reduced contaminants
CN112863999B (zh) 刻蚀方法
JP2008047810A (ja) 半導体装置の製造方法
US20080176401A1 (en) Method for forming contact hole
CN106847740B (zh) 一种形成空气隙/铜互连的工艺方法
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
KR20200102617A (ko) 산화 갈륨의 표면 처리 방법
JPH05109702A (ja) 半導体装置の製造方法
CN106298494B (zh) 一种多晶硅刻蚀方法
TWI779953B (zh) 一種半導體元件的溼式清洗製備方法
TWI840818B (zh) 半導體元件的重工方法
US6576563B2 (en) Method of manufacturing a semiconductor device employing a fluorine-based etch substantially free of hydrogen
CN114695252A (zh) 一种金属层的形成方法
US6403489B1 (en) Method for removing polymer stacked on a lower electrode within an etching reaction chamber
WO2013064023A1 (zh) 一种形成金属回路的方法
JP6823662B2 (ja) 電子チップへの接続部を製造する方法
CN115831738A (zh) 半导体器件的制造方法
CN118053744A (zh) 一种形成致密形貌源场板金属制造方法及源场板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant