CN101399192A - 栅极及nmos晶体管的制作方法 - Google Patents
栅极及nmos晶体管的制作方法 Download PDFInfo
- Publication number
- CN101399192A CN101399192A CNA2007100468100A CN200710046810A CN101399192A CN 101399192 A CN101399192 A CN 101399192A CN A2007100468100 A CNA2007100468100 A CN A2007100468100A CN 200710046810 A CN200710046810 A CN 200710046810A CN 101399192 A CN101399192 A CN 101399192A
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- manufacture method
- hard mask
- pass transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种栅极的制作方法，包括：提供依次带有栅介电层、多晶硅层、硬掩膜层及图案化光刻胶层的半导体衬底；以光刻胶层为掩膜，刻蚀硬掩膜层和多晶硅层至露出栅介电层，形成栅极，所述栅极两侧形成有聚合物层；依次去除光刻胶层和硬掩膜层后，去除聚合物层。本发明还提供一种NMOS晶体管的形成方法。本发明在去除硬掩膜层后再去除聚合物层，由于聚合物层在去除硬掩膜层过程中对栅极两侧的保护，使栅极不因均匀性问题而被破坏，保持完整。
Description
技术领域
本发明涉及半导体器件制造领域，尤其涉及栅极及NMOS晶体管的制作方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，集成电路晶片朝向更高的元件密度、高集成度方向发展，半导体器件的栅极尺寸变得越来越细且长度变得较以往更短。
在现有技术中，MOS晶体管的栅极的形成以图案化光刻胶层为掩膜，采用干法蚀刻法刻蚀栅介电层上的硬掩膜层和多晶硅层，形成栅极，由于在刻蚀过程中，光刻胶层与干法蚀刻气体反应，使栅极两侧产生聚合物层，影响栅极长度，因此需要去除聚合物层以恢复栅极长度。
现有在形成栅极的工艺中去除聚合物层的过程，如图1所示，在半导体衬底100上形成栅介电层102，所述形成栅介电层102的方法为热氧化法或化学气相沉积法；用化学气相沉积法在栅介电层102上沉积多晶硅层104；用物理气相沉积或化学气相沉积方法在多晶硅层104上形成硬掩膜层106，所述硬掩膜层106的材料为氮化硅或氮氧化硅等，用以在刻蚀过程中保护多晶硅层104；用旋涂法在硬掩膜层106上形成光刻胶层108，经过曝光显影工艺，在光刻胶层108上形成与后续形成的源/漏极位置对应的开口109。
如图2所示，以光刻胶层108为掩膜，沿开口109，用干法蚀刻法刻蚀硬掩膜层106和多晶硅层104至露出栅介电层102，形成栅极104a，由于在刻蚀过程中，光刻胶层与干法蚀刻气体反应，使栅极104a两侧产生厚度为2nm～8nm的聚合物层110；灰化法去除光刻胶层108。
如图3所示，用湿法酸洗将聚合物层110去除，露出栅极104a。
如图4所示，用湿法蚀刻法去除硬掩膜层106，具体为酸蚀法，采用的酸蚀溶液为磷酸。
在申请号为200410093459的中国专利申请中，还可以发现更多与上述技术方案相关的信息，形成栅极结构的方法。
现有在形成栅极过程中，在对硬掩膜层进行刻蚀的时候，由于栅极两侧没有膜层保护，对栅极也会产生一定的腐蚀，并且栅极中多晶硅的均匀性不好，栅极经过腐蚀后，边缘产生凹陷，从而会影响器件特性。
发明内容
本发明解决的问题是提供一种栅极及NMOS晶体管的制作方法，防止栅极边缘产生凹陷。
为解决上述问题，本发明提供一种栅极的制作方法，包括：提供依次带有栅介电层、多晶硅层、硬掩膜层及图案化光刻胶层的半导体衬底；以光刻胶层为掩膜，刻蚀硬掩膜层和多晶硅层至露出栅介电层，形成栅极，所述栅极两侧形成有聚合物层；依次去除光刻胶层和硬掩膜层后，去除聚合物层。
可选的，所述去除硬掩膜层的方法为湿法蚀刻法。所述湿法蚀刻法采用的溶液为磷酸，浓度为98％。
可选的，所述去除光刻胶层的方法为灰化法。所述灰化法所需的温度为240℃～280℃。
可选的，所述聚合物层是由光刻胶层与刻蚀气体反应形成。所述聚合物层的材料为碳氢氯化合物和氟硅氧化合物。去除聚合物层的方法为湿法酸洗。所述酸洗溶液为氢氟酸、氢氧化铵和双氧水组合。
本发明提供一种NMOS晶体管的制作方法，包括：提供依次带有栅介电层、多晶硅层、硬掩膜层及图案化光刻胶层的半导体衬底；以光刻胶层为掩膜，刻蚀硬掩膜层和多晶硅层至露出栅介电层，形成栅极，所述栅极两侧形成有聚合物层；依次去除光刻胶层和硬掩膜层后，去除聚合物层；在栅极两侧形成侧墙；在栅极两侧的半导体衬底内形成源/漏极。
可选的，所述去除硬掩膜层的方法为湿法蚀刻法。所述湿法蚀刻法采用的溶液为磷酸，浓度为98％。
可选的，所述去除光刻胶层的方法为灰化法。所述灰化法所需的温度为240℃～280℃。
可选的，所述聚合物层包括是由光刻胶层与刻蚀气体反应形成。所述聚合物层的材料为碳氢氯化合物和氟硅氧化合物。去除聚合物层的方法为湿法酸洗。所述酸洗溶液为氢氟酸、氢氧化铵和双氧水组合。
与现有技术相比，上述方案具有以下优点：在去除硬掩膜层后再去除聚合物层，由于聚合物层在去除硬掩膜层过程中对栅极两侧的保护，使栅极不因均匀性问题而被破坏，保持完整。
附图说明
图1至图4是现有工艺制作栅极的示意图；
图5是本发明制作栅极的具体实施方式流程图；
图6至图9是本发明制作栅极的实施例示意图；
图10是本发明制作NMOS晶体管的具体实施方式流程图；
图11至图14是本发明制作NMOS晶体管的实施例示意图。
具体实施方式
本发明在去除硬掩膜层后再去除聚合物层，由于聚合物层在去除硬掩膜层过程中对栅极两侧的保护，使栅极不因均匀性问题而被破坏，保持完整。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图5是本发明制作栅极的具体实施方式流程图。如图5所示，执行步骤S101，提供依次带有栅介电层、多晶硅层、硬掩膜层及图案化光刻胶层的半导体衬底；执行步骤S102，以光刻胶层为掩膜，刻蚀硬掩膜层和多晶硅层至露出栅介电层，形成栅极，所述栅极两侧形成有聚合物层；执行步骤S103，依次去除光刻胶层和硬掩膜层后，去除聚合物层。
图6至图10是本发明制作栅极的实施例示意图。如图6所示，提供半导体衬底200；在半导体衬底200上形成栅介电层202，所述形成栅介电层202的方法为热氧化法或化学气相沉积法；用化学气相沉积法在栅介电层202上沉积多晶硅层204；用物理气相沉积或化学气相沉积方法在多晶硅层204上形成硬掩膜层206，所述硬掩膜层206的材料为氮化硅或氮氧化硅等，用以在刻蚀过程中保护多晶硅层204；用旋涂法在硬掩膜层206上形成光刻胶层208，经过曝光显影工艺，在光刻胶层208上形成与后续形成的源/漏极位置对应的开口209。
如图7所示，以光刻胶层208为掩膜，沿开口209，用干法蚀刻法刻蚀硬掩膜层206和多晶硅层204至露出栅介电层202，形成栅极204a，由于在刻蚀过程中，光刻胶层与干法蚀刻气体反应，使栅极204a两侧产生厚度为2nm～8nm的聚合物层210，用以在后续去除硬掩膜层206时保护栅极204a，所述聚合物层210的材料为碳氢氯化合物和氟硅氧化合物；灰化法去除光刻胶层208。
本实施例中，所述聚合物层210的具体厚度例如2nm、3nm、4nm、5nm、6nm、7nm或8nm等。
如图8所示，用湿法蚀刻法去除硬掩膜层206，具体为酸蚀法，采用的酸蚀溶液为磷酸，浓度为98％。
如图9所示，用湿法酸蚀方法将聚合物层210去除，露出栅极204a，所述酸洗溶液为氢氟酸、氢氧化铵和双氧水组合。
现有技术在对硬掩膜层206进行刻蚀的时候，由于栅极204a两侧没有膜层保护，对栅极204a也会产生一定的腐蚀，并且栅极204a中多晶硅的均匀性不好，栅极经过腐蚀后，边缘产生凹陷，从而影响器件特性。
本实施例中，在去除硬掩膜层206后再去除聚合物层210，由于聚合物层210在去除硬掩膜层206过程中对栅极204a两侧的保护，使栅极204a不因均匀性问题而被破坏，保持完整。
图10是本发明制作NMOS晶体管的具体实施方式流程图。如图10所示，执行步骤S201，提供依次带有栅介电层、多晶硅层、硬掩膜层及图案化光刻胶层的半导体衬底；执行步骤S202，以光刻胶层为掩膜，刻蚀硬掩膜层和多晶硅层至露出栅介电层，形成栅极，所述栅极两侧形成有聚合物层；执行步骤S203，依次去除光刻胶层和硬掩膜层后，去除聚合物层；执行步骤S204，在栅极两侧形成侧墙；执行步骤S205，在栅极两侧的半导体衬底内形成源/漏极。
图11至图14是本发明制作NMOS晶体管的实施例示意图。如图11所示，提供半导体衬底300；在半导体衬底300上形成栅介电层302，所述形成栅介电层302的方法为热氧化法或化学气相沉积法；用化学气相沉积法在栅介电层302上沉积多晶硅层304；用物理气相沉积或化学气相沉积方法在多晶硅层304上形成硬掩膜层306，所述硬掩膜层306的材料为氮化硅或氮氧化硅等，用以在刻蚀过程中保护多晶硅层304；用旋涂法在硬掩膜层306上形成光刻胶层308，经过曝光显影工艺，在光刻胶层308上形成与后续形成的源/漏极位置对应的开口309。
本实施例中，在形成NMOS晶体管的多晶硅层304时，为使NMOS晶体管与PMOS晶体管内电子传输特性一致，需要在沉积多晶硅层304时，将离子掺杂入多晶硅层304上层，增加多晶硅层304上层的浓度。
如图12所示，以光刻胶层308为掩膜，沿开口309，用干法蚀刻法刻蚀硬掩膜层306和多晶硅层304至露出栅介电层302，形成栅极304a，由于在刻蚀过程中，光刻胶层与干法蚀刻气体反应，使栅极304a两侧产生厚度为2nm～8nm的聚合物层310，用以在后续去除硬掩膜层306时保护栅极304a，所述聚合物层310的材料为碳氢氯化合物和氟硅氧化合物；灰化法去除光刻胶层308。
本实施例中，所述聚合物层310的具体厚度例如2nm、3nm、4nm、5nm、6nm、7nm或8nm等。
如图13所示，用湿法蚀刻法去除硬掩膜层306，具体为酸蚀法，采用的酸蚀溶液为磷酸，浓度为98％。
如图14所示，用湿法酸洗方法将聚合物层310去除，露出栅极304a，所述酸洗溶液为氢氟酸、氢氧化铵和双氧水组合；以栅极304a为掩膜，向半导体衬底300内注入P型离子，形成低掺杂漏极312；用回蚀法在栅极304a两侧形成侧墙314，所述侧墙314的材料为氧化硅、氮化硅或氧化硅-氮化硅-氧化硅等；以栅极304a及侧墙314为掩膜，向半导体衬底300内注入N型离子，形成源/漏极316。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (18)
1.一种栅极的制作方法，其特征在于，包括：
提供依次带有栅介电层、多晶硅层、硬掩膜层及图案化光刻胶层的半导体衬底；
以光刻胶层为掩膜，刻蚀硬掩膜层和多晶硅层至露出栅介电层，形成栅极，所述栅极两侧形成有聚合物层；
依次去除光刻胶层和硬掩膜层后，去除聚合物层。
2.根据权利要求1所述栅极的制作方法，其特征在于，所述去除硬掩膜层的方法为湿法蚀刻法。
3.根据权利要求2所述栅极的制作方法，其特征在于，所述湿法蚀刻法采用的溶液为磷酸，浓度为98％。
4.根据权利要求1所述栅极的制作方法，其特征在于，所述去除光刻胶层的方法为灰化法。
5.根据权利要求4所述栅极的制作方法，其特征在于，所述灰化法所需的温度为240℃～280℃。
6.根据权利要求1所述栅极的制作方法，其特征在于，所述聚合物层是由光刻胶层与刻蚀气体反应形成。
7.根据权利要求6所述栅极的制作方法，其特征在于，所述聚合物层的材料为碳氢氯化合物和氟硅氧化合物。
8.根据权利要求7所述栅极的制作方法，其特征在于，去除聚合物层的方法为湿法酸洗。
9.根据权利要求8所述栅极的制作方法，其特征在于，所述酸洗溶液为氢氟酸、氢氧化铵和双氧水组合。
10.一种NMOS晶体管的制作方法，其特征在于，包括：
提供依次带有栅介电层、多晶硅层、硬掩膜层及图案化光刻胶层的半导体衬底；
以光刻胶层为掩膜，刻蚀硬掩膜层和多晶硅层至露出栅介电层，形成栅极，所述栅极两侧形成有聚合物层；
依次去除光刻胶层和硬掩膜层后，去除聚合物层；
在栅极两侧形成侧墙；
在栅极两侧的半导体衬底内形成源/漏极。
11.根据权利要求10所述NMOS晶体管的制作方法，其特征在于，所述去除硬掩膜层的方法为湿法蚀刻法。
12.根据权利要求11所述NMOS晶体管的制作方法，其特征在于，所述湿法蚀刻法采用的溶液为磷酸，浓度为98％。
13.根据权利要求10所述NMOS晶体管的制作方法，其特征在于，所述去除光刻胶层的方法为灰化法。
14.根据权利要求13所述NMOS晶体管的制作方法，其特征在于，所述灰化法所需的温度为240℃～280℃。
15.根据权利要求10所述NMOS晶体管的制作方法，其特征在于，所述聚合物层是由光刻胶层与蚀刻气体反应形成。
16.根据权利要求15所述NMOS晶体管的制作方法，其特征在于，所述聚合物层的材料为碳氢氯化合物和氟硅氧化合物。
17.根据权利要求16所述NMOS晶体管的制作方法，其特征在于，去除聚合物层的方法为湿法酸洗。
18.根据权利要求17所述NMOS晶体管的制作方法，其特征在于，所述酸洗溶液为氢氟酸、氢氧化铵和双氧水组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710046810A CN100576453C (zh) | 2007-09-30 | 2007-09-30 | 栅极及nmos晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710046810A CN100576453C (zh) | 2007-09-30 | 2007-09-30 | 栅极及nmos晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101399192A true CN101399192A (zh) | 2009-04-01 |
| CN100576453C CN100576453C (zh) | 2009-12-30 |
Family
ID=40517632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710046810A Active CN100576453C (zh) | 2007-09-30 | 2007-09-30 | 栅极及nmos晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100576453C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446731A (zh) * | 2011-10-21 | 2012-05-09 | 上海华力微电子有限公司 | 一种改变多晶栅硬质膜去除顺序来减少氧化栅损耗的方法 |
| CN102931073A (zh) * | 2011-08-11 | 2013-02-13 | 无锡华润上华半导体有限公司 | 一种半导体器件的制作方法 |
| CN104124203A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
| CN112133626A (zh) * | 2020-10-12 | 2020-12-25 | 成都海威华芯科技有限公司 | 一种金属硬掩膜的制作方法和晶圆 |
-
2007
- 2007-09-30 CN CN200710046810A patent/CN100576453C/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931073A (zh) * | 2011-08-11 | 2013-02-13 | 无锡华润上华半导体有限公司 | 一种半导体器件的制作方法 |
| CN102931073B (zh) * | 2011-08-11 | 2015-07-01 | 无锡华润上华半导体有限公司 | 一种半导体器件的制作方法 |
| CN102446731A (zh) * | 2011-10-21 | 2012-05-09 | 上海华力微电子有限公司 | 一种改变多晶栅硬质膜去除顺序来减少氧化栅损耗的方法 |
| CN104124203A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
| CN104124203B (zh) * | 2013-04-28 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
| CN112133626A (zh) * | 2020-10-12 | 2020-12-25 | 成都海威华芯科技有限公司 | 一种金属硬掩膜的制作方法和晶圆 |
| CN112133626B (zh) * | 2020-10-12 | 2023-06-06 | 成都海威华芯科技有限公司 | 一种金属硬掩膜的制作方法和晶圆 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100576453C (zh) | 2009-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8269281B2 (en) | Method for forming gate oxide of semiconductor device | |
| US8822319B2 (en) | Method of manufacturing non-volatile memory | |
| US20150325441A1 (en) | Semiconductor fabrication method | |
| JP2008502141A (ja) | 金属ゲート集積化のためのゲートスタック及びゲートスタックのエッチングシーケンス | |
| CN101826457B (zh) | 栅极及mos晶体管的制作方法 | |
| CN100576453C (zh) | 栅极及nmos晶体管的制作方法 | |
| JP5212722B2 (ja) | メモリ素子の側壁スペーサの製造方法 | |
| JP2007184515A (ja) | イオン注入用マスクパターンの形成方法及び半導体素子の製造方法 | |
| CN102270575A (zh) | 半导体器件的制造方法 | |
| US20130149851A1 (en) | Methods of Protecting Elevated Polysilicon Structures During Etching Processes | |
| KR20020080499A (ko) | 디스컴 유도된 결함들을 감소시킴으로써 고품질의 다양한두께를 갖는 산화물층들을 형성하는 방법 | |
| JP2004356575A (ja) | 半導体装置の製造方法 | |
| CN100442445C (zh) | 制作栅极与蚀刻导电层的方法 | |
| CN103325791A (zh) | 一种存储装置 | |
| CN100479118C (zh) | 光致抗蚀剂的去除方法以及半导体元件的制造方法 | |
| CN108109900B (zh) | 半导体装置及其制造方法 | |
| CN101393892B (zh) | 半导体器件的制造方法 | |
| CN101459134B (zh) | 栅极及晶体管的制作方法 | |
| KR100632639B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US7622389B1 (en) | Selective contact formation using masking and resist patterning techniques | |
| CN1316558C (zh) | 缩小半导体组件的单元间距的方法 | |
| JP2001326287A (ja) | 半導体装置の製造方法 | |
| CN102194736B (zh) | 半导体器件的制作方法 | |
| KR100526481B1 (ko) | 게이트 스페이스 형성 방법 | |
| CN103346106B (zh) | 检测光刻工艺与薄膜沉积工艺契合度的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20111123 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111123 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |