KR20020080499A - 디스컴 유도된 결함들을 감소시킴으로써 고품질의 다양한두께를 갖는 산화물층들을 형성하는 방법 - Google Patents

디스컴 유도된 결함들을 감소시킴으로써 고품질의 다양한두께를 갖는 산화물층들을 형성하는 방법 Download PDF

Info

Publication number
KR20020080499A
KR20020080499A KR1020027012482A KR20027012482A KR20020080499A KR 20020080499 A KR20020080499 A KR 20020080499A KR 1020027012482 A KR1020027012482 A KR 1020027012482A KR 20027012482 A KR20027012482 A KR 20027012482A KR 20020080499 A KR20020080499 A KR 20020080499A
Authority
KR
South Korea
Prior art keywords
oxide layer
substrate
photoresist
oxide layers
wafer
Prior art date
Application number
KR1020027012482A
Other languages
English (en)
Other versions
KR100785107B1 (ko
Inventor
휘안젤라티.
오구라주수케
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드, 후지쯔 가부시끼가이샤 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20020080499A publication Critical patent/KR20020080499A/ko
Application granted granted Critical
Publication of KR100785107B1 publication Critical patent/KR100785107B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Weting (AREA)

Abstract

디스컴 유도된 결함들을 제거함으로써 서로 다른 두께들을 갖는 고품질의 산화물층들을 제조하는 방법이 개시된다. 반도체 기판은 반응성 이온 식각된다. 반도체 기판은 웨이퍼(4)와, 웨이퍼(4) 상의 산화물층(2)과, 그리고 산화물층 상의 현상된 포토레지스트 마스크(8)를 포함한다. 이후, 산화물층(2)은 식각되며, 그리고 기판 상에 다른 산화물층(14)이 성장되기 전에 남아있는 포토레지스트 마스크(8)가 벗겨진다.

Description

디스컴 유도된 결함들을 감소시킴으로써 고품질의 다양한 두께를 갖는 산화물층들을 형성하는 방법{METHOD FOR FORMING HIGH QUALITY MULTIPLE THICKNESS OXIDE LAYERS BY REDUCING DESCUM INDUCED DEFECTS}
일반적으로, 비휘발성 메모리 디바이스들은 전력이 끊길 때도 정보의 보존을 필요로 하는 부품들에서 광범위하게 이용되고 있다. 비휘발성 메모리 디바이스들은 판독 전용 메모리(ROM), 프로그램가능한 판독 전용 메모리(PROM), 소거가능하고 프로그램가능한 판독 전용 메모리(EPROM), 및 전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리(EEPROM) 디바이스들을 포함한다. EEPROM 디바이스들은 이들이 전기적으로 프로그램되고 소거될 수 있다는 점에서 다른 비휘발성 메모리 디바이스들과 다르다. 플래시 EEPROM 디바이스들은 메모리 셀들이 전기적으로 프로그램되고 소거될 수 있다는 점에서 EEPROM 디바이스들과 유사하다. 그러나, 플래시 EEPROM 디바이스들은 단일 전류 펄스를 이용하여 디바이스 내의 모든 메모리 셀들을 소거할 수 있다.
프로그램 및 소거 트랜지스터들과 같은 고전압 회로 소자들은 일반적으로 웨이퍼 기판 상에 비교적 두꺼운 게이트 산화물층을 이용하여 형성된다. 이러한 비교적 두꺼운 게이트 산화물층들은 일반적으로 이러한 고전압 환경에서 트랜지스터 회로의 브레이크다운을 막는다. 반면에, 저전압 회로는 웨이퍼 기판 상에 비교적 얇은 게이트 산화물층을 이용하여 형성된다. 이러한 얇은 게이트 산화물층은 전형적으로 비교적 짧은 게이트 길이를 갖는 회로 소자들의 속도를 증가시키고, 얇은 산화물층들은 전형적으로 증가된 동작 속도를 제공한다.
또한, 공정 기술들이 점점 더 짧은 게이트 길이로 전개됨에 따라, 게이트 산화물층의 두께를 감소시켜 동작 속도를 훨씬 더 증가시키는 것이 바람직하다. 그러나, 이러한 집적 회로 디바이스들 상에 포함된 일부 회로 소자들은 일정한 비율로 확대 또는 축소되어 형성될 수 없다.
플래시 EEPROMs과 같은 비휘발성 메모리 디바이스들은 플래시 메모리 셀들의 형성이 웨이퍼 기판 상에 터널 산화물층들을 포함할 것을 요구한다. 이러한 터널 산화물층들은 웨이퍼 기판 상의 고전압 산화물층들 보다 더 얇다. 그러나, 이러한 터널 산화물층들은 대개 저전압 산화물층들과 동일한 방법으로 두께가 비례적으로 감소되어 형성될 수 없다. 예를 들어, 이러한 플래시 메모리 셀들은 전형적으로 터널 산화물층들이 너무 얇은 경우 상당한 내구성 및 데이터 보유 문제들을 갖게 된다.
따라서, 비휘발성 메모리 디바이스들은 대개 동일한 웨이퍼 기판 상의 다른 두께의 산화물들로부터 이득을 얻을 수 있다. 공정 기술들이 점점 더 작은 치수의회로 소자들로 전개됨에 따라, 비교적 두꺼운 선택 게이트 산화물층들을 갖는 트랜지스터들은 고전압 프로그램 및 소거 동작들을 수용하고, 비교적 얇은 게이트 산화물층들을 갖는 논리 트랜지스터들은 속도 이득을 산출할 수 있다. 또한, 플래시 메모리 셀들을 위한 터널 산화물층들의 두께는 고전압 및 저전압 트랜지스터들의 게이트 치수들 및 산화물 두께에 관계없이 신뢰성을 위해 비례적으로 증가 또는 감소될 수 있다.
고품질의 다양한 두께를 갖는 산화물층들을 형성하는 한 방법은 다중 마스킹 및 산화물 형성 단계를 포함한다. 예를 들어, 대개 가장 두꺼운 산화물층인 제 1 산화물층이 웨이퍼 기판 상에 초기에 성장된다. 이후, 포토레지스트층이 제 1 산화물층 상에 형성된다. 마스크를 통하여 포토레지스트층을 노광시킴으로써 포토레지스트 상에 패턴이 형성된다. 이후, 포토레지스트가 현상되고 제거되어, 일부 산화물층을 노출시킨다. 이후, 제 1 산화물층은 식각되며, 남아있는 포토레지스트는 벗겨진다. 이후, 제 2 산화물층이 웨이퍼 기판 상에 성장된다. 제 2 산화물층은 웨이퍼 기판 상에 얇은 산화물층을 형성하며, 제 1, 2 산화물층들의 조합에 의해 더 두꺼운 산화물층이 형성된다. 전체 공정 흐름을 통하여 이러한 공정을 반복함으로써, 다양한 두께를 갖는 부가적인 산화물층들을 형성할 수 있다.
포토레지스트층을 현상하는 동안, 그리고 현상한 후, 산화물층의 마스크되지 않거나 노광되지 않는 부분은 오염될 수 있다. 시각적인 검사로 검출될 수 없는 얇은 막이 산화물층의 노출된 부분 상에 형성될 수 있다. 이러한 막은 건조된 현상액 및 용해되지 않은 포토레지스트 조각들과 같은 포토레지스트 잔여물로 구성될 수있다. 따라서, 일반적으로 포토레지스트 잔여물을 제거하기 위하여 산화물층의 마스크되지 않는 부분에 세정 또는 디스컴(descum) 공정을 수행할 필요가 있다. 산화물층의 마스크되지 않거나 노출된 부분은 종종 배럴 애셔(barrel asher) 또는 다운스트림 단일 웨이퍼 애셔에서 O2, O2/N2또는 O2/N2-H2의 화학작용에 의해 디스컴되거나 세정된다.
노출된 산화물층의 어떠한 표면 손상을 막기 위한 디스컴 공정이 비교적 짧게 이루어짐에도 불구하고, 이러한 디스컴 공정 자체는 산화물층 상에 오염 물질들을 남긴다. 도 1에 도시된 바와 같이, 이러한 오염 물질들은 고해상도 스캐닝 전자 현미경(SEM) 하에서 산화물층 상에 어두운 스폿들(dark spots)로서 나타난다. 이 어두운 스폿들을 분석하면, 이들은 포토레지스트의 현상으로부터 남게되는 유황 화합물들 및 작은 탄화수소들, 가장 유망하게는 광활성 화합물로 구성된다. 노출된 산화물층의 표면 상의 이러한 어두운 스폿들 또는 결함들은 이후 공정 단계들과 상호작용을 하여, 공정 문제들을 발생시키고 신뢰성 및 수율을 저하시킨다.
예를 들어, 디스컴 공정 이후, 산화물층의 노출된 부분을 제거하기 위하여 습식 산화물 식각이 수행될 때, 어두운 스폿들 아래의 산화물층은 완전하게 제거될 수 없다. 따라서, 어두운 스폿들은 산화물층의 노출된 부분에 대한 마이크로마스크의 역할을 한다. 결과적으로, 초기의 산화물층이 완전하게 제거되지 않기 때문에, 이후 성장된 산화물들은 균일하게 성장될 수 없다.
따라서, 웨이퍼의 수율을 만족스럽게 증가시키기 위해서는, 다양한 두께의게이트 및 터널 산화물층들을 형성할 때 상기와 같은 어두운 스폿들 또는 결함들을 제거하는 공정이 필요하다ㅏ.
본 발명은 집적 회로 디바이스들 및 그 제조 공정 분야에 관한 것으로서, 특히 실리콘 웨이퍼 기판 상에 고품질의 다양한 두께를 갖는 산화물층들을 형성하는 방법에 관한 것이다.
도 1은 애싱 후 웨이퍼 기판 상의 바람직하지 않은 검은 반점들의 사진이다.
도 2는 웨이퍼 기판 상에 형성된 산화물층의 부분적인 단면도이다.
도 3은 산화물층 상에 포토레지스트층이 형성된 후의 기판의 부분적인 단면도이다.
도 4는 포토레지스트가 현상되고 기판이 디스컴된 후의 웨이퍼 기판의 부분적인 단면도이다.
도 5는 포토레지스트층이 식각된 후의 웨이퍼 기판의 부분적인 단면도이다.
도 6은 포토레지스트층이 벗겨진 후의 웨이퍼 기판의 부분적인 단면도이다.
도 7은 새로운 산화물층이 성장된 후의 웨이퍼 기판의 부분적인 단면도이다.
도 8은 제 1, 2 산화물층들 상에 플로팅 게이트가 형성된 후의 웨이퍼 기판의 부분적인 단면도이다.
도 9은 포토레지스트층이 형성되고 현상된 후, 그리고 기판이 디스컴된 후의 웨이퍼 기판의 부분적인 단면도이다.
도 10은 산화막층들이 식각된 후의 웨이퍼 기판의 부분적인 단면도이다.
도 11은 제 3 산화막층이 성장된 후의 웨이퍼 기판의 부분적인 단면도이다.
도시의 단순함 및 명확성을 위하여, 도면들에 도시된 소자들은 반드시 일정한 비율로 그려질 필요가 없다는 것을 알 수 있을 것이다. 예를 들어, 일부 소자들의 치수들은 명확성을 위하여 과장된다.
디스컴 유도된 결함들을 감소시킴으로써 균일한 산화물층들을 형성하는 방법이 개시된다. 이 방법은 웨이퍼와, 웨이퍼 상의 산화물층과, 그리고 산화물층 상의 현상된 포토레지스트 마스크를 포함하는 반도체 기판을 반응성 이온 식각(RIE)하는 단계를 포함한다. 기판을 반응성 이온 식각한 후, 산화물층은 식각된다.
본 발명의 다른 특징들 및 장점들은 하기의 상세한 설명으로부터 좀 더 명확해진다.
도 2를 참조하면, 선택 게이트 산화물층인 제 1 산화물층(2)이 반도체 기판(4)의 표면 상에 형성된다. 바람직하게는, 반도체 기판(4)은 단결정 실리콘 기판이다. 반도체 기판(4)은 잔여물 및 고유 산화물들의 제거를 위해 이전에 처리된 상부 표면(6)을 갖는다. 바람직하게는, 선택 게이트 산화물층(2)은 주위의 건조한 분자 산소 또는 스트림의 존재하에서 올려진 온도에서 표면(6)을 열 산화시킴으로써 형성된다. 바람직하게는, 산화 공정은 약 700 내지 1400℃의 온도에서 수행된다. 산화 공정은 실리콘 산화물층을 형성하는 바, 이 실리콘 산화물층은 바람직하게는 약 50 내지 150Å, 좀 더 바람직하게는 약 90 내지 100Å의 두께를 갖는다. 산화 공정은 배치형 열 산화 로(furnace)에서 수행될 수 있다.
제 1 산화물층을 형성한 후, 기판은 어떠한 불순물들을 제거하기 위한 공정 처리가 되며, 그리고 도 3에 도시된 바와 같이 제 1 산화물층을 덮는 포토레지스트층(8)이 형성된다. 바람직하게는, 포토레지스트층(8)은 자외선 감광성이며 포지티브 레지스트이다. 이후, 포토레지스트층(8)의 선택된 부분들이 마스크를 통하여 노광된다. 이후, 노광된 포토레지스트는 현상되고 제거되어 산화물층의 일부(10)가 노출되게 포토레지스트층은, 일반적으로 한정하는 것은 아니지만 담금(immersion), 스프레이 및 퍼들(puddle) 기술들을 포함하는 종래에 공지된 방법들에 의해 현상될 수 있다. 도 4는 산화물층(2)의 노출된 부분(10)을 도시한다.
포토레지스트가 현상되고 제거된 후, 산화물층(10)의 노출된 부분은 산화물층의 표면에 나타날 수 있는 건조된 현상액 또는 용해되지 않는 포토레지스트와 같은 어떠한 유기 잔여물을 제거하기 위하여 저전력 반응성 이온 식각 처리된다. 바람직하게는, 반응성 이온 식각은 RF 바이어스를 이용한다. 포토레지스트층의 완전성을 유지하고 패턴의 품질을 보장하기 위하여, 디스컴 공정은 비교적 짧게 이루어지며, 기껏해야 30nm의 포토레지스트층과 1nm의 산화물층이 제거된다. 반응성 이온 식각 공정 변수들은 다음과 같다:
(1) 3-25초의 RIE 존속 시간과;
(2) O2/N2, O2/N2-H2또는 O2/He/Ar 화학 작용과;
(3) 50-200W의 RW 전력 레벨과;
(4) 25-300mTorr의 압력과; 그리고
(5) 20-60℃의 웨이퍼 온도.
RIE의 좀 더 특정한 공정 조건들의 예가 하기의 표 1에 리스트된다.
웨이퍼 온도(℃) 전력 레벨(W) 압력(mTorr) 화학 작용(sccm) 식각 시간(초)
25 200 50 O2/N2200/200 5
40 200 2500 O2/He/Ar75/225/100 3
60 50 25 O2150 10
60 100 200 O2/He180/180 20
저전력 반응성 이온 식각을 이용하게 되면 포토레지스트의 현상으로부터 야기되는 모든 잔여물들을 만족스럽게 제거한다는 것을 발견하였다. 그러나, 이는 다운스트림 디스컴 공정과는 달리, 일반적으로 과도한 건조된 현상액 및/또는 용해되지 않은 포토레지스트를 제거하는 데에 이용된다. 이러한 반응성 이온 식각 공정은 바이어스된 바닥 전극에 의해 방향성으로 식각되는 장점을 갖는 바, 이는 레지스트 잔여물을 효과적으로 제거하며, 산화물층의 노출된 부분(10) 상에 어떠한 어두운 스폿들도 남기지 않는다. 따라서, 반응성 이온 식각을 이용하게 되면, 일반적인 O2디스컴 공정이 이용될 때 발생하는 가능한 모든 마이크로마스킹(micromasking)을 제거한다.
반응성 이온 식각이 완료된 후에는, 도 5에 도시된 바와 같이 산화물층의 노출된 부분(10)이 식각되거나 벗겨진다. 산화물층은 산화물층들을 식각하기 위한 당업계에 널리 공지된 일반적인 건식 및 습식 방법들에 의해 식각될 수 있다. 산화물층의 노출된 부분을 식각하는 데에 이용될 수 있는 건식 식각 방법들은 플라즈마 식각, 이온 밀링, 및 반응성 이온 식각을 포함한다. 습식 식각 방법은 불화수소산의 이용을 포함한다. 바람직하게는, 산화물의 노출된 영역을 식각하는 데에는 불화 수소산, 암모늄 불화물 및 물의 표준 완충된 산화물 식각이 이용된다.
산화물층(2)의 노출된 영역(10)이 식각된 후에는, 도 6에 도시된 바와 같이 남아있는 포토레지스트층(8)이 벗겨진다. 남아있는 포토레지스트층(8)을 벗겨내는 데에는 반도체 제조 분야에 널리 공지된 습식 및 건식 방법들이 이용될 수 있다. 이러한 방법들은, 한정하는 것은 아니지만 황산과 산화체 용해물(oxidant solutions), 및 종래의 O2플라즈마 스트리핑의 이용을 포함한다. 이후, 도 7에 도시된 바와 같이, 새로운 산화물층(14)이 웨이퍼 기판(4) 상에 성장됨으로써, 서로다른 두께를 갖는 두 개의 산화물층들이 형성된다. 터널 산화물층은 얇은 산화물층을 형성하고, 선택 게이트 산화물층과 터널 게이트 산화물층의 조합은 더 두꺼운 산화물층을 형성한다.
상기 설명된 공정이 반복되어 다양한 두께를 갖는 부가적인 산화물층을 형성할 수 있다. 예를 들어, 도 8에 도시된 바와 같이, 터널 산화물층(14)을 성장시킨 후, 플로팅 게이트(16)가 산화물층들(2 및 14) 상에 형성된다. 이후, 산화물층들(2 및 14) 및 게이트 구조(16) 상에 포토레지스트층(8)이 형성된다. 도 9에 도시된 바와 같이, 포토레지스트층(18)은 마스크를 통하여 노광된 다음, 노광된 포토레지스트는 현상되고 제거되어 산화물층들(2 및 14)의 부분(15)을 노출시킨다. 포토레지스트가 현상되고 제거된 후, 저전력에서의 반응성 이온 식각을 이용하여 기판이 디스컴된다. 이후, 도 10에 도시된 바와 같이, 산화물층들(2 및 14)의 노출된부분(15)은 식각되며, 남아있는 포토레지스트는 벗겨진다. 도 11에 도시된 바와 같이, 주변부 게이트 산화물층인 제 3 산화물층(20)이 웨이퍼 기판(4)의 표면 상에 산화물층들(2 및 14)과 다른 두께로 성장된다.
지금까지, 상기 설명된 장점들을 완전하게 제공하는 반도체 디바이스 내에 다양한 두께의 균일한 산화물층들을 제조하는 본 발명에 따른 공정을 설명하였다. 개시된 방법은 이후의 공정에 대하여 웨이퍼들의 수율을 두배로 할 수 있다. 본 발명은 예시적인 특정 실시예들에 관련하여 도시되고 설명되었지만, 이러한 개시된 실시예들에 한정되지 않는다. 당업자들이라면 본 발명의 정신을 벗어나지 않으면서 많은 수정들 및 변형들이 이루어질 수 있다는 것을 알 수 있을 것이다. 따라서, 본 발명은 첨부된 청구항들 및 그 등가의 범위 내에 있는 이러한 모든 수정들 및 변형들을 포함한다.

Claims (10)

  1. 기판을 저전력으로 반응성 이온 식각하는 단계와, 여기서 상기 기판은 (a) 웨이퍼(4)와, (b) 상기 웨이퍼 상의 제 1 산화물층(2)과 그리고 (c) 상기 제 1 산화물층 상의 현상된 포토레지스트 마스크(8)를 포함하며; 그리고
    상기 제 1 산화물층은 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 구조 제조 방법.
  2. 제 1 항에 있어서, 상기 포토레지스트 마스크(8)를 벗겨내는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서, 상기 웨이퍼 상에 제 2 산화물층(14)을 성장시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 반응성 이온 식각은 3 내지 25초 동안 RF 바이어스를 이용하여 수행되는 것을 특징으로 하는 방법.
  5. 상기 제 4 항의 방법에 의해 반도체 구조를 형성하는 단계와; 그리고
    상기 반도체 구조로부터 반도체 디바이스를 제조하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  6. 반도체 기판 상에 산화물층(2)을 성장시키는 단계와;
    상기 산화물층 상에 포토레지스트층(8)을 증착하는 단계와;
    상기 포토레지스트층을 노광하고 현상하는 단계와;
    어떠한 포토레지스트 잔여물을 제거하기 위하여 상기 기판을 애싱하는 단계와;
    상기 산화물층(8)을 식각하는 단계와;
    남아있는 포토레지스트를 벗겨내는 단계와; 그리고
    새로운 산화물층(14)을 성장시키는 단계를 포함하는 반도체 디바이스 제조 방법에 있어서,
    상기 기판을 애싱하는 단계 대신, 상기 기판을 저전력에서 반응성 이온 식각하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서, 상기 반응성 이온 식각은 3 내지 25초 동안 RF 바이어스를 이용하여 수행되는 것을 특징으로 하는 방법.
  8. 기판을 저전력으로 반응성 이온 식각하는 단계와, 여기서 상기 기판은 (a) 웨이퍼(4)와, (b) 상기 웨이퍼 상의 제 1 패터닝된 산화물층(2)과, (c) 상기 제 1 산화물층 상의 제 2 산화물층(14)과 그리고 (d) 상기 제 2 산화물층 상의 현상된 포토레지스트 마스크(18)를 포함하며;
    상기 제 2 산화물층(14)을 식각하는 단계와;
    상기 포토레지스트 마스크(18)를 벗겨내는 단계와; 그리고
    상기 기판 상에 제 3 산화물층(20)을 성장시키는 단계를 포함하는 것을 특징으로 하는 반도체 구조 제조 방법.
  9. 제 8 항에 있어서, 상기 반응성 이온 식각은 3 내지 25초 동안 RF 바이어스를 이용하여 수행되는 것을 특징으로 하는 방법.
  10. 상기 제 9 항의 방법에 의해 반도체 구조를 형성하는 단계와; 그리고
    상기 반도체 구조로부터 반도체 디바이스를 제조하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
KR1020027012482A 2000-03-23 2001-03-20 디스컴 유도 결함들을 감소시킴으로써 고품질의 다양한 두께를 갖는 산화물층들을 형성하는 방법 KR100785107B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/535,256 US6461973B1 (en) 2000-02-11 2000-03-23 Method for forming high quality multiple thickness oxide layers by reducing descum induced defects
US09/535,256 2000-03-23

Publications (2)

Publication Number Publication Date
KR20020080499A true KR20020080499A (ko) 2002-10-23
KR100785107B1 KR100785107B1 (ko) 2007-12-12

Family

ID=24133457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027012482A KR100785107B1 (ko) 2000-03-23 2001-03-20 디스컴 유도 결함들을 감소시킴으로써 고품질의 다양한 두께를 갖는 산화물층들을 형성하는 방법

Country Status (8)

Country Link
US (1) US6461973B1 (ko)
EP (1) EP1284013A2 (ko)
JP (1) JP4755380B2 (ko)
KR (1) KR100785107B1 (ko)
CN (1) CN1240115C (ko)
BR (1) BR0109485A (ko)
TW (1) TW558794B (ko)
WO (1) WO2001071795A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573192B1 (en) * 2000-09-21 2003-06-03 Infineon Technologies Ag Dual thickness gate oxide fabrication method using plasma surface treatment
US6908817B2 (en) * 2002-10-09 2005-06-21 Sandisk Corporation Flash memory array with increased coupling between floating and control gates
KR100442885B1 (ko) * 2002-11-01 2004-08-02 삼성전자주식회사 반도체 소자의 다중 두께 게이트 유전층 제조 방법
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7183153B2 (en) * 2004-03-12 2007-02-27 Sandisk Corporation Method of manufacturing self aligned non-volatile memory cells
US7202125B2 (en) 2004-12-22 2007-04-10 Sandisk Corporation Low-voltage, multiple thin-gate oxide and low-resistance gate electrode
US7482223B2 (en) 2004-12-22 2009-01-27 Sandisk Corporation Multi-thickness dielectric for semiconductor memory
US7541240B2 (en) * 2005-10-18 2009-06-02 Sandisk Corporation Integration process flow for flash devices with low gap fill aspect ratio
US8310751B2 (en) * 2008-06-30 2012-11-13 Production Resource Group, L.L.C. Method and apparatus for making a high resolution light pattern generator on a transparent substrate
US10943791B2 (en) 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation method and method for manufacturing a semiconductor device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3837856A (en) * 1967-04-04 1974-09-24 Signetics Corp Method for removing photoresist in manufacture of semiconductor devices
US4591547A (en) 1982-10-20 1986-05-27 General Instrument Corporation Dual layer positive photoresist process and devices
US4496423A (en) 1983-11-14 1985-01-29 Gca Corporation Gas feed for reactive ion etch system
JPS63229826A (ja) * 1987-03-19 1988-09-26 Nec Corp 半導体装置の製造方法
JPS63288069A (ja) * 1987-05-20 1988-11-25 Nec Corp Ｍｏｓ型半導体素子の製造方法
JP2623672B2 (ja) * 1988-04-20 1997-06-25 松下電器産業株式会社 エッチング加工方法
JPH03109765A (ja) * 1989-09-25 1991-05-09 Fujitsu Ltd 半導体装置の製造方法
US5057449A (en) 1990-03-26 1991-10-15 Micron Technology, Inc. Process for creating two thicknesses of gate oxide within a dynamic random access memory
US5198634A (en) 1990-05-21 1993-03-30 Mattson Brad S Plasma contamination removal process
JPH04369211A (ja) * 1991-06-18 1992-12-22 Fujitsu Ltd レジストベーク方法及びレジストベーク装置
US5171393A (en) 1991-07-29 1992-12-15 Moffat William A Wafer processing apparatus
US5316981A (en) * 1992-10-09 1994-05-31 Advanced Micro Devices, Inc. Method for achieving a high quality thin oxide using a sacrificial oxide anneal
US5362685A (en) 1992-10-29 1994-11-08 Advanced Micro Devices, Inc. Method for achieving a high quality thin oxide in integrated circuit devices
US5534743A (en) * 1993-03-11 1996-07-09 Fed Corporation Field emission display devices, and field emission electron beam source and isolation structure components therefor
WO1995002900A1 (en) * 1993-07-15 1995-01-26 Astarix, Inc. Aluminum-palladium alloy for initiation of electroless plating
US5376573A (en) * 1993-12-10 1994-12-27 Advanced Micro Devices, Inc. Method of making a flash EPROM device utilizing a single masking step for etching and implanting source regions within the EPROM core and redundancy areas
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
US5582939A (en) * 1995-07-10 1996-12-10 Micron Technology, Inc. Method for fabricating and using defect-free phase shifting masks
US5672521A (en) 1995-11-21 1997-09-30 Advanced Micro Devices, Inc. Method of forming multiple gate oxide thicknesses on a wafer substrate
US5780343A (en) * 1995-12-20 1998-07-14 National Semiconductor Corporation Method of producing high quality silicon surface for selective epitaxial growth of silicon
US5891795A (en) * 1996-03-18 1999-04-06 Motorola, Inc. High density interconnect substrate
JP3512945B2 (ja) 1996-04-26 2004-03-31 株式会社東芝 パターン形成方法及びパターン形成装置
US5882489A (en) 1996-04-26 1999-03-16 Ulvac Technologies, Inc. Processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
JPH10172960A (ja) * 1996-12-12 1998-06-26 Sony Corp アッシング方法
JPH10214773A (ja) * 1997-01-30 1998-08-11 Nec Corp 半導体装置の製造方法
US5902452A (en) * 1997-03-13 1999-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for etching silicon surface
US5880019A (en) * 1997-04-17 1999-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Insitu contact descum for self-aligned contact process
US5926708A (en) 1997-05-20 1999-07-20 International Business Machines Corp. Method for providing multiple gate oxide thicknesses on the same wafer

Also Published As

Publication number Publication date
JP4755380B2 (ja) 2011-08-24
JP2003533014A (ja) 2003-11-05
CN1240115C (zh) 2006-02-01
WO2001071795A2 (en) 2001-09-27
TW558794B (en) 2003-10-21
US6461973B1 (en) 2002-10-08
CN1419710A (zh) 2003-05-21
KR100785107B1 (ko) 2007-12-12
US20020058421A1 (en) 2002-05-16
WO2001071795A3 (en) 2002-02-28
EP1284013A2 (en) 2003-02-19
BR0109485A (pt) 2003-06-10

Similar Documents

Publication Publication Date Title
US6458655B1 (en) Method of manufacturing semiconductor device and flash memory
KR100785107B1 (ko) 디스컴 유도 결함들을 감소시킴으로써 고품질의 다양한 두께를 갖는 산화물층들을 형성하는 방법
US7202170B2 (en) Method of improving etching profile of floating gates for flash memory devices
US6479411B1 (en) Method for forming high quality multiple thickness oxide using high temperature descum
US7300883B2 (en) Method for patterning sub-lithographic features in semiconductor manufacturing
US6432618B1 (en) Method for forming high quality multiple thickness oxide layers by reducing descum induced defects
KR100255665B1 (ko) 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법
KR100298441B1 (ko) 듀얼게이트산화막의형성방법
KR100284307B1 (ko) 플래쉬 이이피롬 제조방법
KR100551336B1 (ko) 반도체 소자의 살리사이드 형성 방법
KR100489536B1 (ko) 반도체 플래시 메모리 셀 제조 방법
KR101158391B1 (ko) 반도체 소자의 게이트 형성방법
KR100584498B1 (ko) 포토레지스트 패턴 제거 방법
KR100422351B1 (ko) 플래쉬메모리 소자의 유전체층 형성방법
JP2005019944A (ja) 半導体素子のトンネル酸化膜形成方法
US20050142764A1 (en) Method for manufacturing semiconductor device
KR100451669B1 (ko) 반도체 플래시 메모리 셀 제조 방법
CN114843172A (zh) 一种sonos存储器ono光刻返工工艺集成方法
KR100800944B1 (ko) 플래시 메모리의 게이트 전극 제조방법
CN115799063A (zh) 一种氧化物层的刻蚀方法
CN118016515A (zh) 半导体器件的形成方法及清洗液
US20040173566A1 (en) Method for polymer removal after an etching process
KR20080060456A (ko) 플래쉬 메모리 소자의 제조방법
KR20050005678A (ko) 플래쉬 셀의 제조방법
KR20060072511A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141121

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee