CN103346106B - 检测光刻工艺与薄膜沉积工艺契合度的方法 - Google Patents
检测光刻工艺与薄膜沉积工艺契合度的方法 Download PDFInfo
- Publication number
- CN103346106B CN103346106B CN201310264868.8A CN201310264868A CN103346106B CN 103346106 B CN103346106 B CN 103346106B CN 201310264868 A CN201310264868 A CN 201310264868A CN 103346106 B CN103346106 B CN 103346106B
- Authority
- CN
- China
- Prior art keywords
- photoetching process
- thin film
- film deposition
- deposition processes
- compatible degree
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明涉及集成电路制造技术领域，尤其涉及一种检测光刻工艺与薄膜沉积工艺契合度的方法，通过薄膜沉积工艺后，对采用不同条件光刻工艺制备的光刻胶，进行真空处理后，检测光刻胶上有没有缺陷，进而判断出该光刻工艺与之前的薄膜沉积工艺之间的契合度的范围，以对该光刻工艺进行工艺窗口的优化，进而提高产品的形成和良率。
Description
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种检测光刻工艺与薄膜沉积工艺契合度的方法。
背景技术
随着集成电路工艺的发展以及器件关键尺寸的不断缩小，半导体工艺的工艺窗口越来越小，比如半导体制造的光刻工艺（litho）。
图1是由于光刻工艺与与其衔接的氮化硅薄膜沉积工艺（SINDEP）之间契合度不足而产生的PR残留缺陷的示意图，图2是由于PR残留缺陷导致后续刻蚀工艺后产生的SIN薄膜残留缺陷的示意图；由于，光刻工艺与薄膜沉积（DEP）工艺通常具有最直接也是最紧密的联系，即进行光刻工艺时，涂布的光刻胶（PR）通常直接与薄膜沉积工艺制备的如氧化硅薄膜或者氮化硅薄膜（SIN）直接接触，而若光刻工艺窗口不够优化，往往会导致光阻中毒的现象，即光刻工艺与氮化硅薄膜沉积工艺的契合度不足，进而导致光阻中毒，而光阻中毒又会产生不同程度的潜在的恶劣影响；如图1-2所示，PR残留缺陷1会造成后续刻蚀工艺后产生的SIN薄膜残留缺陷2，若在半导体器件研发阶段不能及时发现并排除此种影响，在大规模生产时将产生严重的损失。
但是针对如何检测litho工艺与SINDEP工艺契合度的方法只停留在曝光后检查关键尺寸以及缺陷等，这种方法通常不能检测到在大规模生产或在线生产工艺等发生偏移时才会发生的问题。
中国专利（CN101995767A）记载了一种减少光刻胶中毒现象的方法，通过在基底材料上通过刻蚀技术刻蚀出所需的通孔，使用DUO材料对所刻蚀的通孔进行填充，形成位于基底材料上的DUO层，在DUO层上直接涂覆光刻胶，形成光刻胶层，并通过掩膜版对光刻胶层进行曝光、显影以及刻蚀，形成所需的图案。
中国专利（CN1493087A）记载了一种形成微电子器件并防止光刻胶中毒的方法，通过把各种导电金属和介电材料层按照选择的顺序沉积到基板上，以形成集成电路，曝光并使光刻胶材料图案化在该结构中形成通孔和沟槽，绝缘层的介电材料被防护，防止光刻胶产生导致光刻胶中毒的化学反应。
发明内容
针对上述技术问题，本申请通过引入一种能够系统的精确的检测光刻工艺与薄膜沉积工艺之间契合度的方法，为在线研发阶段选择合适的光刻工艺及与其衔接的薄膜沉积工艺提供有效的参考，进而优化工艺窗口优化，提高产品的良率和为半导体在线生产提供保障。
本发明记载了一种检测光刻工艺与薄膜沉积工艺契合度的方法（AMethodofmonitoringtheintegratingdegreeofprocessoflithographyandsiliconnitridedepositionwithvacuumenvironment），应用于工艺窗口的优化工艺中，其中，包括以下步骤：
于半导体衬底上采用薄膜沉积工艺制备SiN薄膜；
继续采用光刻工艺于所述SiN薄膜上旋涂一光刻胶层；
对所述光刻胶层进行真空处理工艺；
继续光刻胶缺陷检测工艺，若检测到光刻胶层不具有缺陷，则所述光刻工艺与所述薄膜沉积工艺的契合度大于真空度系数；若检测到光刻胶层具有缺陷，则所述光刻工艺与所述薄膜沉积工艺的契合度小于真空度系数；
其中，所述真空度系数等于标准气压值除以所述真空处理工艺的气压。
上述的检测光刻工艺与薄膜沉积工艺契合度的方法，其中，所述真空度系数越大，所述光刻工艺与所述薄膜沉积工艺的契合度越高。
上述的检测光刻工艺与薄膜沉积工艺契合度的方法，其中，采用薄膜沉积工艺制备的SiN薄膜不具有缺陷。
上述的检测光刻工艺与薄膜沉积工艺契合度的方法，其中，在标准气压的环境下，采用光刻工艺于所述SiN薄膜上旋涂所述光刻胶层。
上述的检测光刻工艺与薄膜沉积工艺契合度的方法，其中，采用光刻工艺于所述SiN薄膜上旋涂一光刻胶层不具有缺陷。
上述的检测光刻工艺与薄膜沉积工艺契合度的方法，其中，所述半导体衬底为多个，且每个所述半导体衬底上均采用薄膜沉积工艺制备有所述SiN薄膜。
上述的检测光刻工艺与薄膜沉积工艺契合度的方法，其中，所述真空处理工艺包括：
将具有光刻胶层的多个所述半导体衬底分别放置于不同真空度的反应腔室中以进行真空处理工艺。
上述的检测光刻工艺与薄膜沉积工艺契合度的方法，其中，进行所述真空处理工艺的时间为30-90分钟。
上述的检测光刻工艺与薄膜沉积工艺契合度的方法，其中，采用所述光刻胶缺陷检测工艺对每个所述半导体衬底上的光刻胶层进行缺陷检测，以获得该薄膜沉积工艺与该光刻工艺的契合度范围。
上述的检测光刻工艺与薄膜沉积工艺契合度的方法，其中，根据所述薄膜沉积工艺与光刻工艺的契合度范围，对所述光刻工艺的工艺窗口进行优化。
综上所述，由于采用了上述技术方案，本发明一种检测光刻工艺与薄膜沉积工艺契合度的方法，通过薄膜沉积工艺后，对采用光刻工艺制备的光刻胶，进行真空处理后，检测光刻胶上有没有缺陷，进而判断出该光刻工艺与之前的薄膜沉积工艺之间的契合度，以对该光刻工艺进行工艺窗口的优化，进而提高产品的形成和良率。
附图说明
图1是由于光刻工艺与与其衔接的氮化硅薄膜沉积工艺之间契合度不足而产生的PR残留缺陷的示意图；
图2是由于PR残留缺陷导致后续刻蚀工艺后产生的SIN薄膜残留缺陷的示意图；
图3是实施例中一种检测光刻工艺与薄膜沉积工艺契合度的方法的流程图；
图4是实施例中一种检测光刻工艺与薄膜沉积工艺契合度的方法中不同的光刻工艺在不同真空度的条件下其真空度系数的表格。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图3是实施例中一种检测光刻工艺与薄膜沉积工艺契合度的方法的流程图；如图3所示，一种检测光刻工艺与薄膜沉积工艺契合度的方法，应用于工艺窗口的优化工艺中，其中，包括以下步骤：
首先，根据工艺需求，在半导体衬底上采用薄膜沉积工艺制备SiN薄膜，该SiN薄膜覆盖半导体衬底的表面，且该SiN薄膜不具有缺陷，并继续在上述的SiN薄膜上进行光刻工艺，优选的，在一实施例中，如在金属硅化物阻挡层的沉积工艺之后，旋涂光刻胶覆盖SiN薄膜的表面，形成光刻胶层，此时，可利用缺陷检测工具对光刻胶层进行缺陷检测，以确保此时形成的光刻胶层不具有缺陷，进而避免影响后续契合度的判断。
其次，将具有上述的光刻胶层的半导体衬底放置于具有一定真空度的腔体中进行30-90分钟（优选的为30、50、60、70或90分钟）的真空处理工艺。
由于，采用DEP工艺制备的SiN薄膜中富含NH3分子团，即SiN薄膜与PR契合度低导致PR中毒的主要因素是NH3分子团与PR中的化学成分发生反应，导致光刻过程不能完全显影去除，而形成PR残留缺陷的；而SiN薄膜在真空环境中，其表面将会不同程度的富集NH3分子团，且其富集程度随真空度的增强而增大；所以，经过上述真空处理工艺，SiN薄膜中的NH3分子团会富集到SiN薄膜的表面，进而使得光刻胶层形成缺陷。
之后，对上述的光刻胶层进行缺陷检测，若光刻胶层上没有检测到缺陷，则说明上述的光刻工艺与薄膜沉积工艺之间的契合度比较的高，在进行过上述的薄膜沉积工艺后，再进行上述的光刻工艺时，其光刻胶中毒的几率非常低，进而能有效避免因光刻胶中毒带来的不利影响；相应的，在光刻胶层上检测到缺陷的存在，很可能是因为上述的光刻工艺与薄膜沉积工艺之间的契合度低，当在进行过上述的薄膜沉积工艺后，再进行上述的光刻工艺时，其光刻胶中毒的几率较高，容易产生缺陷，进而影响产品的性能和良率。
优选的，为了能够简单易行表示的对薄膜沉积工艺与与其衔接的光刻工艺之间的契合度，设定一真空度系数，且该真空度系数等于标准气压值除以所述真空处理工艺的气压（真空度系数=标准气压/真空度气压），且该真空度系数越大，其相应的薄膜沉积工艺与与其衔接的光刻工艺的契合度就越高。
为了优化光刻工艺的工艺窗口，可以选择同时在多个半导体衬底上进行相同薄膜沉积工艺，并采用不同的光刻条件在该多个半导体衬底上进行光刻胶的旋涂工艺，在对上述的多个半导体衬底进行不同真空度的真空处理（保证相同的光刻条件下制备的器件能经过不同真空度的真空处理，以获得该光刻条件下的光刻工艺与薄膜沉积工艺之间的真空度系数的范围）。
图4是实施例中一种检测光刻工艺与薄膜沉积工艺契合度的方法中不同的光刻工艺在不同真空度的条件下其真空度系数的表格，其中，真空度系数K1至Kn的值依次增大；参见图4可得，分别将利用光刻工艺1、光刻工艺2、光刻工艺3…光刻工艺m制备的多个器件，分别经过真空度1、真空度2、真空度3…真空度n的真空处理，以获得相应的真空度系数K1、K2、K3…Kn，若相应的真空度系统的条件下经过真空处理的光刻胶层经缺陷检测没有发现缺陷的，则该真空度系数对于形成该光刻胶层的光刻工艺就是可取的；反之，则不可取。
例如经过光刻工艺1制备的多个器件分别经过真空度1、真空度2、真空度3…真空度n的真空处理，以获得真空度系数K1、K2、K3…Kn，在真空度系数为K1、K2时，该光刻工艺1制备的光刻胶层没有检测到缺陷，而在K3时，该光刻工艺1制备的光刻胶层检测到缺陷；则薄膜沉积工艺与该光刻工艺1之间的真空度系数在K2-K3之间；同理，若光刻工艺2在真空度系数为K1时，该光刻工艺1制备的光刻胶层没有检测到缺陷，而在K2时，该光刻工艺2制备的光刻胶层检测到缺陷；则薄膜沉积工艺与该光刻工艺2之间的真空度系数在K1-K2之间；相应的光刻工艺2与薄膜沉积工艺之间契合度要小于光刻工艺1与该薄膜沉积工艺之间契合度，进而对薄膜沉积工艺后进行的光刻工艺的工艺窗口进行优化。
优选的，本实施例一种检测光刻工艺与薄膜沉积工艺契合度的方法，在大于或等于130nm、45/40nm、32/28nm、65/55nm、90nm或小于等于22nm等技术节点上，可应用于Logic、Memory、HV、Flash等技术平台。
在实际半导体生产时，可以应用本申请所记载的方法检测不同光刻工艺与薄膜沉积（如氮化硅薄膜沉积）之间的契合度，并结合生产过程中可能遇到的真空度系数（比如电子显微镜拍照）以及其他制造相关因素综合考量，选择合适的具有较大工艺窗口的工艺，这样就能有效避免由于契合度低造成的各种不良影响。
综上所述，由于采用了上述技术方案，本发明提出一种检测光刻工艺与薄膜沉积工艺契合度的方法，通过薄膜沉积工艺后，对采用不同条件光刻工艺制备的光刻胶，进行真空处理后，检测光刻胶上有没有缺陷，进而判断出该光刻工艺与之前的薄膜沉积工艺之间的契合度的范围，以对该光刻工艺进行工艺窗口的优化，进而提高产品的形成和良率。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (8)
1.一种检测光刻工艺与薄膜沉积工艺契合度的方法，应用于工艺窗口的优化工艺中，其特征在于，包括以下步骤：
于半导体衬底上采用薄膜沉积工艺制备SiN薄膜，且该SiN薄膜不具有缺陷；
继续采用光刻工艺于所述SiN薄膜上旋涂一光刻胶层，且该光刻胶层不具有缺陷；
对所述光刻胶层进行真空处理工艺；
继续光刻胶缺陷检测工艺，若检测到光刻胶层不具有缺陷，则所述光刻工艺与所述薄膜沉积工艺的契合度大于真空度系数；若检测到光刻胶层具有缺陷，则所述光刻工艺与所述薄膜沉积工艺的契合度小于真空度系数；
其中，所述真空度系数等于标准气压值除以所述真空处理工艺的气压。
2.根据权利要求1所述的检测光刻工艺与薄膜沉积工艺契合度的方法，其特征在于，所述真空度系数越大，所述光刻工艺与所述薄膜沉积工艺的契合度越高。
3.根据权利要求1所述的检测光刻工艺与薄膜沉积工艺契合度的方法，其特征在于，在标准气压的环境下，采用光刻工艺于所述SiN薄膜上旋涂所述光刻胶层。
4.根据权利要求1所述的检测光刻工艺与薄膜沉积工艺契合度的方法，其特征在于，所述半导体衬底为多个，且每个所述半导体衬底上均采用薄膜沉积工艺制备有所述SiN薄膜。
5.根据权利要求4所述的检测光刻工艺与薄膜沉积工艺契合度的方法，其特征在于，所述真空处理工艺包括：
将具有光刻胶层的多个所述半导体衬底分别放置于不同真空度的反应腔室中以进行真空处理工艺。
6.根据权利要求5所述的检测光刻工艺与薄膜沉积工艺契合度的方法，其特征在于，进行所述真空处理工艺的时间为30-90分钟。
7.根据权利要求5所述的检测光刻工艺与薄膜沉积工艺契合度的方法，其特征在于，采用所述光刻胶缺陷检测工艺对每个所述半导体衬底上的光刻胶层进行缺陷检测，以获得该薄膜沉积工艺与该光刻工艺的契合度范围。
8.根据权利要求7所述的检测光刻工艺与薄膜沉积工艺契合度的方法，其特征在于，根据所述薄膜沉积工艺与光刻工艺的契合度范围，对所述光刻工艺的工艺窗口进行优化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310264868.8A CN103346106B (zh) | 2013-06-27 | 2013-06-27 | 检测光刻工艺与薄膜沉积工艺契合度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310264868.8A CN103346106B (zh) | 2013-06-27 | 2013-06-27 | 检测光刻工艺与薄膜沉积工艺契合度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103346106A CN103346106A (zh) | 2013-10-09 |
| CN103346106B true CN103346106B (zh) | 2016-03-30 |
Family
ID=49280894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310264868.8A Active CN103346106B (zh) | 2013-06-27 | 2013-06-27 | 检测光刻工艺与薄膜沉积工艺契合度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103346106B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101995767A (zh) * | 2009-08-25 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | 减少光刻胶中毒现象的方法 |
| CN102496586A (zh) * | 2011-11-24 | 2012-06-13 | 上海宏力半导体制造有限公司 | 检测光刻胶缺陷的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494386B1 (ko) * | 2002-11-22 | 2005-06-13 | 삼성전자주식회사 | 웨이퍼의 감광막 결함검사 시스템 및 감광막 결함검사 방법 |
| KR100850113B1 (ko) * | 2006-12-27 | 2008-08-04 | 동부일렉트로닉스 주식회사 | 포토 레지스트 패턴의 결함 검출 방법 |
-
2013
- 2013-06-27 CN CN201310264868.8A patent/CN103346106B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101995767A (zh) * | 2009-08-25 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | 减少光刻胶中毒现象的方法 |
| CN102496586A (zh) * | 2011-11-24 | 2012-06-13 | 上海宏力半导体制造有限公司 | 检测光刻胶缺陷的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103346106A (zh) | 2013-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111584348A (zh) | 三层光刻材料的返工方法 | |
| US20180097116A1 (en) | Thin film transistor and method of manufacturing same | |
| CN107564803B (zh) | 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法 | |
| CN103247523A (zh) | 半导体结构的制造方法 | |
| US7928000B2 (en) | Method for forming self aligned contacts for integrated circuit devices | |
| CN103346106B (zh) | 检测光刻工艺与薄膜沉积工艺契合度的方法 | |
| US20160268444A1 (en) | Self-aligned metal oxide thin film transistor and method of making same | |
| CN100576453C (zh) | 栅极及nmos晶体管的制作方法 | |
| US20140084479A1 (en) | Integrated Circuit Formed Using Spacer-Like Copper Deposition | |
| CN107359108A (zh) | 一种半导体晶圆清洗方法 | |
| US9378954B2 (en) | Plasma pre-treatment for improved uniformity in semiconductor manufacturing | |
| US10347487B2 (en) | Cell contact | |
| CN102867743B (zh) | 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法 | |
| US20050287812A1 (en) | Method for repairing plasma damage after spacer formation for integrated circuit devices | |
| CN100479118C (zh) | 光致抗蚀剂的去除方法以及半导体元件的制造方法 | |
| CN103345130A (zh) | 光刻返工刻蚀工艺 | |
| CN104078413A (zh) | 接触孔的制造方法 | |
| CN105070718B (zh) | 一种降低sonos存储器串联电阻的方法 | |
| US20240063058A1 (en) | Method for producing an individualization zone of an integrated circuit | |
| US8030712B2 (en) | Method for manufacturing high-stability resistors, such as high ohmic poly resistors, integrated on a semiconductor substrate | |
| US8642475B2 (en) | Integrated circuit system with reduced polysilicon residue and method of manufacture thereof | |
| CN103377986B (zh) | 接触孔的制作方法 | |
| CN101393864A (zh) | 去除缺陷膜层及形成氧化硅-氮化硅-氧化硅侧墙的方法 | |
| CN104576400A (zh) | 一种鳍式场效晶体管的工艺整合方法 | |
| CN103377985B (zh) | 接触孔的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |