CN101995767A - 减少光刻胶中毒现象的方法 - Google Patents
减少光刻胶中毒现象的方法 Download PDFInfo
- Publication number
- CN101995767A CN101995767A CN2009101945784A CN200910194578A CN101995767A CN 101995767 A CN101995767 A CN 101995767A CN 2009101945784 A CN2009101945784 A CN 2009101945784A CN 200910194578 A CN200910194578 A CN 200910194578A CN 101995767 A CN101995767 A CN 101995767A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- duo
- etching
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明中公开了一种减少光刻胶中毒现象的方法,该方法包括:在基底材料上通过蚀刻技术蚀刻出所需的通孔;使用DUO材料对所蚀刻的通孔进行填充,形成位于基底材料上的DUO层;在DUO层上直接涂敷光刻胶,形成光刻胶层,并通过掩膜版光刻胶层进行曝光、显影以及蚀刻,形成所需的图案。通过使用上述的方法,可以有效地减少光刻胶中毒的现象的出现,提高产品的良率,同时还可节省工艺成本,缩短工艺时间。
Description
技术领域
本发明涉及半导体技术,尤其是指一种减少光刻胶中毒现象的方法。
背景技术
在半导体元器件的制造工艺中,通常需要通过光刻技术在晶片上形成相应的元器件或集成电路。图1为现有技术中的光刻技术的示意图。如图1所示,在现有的半导体元器件的制作工艺中,一般将先在基底材料100上通过蚀刻技术蚀刻出所需的通孔(VIA)101,然后使用形成深紫外线吸收氧化(DUO,Deep Ultra Violet Light Absorbing Oxide)材料对所蚀刻的通孔进行填充,从而形成一DUO层102。在现有技术中,在上述DUO层102上涂敷的光刻胶(PR,Photo Resist)层104之前,需要对DUO层102进行相应的表面处理,即在DUO层102的的表面上用六甲基二硅胺(HMDS)气体进行喷涂,形成一HMDS层103,用于增强所涂敷的PR层104在上述DUO层102上的附着力,以避免在进行后续光刻工艺时PR层发生倒塌的现象。在喷涂上述HMDS层后,再在该HMDS层上涂敷PR层,然后采用合适波长的光通过掩膜版对PR层104进行曝光、显影以及蚀刻,从而将掩膜版上的图形转移至晶片上。
但是,在上述的技术方案中,当完成VIA的蚀刻过程后,在所形成的VIA的底部一般都残留有一些化学残留物。而在上述使用六甲基二硅胺(HMDS)气体进行喷涂以形成HMDS时,由于喷涂过程中的温度一般为125°左右,且整个喷涂过程一般都持续60秒左右,因此在上述高温环境下,VIA底部的化学残留物受热后以气态的形式向上渗透到PR层与DUO层的交界处,与PR层底部的化学物质产生反应,且所生成的反应物难以通过蚀刻、灰化、化学剥离等方法去除,使得后续的光刻工艺中的图案的形成不再由光刻胶确定,同时也使得对于光刻胶的再加工也变得更加困难。这种现象被称之为“光刻胶中毒”(或“抗蚀剂中毒”)现象。因此,在半导体元器件的制造工艺中,需要尽量避免出现上述的光刻胶中毒的现象。
发明内容
本发明提供了一种减少光刻胶中毒现象的方法,从而有效地减少光刻胶中毒的现象的出现,提高产品的良率,节省工艺成本。
为达到上述目的,本发明中的技术方案是这样实现的:
一种减少光刻胶中毒现象的方法,该方法包括:
在基底材料上通过蚀刻技术蚀刻出所需的通孔;
使用深紫外线吸收氧化(DUO)材料对所蚀刻的通孔进行填充,形成位于基底材料上的DUO层;
在所述DUO层上直接涂敷光刻胶,形成光刻胶层,并通过掩膜版对所述光刻胶层进行曝光、显影以及蚀刻,形成所需的图案。
所述的基底材料包括:四乙基原硅酸盐层、黑钻石层和碳化硅层。
综上可知,本发明中提供了一种减少光刻胶中毒现象的方法。在该方法中,由于在形成DUO层后,在DUO层上直接涂敷光刻胶,形成光刻胶层,从而有效地减少光刻胶中毒的现象的出现,提高产品的良率,节省工艺成本。
附图说明
图1为现有技术中的光刻技术的示意图。
图2为本发明中的减少光刻胶中毒现象的流程图。
图3为本发明中的减少光刻胶中毒现象的示意图。
具体实施方式
为使本发明的目的、技术方案和优点表达得更加清楚明白,下面结合附图及具体实施例对本发明再作进一步详细的说明。
在本发明中,提出了一种减少光刻胶中毒现象的方法,该方法包括:在基底材料上通过蚀刻技术蚀刻出所需的通孔;使用深紫外线吸收氧化(DUO)材料对所蚀刻的通孔进行填充,形成DUO层;在所述DUO层上直接涂敷光刻胶,形成光刻胶层,并通过掩膜版对所述光刻胶层进行曝光、显影以及蚀刻,形成所需的图案
图2为本发明中减少光刻胶中毒现象的方法的流程图。如图1所示,本发明中减少光刻胶中毒现象的方法包括如下所述的步骤:
步骤201,在基底材料上通过蚀刻技术蚀刻出所需的通孔。
图3为本发明中的减少光刻胶中毒现象的示意图。如图3所示,在本步骤中,可使用常用的蚀刻技术(例如,湿法蚀刻、干法蚀刻技术等)在基底材料100上蚀刻出所需的通孔101。具体的蚀刻方法在此不再赘述。另外,上述的基底材料100一般包括:四乙基原硅酸盐(TEOS)层、黑钻石(BD)层和碳化硅(SiC)层。
步骤202,使用DUO材料对所蚀刻的通孔进行填充,形成位于基底材料上的DUO层。
步骤203,在所述DUO层上直接涂敷光刻胶,形成光刻胶层,并通过掩膜版对所述光刻胶层进行曝光、显影以及蚀刻,形成所需的图案。
在本步骤中,在涂敷光刻胶之间,不在DUO层102上形成HMDS层,即不在DUO层上使用六甲基二硅胺(HMDS)气体进行喷涂,形成HMDS层,而是在DUO层上直接涂敷光刻胶,形成光刻胶层104。
在本步骤中,由于省略了现有技术中形成HMDS层的步骤,从而避免了VIA底部的化学残留物因为受热而造成对PR层底部的污染,因而有效地减少了光刻胶中毒的现象。
另外,随着半导体制作工艺的不断进步,半导体元器件的关键尺寸(CD)越来越小,因此在进行光刻工艺时,即使DUO层与PR层之间不形成HMDS层,PR层在DUO层上的附着力也已经比较大,从而在后续的光刻工艺中也不会出现由于没有HMDS层而导致PR层发生倒塌的现象。
此外,根据实际的实验数据可知,在半导体制造工艺中,如果在光刻过程中在DUO层与PR层之间形成HMDS层,则半导体元器件的成品良率将比较低,有时成品良率甚至为0;而在其它条件相同的情况下,如果使用本发明所提供的方法,则半导体元器件的成品良率将得到大大的提升,一般的成立良率可在95%左右。同时,由于在上述的工艺过程中省略了形成HMDS层的步骤,从而可以节省整个工艺过程的成本,而且还可以缩短整个工艺过程的时间。
由此可知,通过使用本发明中所提供的上述方法,可以有效地减少光刻胶中毒的现象的出现,提高产品的良率;同时还可节省工艺成本,缩短工艺时间。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (2)
1.一种减少光刻胶中毒现象的方法,其特征在于,该方法包括:
在基底材料上通过蚀刻技术蚀刻出所需的通孔;
使用深紫外线吸收氧化(DUO)材料对所蚀刻的通孔进行填充,形成位于基底材料上的DUO层;
在所述DUO层上直接涂敷光刻胶,形成光刻胶层,并通过掩膜版对所述光刻胶层进行曝光、显影以及蚀刻,形成所需的图案。
2.根据权利要求1所述的方法,其特征在于,所述的基底材料包括:四乙基原硅酸盐层、黑钻石层和碳化硅层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101945784A CN101995767A (zh) | 2009-08-25 | 2009-08-25 | 减少光刻胶中毒现象的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101945784A CN101995767A (zh) | 2009-08-25 | 2009-08-25 | 减少光刻胶中毒现象的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101995767A true CN101995767A (zh) | 2011-03-30 |
Family
ID=43786080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101945784A Pending CN101995767A (zh) | 2009-08-25 | 2009-08-25 | 减少光刻胶中毒现象的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101995767A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103346106A (zh) * | 2013-06-27 | 2013-10-09 | 上海华力微电子有限公司 | 检测光刻工艺与薄膜沉积工艺契合度的方法 |
CN106019816A (zh) * | 2016-05-16 | 2016-10-12 | 上海华力微电子有限公司 | 一种减少光刻胶中毒的方法 |
-
2009
- 2009-08-25 CN CN2009101945784A patent/CN101995767A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103346106A (zh) * | 2013-06-27 | 2013-10-09 | 上海华力微电子有限公司 | 检测光刻工艺与薄膜沉积工艺契合度的方法 |
CN103346106B (zh) * | 2013-06-27 | 2016-03-30 | 上海华力微电子有限公司 | 检测光刻工艺与薄膜沉积工艺契合度的方法 |
CN106019816A (zh) * | 2016-05-16 | 2016-10-12 | 上海华力微电子有限公司 | 一种减少光刻胶中毒的方法 |
CN106019816B (zh) * | 2016-05-16 | 2019-08-20 | 上海华力微电子有限公司 | 一种减少光刻胶中毒的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110171585A1 (en) | Photolithography Method | |
CN107799402A (zh) | 二次图形的形成方法 | |
CN101995767A (zh) | 减少光刻胶中毒现象的方法 | |
CN108923245B (zh) | 一种微盘拉曼激光器及其制作方法 | |
JP2010027952A (ja) | 半導体装置の製造方法 | |
CN103839770B (zh) | 一种同时在深沟槽底部和顶部形成图形的工艺方法 | |
CN101320683A (zh) | 再加工半导体衬底的方法和形成半导体器件的图案的方法 | |
CN103869607A (zh) | 二元掩模铬金属膜去除方法 | |
CN109860030B (zh) | 自对准双重图形化的方法 | |
JP2010070415A (ja) | 加工ガラス基板の製造方法 | |
CN101335184A (zh) | 形成半导体器件的微图案的方法 | |
CN101452873B (zh) | 浅沟槽隔离工艺方法 | |
US8084832B2 (en) | Semiconductor device | |
KR100867086B1 (ko) | 반도체 장치 제조 방법 및 장치 | |
TW201931439A (zh) | 藉由乾膜壓合之水溶性遮罩形成 | |
CN101630630B (zh) | 湿法刻蚀中避免发生侧向侵蚀的方法 | |
CN116313776A (zh) | 硬掩膜的去除方法 | |
CN107845574B (zh) | 半导体上刻蚀去除氧化物的方法 | |
CN103871862B (zh) | 一种双栅氧的制备方法 | |
US20170038677A1 (en) | Method for manufacturing imprinting template substrate, imprinting template substrate, imprinting template, and method for manufacturing semiconductor apparatus | |
KR100451509B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
JP5368753B2 (ja) | 加工基板の製造方法 | |
CN104058362B (zh) | 微电子机械系统的加工方法 | |
KR20100011489A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
JP2007083526A (ja) | 凹部付き基板の製造方法および凹部付き基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110330 |