CN106019816A - 一种减少光刻胶中毒的方法 - Google Patents

一种减少光刻胶中毒的方法 Download PDF

Info

Publication number
CN106019816A
CN106019816A CN201610323439.7A CN201610323439A CN106019816A CN 106019816 A CN106019816 A CN 106019816A CN 201610323439 A CN201610323439 A CN 201610323439A CN 106019816 A CN106019816 A CN 106019816A
Authority
CN
China
Prior art keywords
photoresist
arc
poisoning
stoving temperature
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610323439.7A
Other languages
English (en)
Other versions
CN106019816B (zh
Inventor
甘志锋
毛智彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610323439.7A priority Critical patent/CN106019816B/zh
Publication of CN106019816A publication Critical patent/CN106019816A/zh
Application granted granted Critical
Publication of CN106019816B publication Critical patent/CN106019816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/46—Antireflective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种减少光刻胶中毒的方法，包括在晶圆基底上旋涂抗反射涂层材料，并采用高于标准烘焙温度的第一烘焙温度烘干，形成第一抗反射涂层；对涂布有第一抗反射涂层的晶圆基底进行浸润、清洗和干燥；在第一抗反射涂层上再次旋涂抗反射涂层材料，并采用等于标准烘焙温度的第二烘焙温度烘干，形成第二抗反射涂层；在第二抗反射涂层上形成光刻胶层，并通过掩膜版对光刻胶层进行曝光、显影，以及蚀刻形成所需的图案；可有效地减少光刻胶在形成图形过程中的中毒现象，提高产品良率，同时还可节省工艺成本。

Description

一种减少光刻胶中毒的方法
技术领域
本发明涉及半导体微电子制造技术领域，更具体地，涉及一种减少光刻胶中毒的方法。
背景技术
在集成电路(IC)的制造中，在基板上以选择的顺序沉积各种金属层和绝缘层来形成集成电路在本领域中是已知的技术。对于先进的后段铜制程，采用氮化钛(TIN)作为金属硬掩模材料来传递图形已成为共识；同时，其底部的介电阻挡层通常会选择掺氮碳化硅(NDC)材料，底部的介电阻挡层既作为刻蚀阻挡层，也作为铜扩散阻挡层。对于双大马士革的沟槽双层(DualDamascene)制造工艺，使用氮化钛金属硬掩模和掺氮碳化硅刻蚀阻挡层，容易出现光刻胶中毒现象。
请参阅图1，图1是现有的一种双大马士革沟槽双层制造工艺中的各薄膜层示意图。如图1所示，在双大马士革沟槽双层制造工艺中，首先需要在器件衬底1上依次沉积NDC介电阻挡层2、low K介电阻挡层3、氮氧化硅层4、TIN金属硬掩模层5、氮氧化硅层6、抗反射涂层(BARC)7和光刻胶层8。随着工艺要求的关键尺寸变小，光刻工艺要求光刻胶越来越薄，刻蚀工艺随之要求底部抗反射涂层(BARC)变薄。但薄的底部抗反射涂层无法完全阻挡TIN和NDC中的氮扩散到光刻胶中，从而影响到光刻胶底部的光酸反应，显影过程中会有光刻胶残留，即“光刻胶中毒”。
光刻胶中毒将引起光刻胶层的曝光图案区具有带非均匀侧壁的光刻胶轮廓或结构。在使用正性光刻胶时，光刻胶中毒常常导致形成光刻胶底座(footing)，或恰好在基板上的光刻胶线宽化。在使用负性光刻胶时，可能导致光刻胶收聚(pinching)，这是由于在光刻曝光并显影后，在下面的基板上形成光刻胶轮廓的非均匀性侧壁。蚀刻后，这种光刻胶底座或光刻胶收聚问题将导致光刻胶图案向下面的层的不完整转移。这种现象对于互联制造的优选方法，特别是双大马士革工艺，容易造成金属连线断路的缺陷，影响良率。因而抗反射涂层既用来作为光刻胶抗反射的涂层，同时也作为防止光刻胶中毒的阻挡层。
传统防止光刻胶中毒的方法，是通过沉积覆盖介电材料的附加层或者通过改性介电材料对等离子体或化学处理暴露的表面，在介电材料上形成改性的表面层。其中，可作为附加层的保护材料包括CVD氧化物、CVD氮化物、CVD氢氧化物、CVD SiC、旋压玻璃、有机聚合物、防反射涂层材料、氮氧化硅、氢倍半硅氧烷、甲基倍半硅氧烷、金属及其组合等。采用这类方法的前提是不会影响到从光刻到蚀刻的图形传递，但随着工艺要求的光刻胶膜厚的日益变薄以及由此带来的对蚀刻工艺的限制，使得这类方法正变为不可行。
因此，提供一种通过优化抗反射涂层涂布工艺来减少光刻胶中毒的方法，就显得尤为必要。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种减少光刻胶中毒的方法。
为实现上述目的，本发明的技术方案如下：
一种减少光刻胶中毒的方法，包括以下步骤：
步骤S01：提供一晶圆基底，在所述晶圆基底上旋涂抗反射涂层材料，并采用高于标准烘焙温度的第一烘焙温度烘干，形成第一抗反射涂层；
步骤S02：对涂布有第一抗反射涂层的晶圆基底进行浸润、清洗和干燥；
步骤S03：在第一抗反射涂层上再次旋涂抗反射涂层材料，并采用等于标准烘焙温度的第二烘焙温度烘干，形成第二抗反射涂层；
步骤S04：在第二抗反射涂层上形成光刻胶层，并通过掩膜版对光刻胶层进行曝光、显影，以及蚀刻形成所需的图案。
优选地，所述第一抗反射涂层和第二抗反射涂层的厚度之和等于工艺所需的抗反射涂层标准厚度。
优选地，所述第一烘焙温度高于标准烘焙温度10-100K。
优选地，所述第一烘焙温度高于标准烘焙温度30-50K。
优选地，所述第一抗反射涂层和第二抗反射涂层材料的旋涂转速高于标准旋涂转速100-1000r/min。
优选地，所述第一抗反射涂层和第二抗反射涂层材料的旋涂转速高于标准旋涂转速100-500r/min。
优选地，步骤S02中，采用去离子水对涂布有第一抗反射涂层的晶圆基底进行浸润、清洗，并干燥。
优选地，浸润时间为10-30min，清洗时间为10-30min。
优选地，浸润时间为15-20min，清洗时间为15-20min。
优选地，所述光刻胶的类型包括I线光刻胶、KrF光刻胶和ArF光刻胶。
从上述技术方案可以看出，本发明通过以高于标准烘焙温度的较高烘焙温度形成第一抗反射涂层，可以使基底材料中含氮的成分在烘焙过程中向上蒸发富集在第一抗反射涂层表面，并采用浸润、清洗的步骤，使第一抗反射涂层表面的大部分碱性污染化学物质得以清除，同时利用高温形成更为致密的第一抗反射涂层作为阻挡层，后续再通过涂布第二抗反射涂层，形成双层抗反射涂层结构，从而可有效地减少光刻胶在形成图形过程中的中毒现象，提高产品良率，同时还可节省工艺成本。
附图说明
图1是现有的一种双大马士革沟槽双层制造工艺中的各薄膜层示意图；
图2是本发明一种减少光刻胶中毒的方法流程图；
图3是本发明一较佳实施例中根据图2的方法形成的两层抗反射涂层结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图2，图2是本发明一种减少光刻胶中毒的方法流程图；同时，请参阅图3，图3是本发明一较佳实施例中根据图2的方法形成的两层抗反射涂层结构示意图。如图2所示，本发明的一种减少光刻胶中毒的方法，包括以下步骤：
步骤S01：提供一晶圆基底，在所述晶圆基底上旋涂抗反射涂层材料，并采用高于标准烘焙温度的第一烘焙温度烘干，形成第一抗反射涂层。
请参阅图3。所采用的晶圆基底适用于进行例如双大马士革的沟槽双层制造工艺。当应用于进行双大马士革的沟槽双层制造工艺时，在晶圆基底(器件衬底)1上可形成有若干介质层，依次可包括沉积NDC介电阻挡层2、low K介电阻挡层3、第一氮氧化硅层4、TIN金属硬掩模层5、第二氮氧化硅层6等。
接着，可将晶圆基底送入涂胶显影机台中，在晶圆基底上运用高于标准旋涂转速的旋涂转速涂布一层抗反射涂层材料，以获得较薄的涂层；然后，再采用高于标准烘焙温度的第一烘焙温度对抗反射涂层材料进行烘干，形成第一抗反射涂层7A。
作为一优选的实施方式，第一抗反射涂层材料的旋涂转速可高于通常进行双大马士革的沟槽双层制造工艺时的标准旋涂转速100-1000r/min；较佳地，第一抗反射涂层材料的旋涂转速可高于标准旋涂转速100-500r/min。所述第一烘焙温度可高于通常进行双大马士革的沟槽双层制造工艺时的标准烘焙温度10-100K；较佳地，第一烘焙温度可高于标准烘焙温度30-50K。
步骤S02：对涂布有第一抗反射涂层的晶圆基底进行浸润、清洗和干燥。
接着，可将晶圆基底送入在晶圆清洗机台中，运用例如去离子水对涂布有第一抗反射涂层的晶圆基底进行浸润,然后进行清洗,最后通过甩干去除晶圆基底表面的去离子水，使晶圆基底得以干燥。也可以采用其他适用的清洗介质进行浸润和清洗，本发明不限于此。
作为一优选的实施方式，对晶圆基底进行浸润的时间可为10-30min，进行清洗的时间可为10-30min。较佳地，浸润时间可为15-20min，例如15min；清洗时间可为15-20min，例如20min。
步骤S03：在第一抗反射涂层上再次旋涂抗反射涂层材料，并采用等于标准烘焙温度的第二烘焙温度烘干，形成第二抗反射涂层。
请参阅图3。再次将晶圆基底送入涂胶显影机台中，在晶圆基底上运用高于标准旋涂转速的旋涂转速继续涂布一层抗反射涂层材料，以获得较薄的涂层；然后，采用与标准烘焙温度相同的第二烘焙温度对抗反射涂层材料进行烘干，形成第二抗反射涂层7B。
作为一优选的实施方式，第二抗反射涂层材料的旋涂转速可高于通常进行双大马士革的沟槽双层制造工艺时的标准旋涂转速100-1000r/min；较佳地，第二抗反射涂层材料的旋涂转速可高于标准旋涂转速100-500r/min。
并且，可采用第一抗反射涂层和第二抗反射涂层的厚度之和等于工艺所需的正常抗反射涂层标准厚度来形成本发明的双层抗反射涂层结构。在此基础上，第一抗反射涂层和第二抗反射涂层的厚度之和也可以采用与工艺所需的正常抗反射涂层标准厚度接近的厚度来形成。
在现有的双大马士革沟槽双层制造工艺中，具有单层的抗反射涂层。在涂布抗反射涂层时，基底材料(NDC介电阻挡层、TIN金属硬掩模层等)中含氮的成分在烘焙过程中会向上蒸发，并富集在抗反射涂层中，抗反射涂层表面的含氮成分与空气中的水分结合，形成碱性化学物质，将中和掉部分光刻胶光酸反应过程中生成的光酸成分，造成随后显影工艺过程中，与抗反射涂层接触的光刻胶不易显影去掉，最终对图形的传递造成影响。
本发明通过以高于标准烘焙温度的较高烘焙温度，先形成小于标准厚度的较薄第一抗反射涂层，可以使基底材料中含氮的成分在烘焙过程中充分向上蒸发并富集在第一抗反射涂层表面；然后，再采用例如去离子水对晶圆基底进行浸润、清洗和干燥，可以将第一抗反射涂层表面富集的大部分碱性污染化学物质清除掉；同时，还可通过采用高于标准烘焙温度的高温烘焙，来形成更为致密的第一抗反射涂层作为阻挡层；在此基础上，再通过后续涂布第二抗反射涂层的工艺，形成总厚度等于标准厚度的第一、第二抗反射涂层双层结构，即可有效地减少光刻胶在形成图形过程中的中毒现象。
作为其他可选的实施方式，根据需要，上述步骤S01和/或步骤S03可以重复执行，以形成若干第一抗反射涂层和/或第二抗反射涂层，但其总厚度应与工艺要求的标准厚度相当，以免增加器件高度。
步骤S04：在第二抗反射涂层上形成光刻胶层，并通过掩膜版对光刻胶层进行曝光、显影，以及蚀刻形成所需的图案。
请参阅图3。最后，在第二抗反射涂层上涂布光刻胶，形成光刻胶层8，并可通过掩膜版对光刻胶层进行曝光、显影，以及蚀刻形成所需的双大马士革沟槽结构图案(图略)。
本发明的上述方法，可用于改善I线光刻胶、KrF光刻胶和ArF光刻胶等类型光刻胶的中毒现象。
综上所述，本发明通过以高于标准烘焙温度的较高烘焙温度形成第一抗反射涂层，可以使基底材料中含氮的成分在烘焙过程中向上蒸发富集在第一抗反射涂层表面，并采用浸润、清洗的步骤，使第一抗反射涂层表面的大部分碱性污染化学物质得以清除，同时利用高温形成更为致密的第一抗反射涂层作为阻挡层，后续再通过涂布第二抗反射涂层，形成双层抗反射涂层结构，从而可有效地减少光刻胶在形成图形过程中的中毒现象，提高产品良率，同时还可节省工艺成本。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种减少光刻胶中毒的方法，其特征在于，包括以下步骤：
步骤S01：提供一晶圆基底，在所述晶圆基底上旋涂抗反射涂层材料，并采用高于标准烘焙温度的第一烘焙温度烘干，形成第一抗反射涂层；
步骤S02：对涂布有第一抗反射涂层的晶圆基底进行浸润、清洗和干燥；
步骤S03：在第一抗反射涂层上再次旋涂抗反射涂层材料，并采用等于标准烘焙温度的第二烘焙温度烘干，形成第二抗反射涂层；
步骤S04：在第二抗反射涂层上形成光刻胶层，并通过掩膜版对光刻胶层进行曝光、显影，以及蚀刻形成所需的图案。
2.根据权利要求1所述的减少光刻胶中毒的方法，其特征在于，所述第一抗反射涂层和第二抗反射涂层的厚度之和等于工艺所需的抗反射涂层标准厚度。
3.根据权利要求1所述的减少光刻胶中毒的方法，其特征在于，所述第一烘焙温度高于标准烘焙温度10-100K。
4.根据权利要求3所述的减少光刻胶中毒的方法，其特征在于，所述第一烘焙温度高于标准烘焙温度30-50K。
5.根据权利要求1所述的减少光刻胶中毒的方法，其特征在于，所述第一抗反射涂层和第二抗反射涂层材料的旋涂转速高于标准旋涂转速100-1000r/min。
6.根据权利要求5所述的减少光刻胶中毒的方法，其特征在于，所述第一抗反射涂层和第二抗反射涂层材料的旋涂转速高于标准旋涂转速100-500r/min。
7.根据权利要求1所述的减少光刻胶中毒的方法，其特征在于，步骤S02中，采用去离子水对涂布有第一抗反射涂层的晶圆基底进行浸润、清洗，并干燥。
8.根据权利要求7所述的减少光刻胶中毒的方法，其特征在于，浸润时间为10-30min，清洗时间为10-30min。
9.根据权利要求8所述的减少光刻胶中毒的方法，其特征在于，浸润时间为15-20min，清洗时间为15-20min。
10.根据权利要求1-9任意一项所述的减少光刻胶中毒的方法，其特征在于，所述光刻胶的类型包括I线光刻胶、KrF光刻胶和ArF光刻胶。
CN201610323439.7A 2016-05-16 2016-05-16 一种减少光刻胶中毒的方法 Active CN106019816B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610323439.7A CN106019816B (zh) 2016-05-16 2016-05-16 一种减少光刻胶中毒的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610323439.7A CN106019816B (zh) 2016-05-16 2016-05-16 一种减少光刻胶中毒的方法

Publications (2)

Publication Number Publication Date
CN106019816A true CN106019816A (zh) 2016-10-12
CN106019816B CN106019816B (zh) 2019-08-20

Family

ID=57097489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610323439.7A Active CN106019816B (zh) 2016-05-16 2016-05-16 一种减少光刻胶中毒的方法

Country Status (1)

Country Link
CN (1) CN106019816B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878362A (zh) * 2017-05-12 2018-11-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111696860A (zh) * 2020-07-23 2020-09-22 上海华力微电子有限公司 半导体结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040266201A1 (en) * 2003-06-24 2004-12-30 International Business Machines Corporation Method for forming damascene structure utilizing planarizing material coupled with diffusion barrier material
US20060234158A1 (en) * 2005-04-14 2006-10-19 Shin-Etsu Chemical Co., Ltd. Bottom resist layer composition and patterning process using the same
CN101154048A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 双镶嵌结构形成方法
CN101995767A (zh) * 2009-08-25 2011-03-30 中芯国际集成电路制造(上海)有限公司 减少光刻胶中毒现象的方法
CN104347479A (zh) * 2013-07-29 2015-02-11 中芯国际集成电路制造(上海)有限公司 用于双大马士革结构的蚀刻方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040266201A1 (en) * 2003-06-24 2004-12-30 International Business Machines Corporation Method for forming damascene structure utilizing planarizing material coupled with diffusion barrier material
US20060234158A1 (en) * 2005-04-14 2006-10-19 Shin-Etsu Chemical Co., Ltd. Bottom resist layer composition and patterning process using the same
CN101154048A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 双镶嵌结构形成方法
CN101995767A (zh) * 2009-08-25 2011-03-30 中芯国际集成电路制造(上海)有限公司 减少光刻胶中毒现象的方法
CN104347479A (zh) * 2013-07-29 2015-02-11 中芯国际集成电路制造(上海)有限公司 用于双大马士革结构的蚀刻方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878362A (zh) * 2017-05-12 2018-11-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108878362B (zh) * 2017-05-12 2020-11-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111696860A (zh) * 2020-07-23 2020-09-22 上海华力微电子有限公司 半导体结构及其制作方法
CN111696860B (zh) * 2020-07-23 2022-11-04 上海华力微电子有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
CN106019816B (zh) 2019-08-20

Similar Documents

Publication Publication Date Title
KR100628824B1 (ko) 리토그래피 반사방지 하드마스크 조성물 및 그것의 용도
JP2846761B2 (ja) 伝導層パターン形成方法
US6720256B1 (en) Method of dual damascene patterning
US5486424A (en) Silylated photoresist layer and planarizing method
JP2000068267A (ja) 半導体デバイス、半導体基板上にパタ―ン化された導電性層を作成する方法、半導体製造におけるウェハ―基板の処理方法及び処理された製品
JP2004079901A (ja) 半導体装置及びその製造方法
JP2001343757A (ja) レジストパターンの形成方法
WO2004090974A1 (ja) 電子デバイス及びその製造方法
CN112017946A (zh) 半导体结构的形成方法、晶体管
CN102201365B (zh) 用于制造半导体器件的方法
CN106019816A (zh) 一种减少光刻胶中毒的方法
US20180174830A1 (en) Material composition and methods thereof
CN101308330B (zh) 利用可显影填充材料的两次图形曝光方法
US20080073321A1 (en) Method of patterning an anti-reflective coating by partial etching
CN100590531C (zh) 利用可显影填充材料的两次图形曝光方法
JP2005286314A (ja) レジスト膜の剥離方法およびリワーク方法、ならびにレジスト膜の剥離装置およびリワーク装置
US20090220898A1 (en) Pattern forming method and method of manufacturing semiconductor device by using the same
US20080076075A1 (en) Method for double patterning a thin film
US6855627B1 (en) Method of using amorphous carbon to prevent resist poisoning
JPH11194499A (ja) 半導体装置の製造方法
US8119334B2 (en) Method of making a semiconductor device using negative photoresist
US20040180295A1 (en) Method for fabricating a dual damascene structure using a single photoresist layer
US6759351B2 (en) Method for eliminating development related defects in photoresist masks
US20230317514A1 (en) Semiconductor device with composite barrier structure and method for fabricating the same
US20230317508A1 (en) Method for fabricating semiconductor device with pre-cleaning treatment

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant