CN111696860A - 半导体结构及其制作方法 - Google Patents
半导体结构及其制作方法 Download PDFInfo
- Publication number
- CN111696860A CN111696860A CN202010717894.1A CN202010717894A CN111696860A CN 111696860 A CN111696860 A CN 111696860A CN 202010717894 A CN202010717894 A CN 202010717894A CN 111696860 A CN111696860 A CN 111696860A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- self
- layer
- photoresist
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 141
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 107
- 238000000034 method Methods 0.000 claims abstract description 78
- 230000008569 process Effects 0.000 claims abstract description 45
- 238000002161 passivation Methods 0.000 claims abstract description 44
- 238000011161 development Methods 0.000 claims abstract description 20
- 150000004767 nitrides Chemical class 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 84
- 238000005530 etching Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000007781 pre-processing Methods 0.000 claims description 3
- 230000035484 reaction time Effects 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- 229910001882 dioxygen Inorganic materials 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract description 9
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 description 26
- 238000003384 imaging method Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 239000002253 acid Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 239000002952 polymeric resin Substances 0.000 description 4
- 229920003002 synthetic resin Polymers 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- -1 amino compound Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000671 immersion lithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
本发明提供一种半导体结构及其制作方法。所述制作方法提供的半导体基底的第一区域形成有自对准双重图形掩模，所述自对准双重图形掩模包括多个氮化物的侧墙，首先对半导体基底进行预处理，以在侧墙表面形成钝化膜，接着在半导体基底表面涂覆光刻胶并进行曝光和显影，形成图形化的光刻胶层，然后对半导体基底进行刻蚀，形成自对准双重图形结构，其中，在曝光和显影过程中，钝化膜用于防止光刻胶层中的光酸与侧墙反应。所述钝化膜可以避免光刻胶层在曝光过程中产生的光酸与侧墙反应，有助于在显影过程中去除侧墙间的光刻胶层，增大了光刻工艺窗口。所述半导体结构包括利用上述制作方法制成的自对准双重图形结构。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其制作方法。
背景技术
随着集成电路技术节点的向前推进，图形关键尺寸不断减小，在关键尺寸缩小到了28nm节点以下时，利用波长193nm的浸没式光刻机进行单次曝光的分辨率已无法满足工艺要求。为了克服光刻工艺限制，制作更精细的结构，通常采用双重曝光技术或自对准双重成像技术(Self aligned double patterning，SADP)来满足节点不断缩小的工艺需求。自对准双重成像技术又叫侧墙成像技术，该工艺主要包括以下步骤：首先在基底上以光刻和蚀刻工艺形成多个牺牲结构(或称心轴结构，mandrel)，之后形成一掩模层覆盖所述多个牺牲结构和基底表面，然后进行例如回蚀刻，得到仅覆盖牺牲结构侧面的掩模层即侧墙，之后去除所述多个牺牲结构，接着以所述侧墙作为硬掩模刻蚀基底，可以得到较牺牲结构更为精细排列的结构。
图1为利用现有自对准双重成像技术形成侧墙掩模后的剖面示意图。参见图1，一种半导体结构的制作过程中，在形成作为自对准双重图形掩模的侧墙(SiN)700后、刻蚀下方的半导体基底10之前，为了保护半导体基底10的未覆盖侧墙且不需要被刻蚀的区域，需要在基底上涂敷光刻胶并通过曝光和显影对光刻胶层进行图形化处理，得到的图形化的光刻胶层800和侧墙700共同作为接下来刻蚀基底的掩模。
但是，如图1所示，研究发现，由于曝光前涂敷在基底上的光刻胶也存在于侧墙700间的间隙，而侧墙700的材料即上述掩模层的材料通常为氮化硅或氮氧化硅，在曝光过程中，在光刻胶层800中产生的光酸容易与侧墙700发生反应，生成氨基化合物，导致光刻胶层不能被显影液完全溶解去除，体现在显影后侧墙间隙仍有光刻胶残留(如图中残留的光刻胶800')，残留的光刻胶800'在基底刻蚀过程中会影响图形精度，造成光刻工艺中曝光能量、曝光时间等的可调范围缩小，即造成执行光刻工艺的调节窗口变窄。
发明内容
本发明目的在于提供一种半导体结构的制作方法，以解决在自对准双重成像技术中，形成于侧墙间隙的光刻胶层难以显影去除干净的问题。本发明还提供一种利用所述半导体结构的制作方法制作得到的半导体结构。
为解决上述问题，一方面，本发明提供一种半导体结构的制作方法，所述制作方法包括：
提供半导体基底，所述半导体基底布置有第一区域，对应于所述第一区域在半导体基底上形成有自对准双重图形掩模，所述自对准双重图形掩模包括多个侧墙，所述侧墙的材料包括氮化物；
对所述半导体基底进行预处理，以在所述侧墙表面形成钝化膜；
在所述半导体基底表面涂覆光刻胶，再进行曝光和显影，去除所述第一区域的光刻胶层，并在所述第一区域之外的区域形成图形化的光刻胶层，其中，所述钝化膜用于防止所述光刻胶层中的光酸与所述侧墙反应；以及
以所述侧墙和所述图形化的光刻胶层作为掩模，对所述半导体基底进行刻蚀，在所述第一区域的半导体基底中形成自对准双重图形结构。
可选的，所述侧墙为氮化硅或者氮氧化硅，所述钝化膜为二氧化硅。
可选的，在对所述半导体基底进行所述预处理的过程中，向放置所述半导体基底的腔体中通入氧气，所述氧气与所述侧墙表层反应形成所述钝化膜。
可选的，所述氧气的流量为5000sccm～10000sccm；所述预处理过程中，所述腔体内的温度为200℃～300℃；氧气与所述侧墙表层的反应时间为5s～20s。
可选的，所述光刻胶为KrF或ArF光刻胶。
可选的，所述侧墙的底面的宽度小于或等于28nm。
可选的，所述侧墙的底面的宽度与相邻两个侧墙间的间距相等。
可选的，所述半导体基底包括衬底和形成于所述衬底表面的叠层结构，所述叠层结构包括自衬底表面自下而上依次叠加的介电层、栅极材料层、硬掩模层和抗反射层，所述侧墙位于所述抗反射层上表面。
可选的，形成所述自对准双重图形掩模的方法包括：
在所述半导体基底上形成多个牺牲结构；
形成掩模层覆盖所述多个牺牲结构和半导体基底表面；
进行回刻蚀，以得到覆盖所述牺牲结构侧面的侧墙；
去除所述多个牺牲结构，以所述侧墙作为所述自对准双重图形掩模。
另一方面，本发明还提供一种半导体结构，所述半导体结构包括自对准双重图形结构，所述自对准双重图形结构利用上述半导体结构的制作方法制成。
本发明提供的半导体结构的制作方法提供的半导体基底布置有第一区域，所述第一区域形成有自对准双重图形掩模，所述自对准双重图形掩模包括多个侧墙，所述侧墙的材料包括氮化物，首先对所述半导体基底进行预处理，以在所述侧墙表面形成钝化膜，接着在所述半导体基底表面涂覆光刻胶，再进行曝光和显影，以去除所述第一区域的光刻胶层，并在所述第一区域之外的区域形成图形化的光刻胶层，然后以所述侧墙和所述图形化的光刻胶层作为掩模，对所述半导体基底进行刻蚀，在所述第一区域的半导体基底中形成自对准双重图形结构，其中，在所述曝光和显影过程中，所述钝化膜用于防止光刻胶层中的光酸与接触的侧墙反应。由于在曝光和显影过程中，钝化膜对光刻胶和侧墙材料进行了阻隔，可以避免光刻胶层在曝光过程中产生的光酸与侧墙反应，有助于在显影过程中去除侧墙间的光刻胶层，增大了光刻工艺中相关参数的可调整范围，即增大了光刻工艺窗口，有助于提升利用自对准双重成像技术所得到的半导体结构的质量。
本发明的半导体结构利用上述半导体结构的制作方法制成，其中，在利用侧墙作为掩模进行刻蚀前，侧墙间的光刻胶层相对于现有工艺容易显影去除，对侧墙的形貌和尺寸的影响较小，因而有助于提高利用自对准双重成像技术所形成的自对准双重图形的精度，有助于提高所得到的半导体结构的质量。
附图说明
图1为利用现有自对准双重成像技术形成侧墙掩模后的剖面示意图。
图2为利用现有的制作方法制作的自对准双重图形的局部放大图。
图3为本发明一实施例的半导体结构的制作方法的流程图。
图4为利用本发明一实施例的半导体结构的制作方法制作的半导体结构在形成钝化膜前的剖面示意图。
图5为利用本发明一实施例的半导体结构的制作方法制作的半导体结构在形成钝化膜后的剖面示意图。
图6为利用本发明一实施例的半导体结构的制作方法制作的半导体结构在形成图形化的光刻胶层后的剖面示意图。
图7为利用本发明一实施例的半导体结构的制作方法得到的自对准双重图形结构的局部放大图。
附图标记说明：
10-半导体基底；100-衬底；100a-第一区域；200-介电层；300-栅极材料层；400-氮化硅层；500-氧化掩模层；600-抗反射层；700-侧墙；800-光刻胶层；800'-残留的光刻胶层；900-钝化膜。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体结构及其制作方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在半导体领域中，化学放大胶是一种常用的光刻胶。化学放大胶的主要成分是聚合物树脂、光致酸产生剂(photo acid generator，PAG)以及相应的添加剂(additives)和溶剂。研究发现，在利用这类光刻胶进行曝光时，光刻胶中容易形成光酸。反应式(1)为光致酸产生剂在光子作用下产生酸的反应式。如反应式(1)所示，在光刻胶曝光过程中，光子被光刻胶中的光致酸产生剂(PAG)吸收后，光致酸产生剂会分解而释放酸性离子(H+)，即为光酸。反应式(2)为在曝光后烘烤(Post exposure bake，PEB)温度下光酸导致悬挂基团脱落的反应式。如反应式(2)所示，在曝光后烘烤时，光酸会作为催化剂使得聚合物树脂上的不溶性悬挂的酸不稳定基团脱落，并释放一个新的H+，悬挂基团的脱落改变了聚合物的极性，在足够多的悬挂基团脱落后，光刻胶就能溶于溶于显影液。
然而，在利用自对准双重成像技术(Self aligned double patterning，SADP)制作包括精细的自对准双重图形的半导体结构时，由于涂覆在基底上的光刻胶在曝光过程中产生的光酸会与侧墙表面的氮化物反应，阻碍了聚合物树脂上的不溶性悬挂的酸不稳定基团脱落，所生成氨基化合物光刻胶在显影液中的溶解性较差。在相同的显影条件下，侧墙之间的光刻胶较不易完全被显影液溶解去除，导致显影后在侧墙之间的间隙内仍有一些光刻胶残留，这部分残留的光刻胶对覆盖的基底形成保护，导致在随后的刻蚀过程中不能按照设计精度刻蚀，进而影响了要制作的自对准双重图形的精度，为了尽可能去除侧墙间隙中的光刻胶，需要严格设置光刻工艺中曝光能量、曝光时间等参数，从而参数的可调范围缩小，即造成光刻工艺窗口变窄，并且，改变工艺参数还容易对一些关联的结构造成不良影响。图2为利用现有的制作方法制作的自对准双重图形的局部放大图。如图2所示，利用现有的制作方法得到的自对准双重图形中，白色线条对应的是在侧墙作为掩模覆盖下基底表面被保留的区域，白色线条和白色线条之间对应的是基底被去除而形成沟槽的区域，但是，由于现有工艺在刻蚀基底时，侧墙间隙内残留有光刻胶，使得实际刻蚀范围与设定范围存在偏差，如图2中白色线条的边界很不清晰，可以理解，对于采用这种自对准双重图形的半导体结构来说，其质量和性能均容易受到影响。
为了解决上述问题，本发明提出了一种半导体结构的制作方法。图3为本发明一实施例的半导体结构的制作方法的流程图。如图3所示，本实施例提供一种半导体结构的制作方法，所述制作方法包括如下步骤：
S1：提供半导体基底，所述半导体基底布置有第一区域，对应于所述第一区域在半导体基底上形成有自对准双重图形掩模，所述自对准双重图形掩模包括多个侧墙，所述侧墙的材料包括氮化物；
S2：对所述半导体基底进行预处理，以在所述侧墙表面形成钝化膜；
S3：在所述半导体基底表面涂覆光刻胶，再进行曝光和显影，以去除所述第一区域的光刻胶层，并在所述第一区域之外的区域形成图形化的光刻胶层，其中，所述钝化膜用于防止所述光刻胶层中的光酸与所述侧墙反应；
S4：以所述侧墙和所述图形化的光刻胶层共同作为掩模，对所述半导体基底进行刻蚀，在所述第一区域的半导体基底中形成自对准双重图形结构。
图4至图6为利用本发明实施例的半导体结构的制作方法在制作过程中的剖面结构示意图。以下参照图3至图6对发明实施例的半导体结构的制作方法作进一步说明。
图4为利用本发明一实施例的半导体结构的制作方法制作的半导体结构在形成钝化膜前的剖面示意图。如图4所示，首先执行上述步骤S1，提供半导体基底10，所述半导体基底10布置有第一区域100a，对应于所述第一区域100a在半导体基底10上形成有自对准双重图形掩模，所述自对准双重图形掩模包括多个侧墙700，所述侧墙700的材料包括氮化物。
所述半导体基底可以包括衬底。具体的，所述衬底可以是硅衬底，然而其它实施例中，所述衬底还可以是锗(Ge)衬底、锗硅(SiGe)衬底、碳硅(SiC)衬底、碳锗硅(SiGeC)衬底、砷化铟(InAs)衬底、砷化镓(GaAs)衬底、磷化铟(InP)衬底或者其它III/V化合物的半导体衬底，或者还可以为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)等。
所述半导体结构的制作方法可以用于制作NAND闪存，也可以用于制作其它包括所述自对准双重图形结构的半导体器件。
作为示例，一实施例中，半导体基底10还可以包括形成于所述衬底100表面的叠层结构，所述叠层结构可以包括自硅衬底表面自下而上依次叠加的介电层200、栅极材料层300、由氮化硅层400和氧化掩模层500构成的硬掩模层以及抗反射层600，所述侧墙700位于所述抗反射层600上表面。以制作NAND闪存为例，在刻蚀所述硅衬底100前，可以以所述侧墙为掩模，先对所述叠层结构进行刻蚀，得到图形化的叠层结构并露出所述衬底100，接着可以去除所述侧墙，以所述图形化的叠层结构为掩模刻蚀所述衬底，以在所述第一区域100a的半导体基底中形成所述自对准双重图形结构。在其它实施例中，所述半导体基底可以不包括所述叠层结构，或者所述半导体基底也可以包括在衬底上形成的其它材料层(或结构)。所述叠层结构可以根据设计需要去排布叠层内部的各层顺序和设置各层的厚度。所述抗反射层600可以为无定形硅层，利用抗反射层可以提高自对准双重图形的刻蚀精度。
为了在半导体基底的第一区域获得上述自对准双重图形掩模，本实施例的半导体结构的制作方法在执行上述步骤S1之前，还可以包括以下步骤：在所述半导体基底10上形成多个牺牲结构；再形成掩模层覆盖所述多个牺牲结构和半导体基底10表面；然后进行回刻蚀，以得到覆盖所述牺牲结构侧面的侧墙700，再去除所述多个牺牲结构，以所述侧墙700作为所述自对准双重图形掩模。
继续参考图4，所述半导体基底10布置有第一区域100a，所述第一区域100a作为要形成自对准双重图形结构的区域。本实施例中，在半导体基底10表面的第一区域100a，形成有包括多个侧墙700的自对准双重图形掩模，所述侧墙700的材料包括氮化物。
可选的，所述侧墙700为氮化硅或者氮氧化硅。但不限于此，所述侧墙还可以是其它氮化物。
本实施例中，所述半导体结构的制作方法可以应用于制造28nm及28nm以下技术节点的半导体结构，所述侧墙的底面宽度可以小于或等于28nm，且所述侧墙的底面宽度可以与相邻两个侧墙的间距相等。
图5为利用本发明一实施例的半导体结构的制作方法制作的半导体结构在形成钝化膜后的剖面示意图。如图5所示，接着执行步骤S2，对所述半导体基底10进行预处理，以在所述侧墙700表面形成钝化膜900。所述钝化膜900可以为二氧化硅。
所述钝化膜900对侧墙产生钝化作用，避免后续在侧墙上涂敷的光刻胶与侧墙中的氮化物发生反应。作为示例，为了形成钝化膜900，可以将所述半导体基底10放置于一腔体中，并向所述腔体中通入氧气，氧气与所述侧墙700表层反应形成所述钝化膜900，其中，所述氧气的流量可以为5000sccm～10000sccm，所述预处理过程中，腔体内部的温度可以为200℃～300℃，氧气和侧墙700表层的反应时间可以为5s～20s。在其它实施例中，可以根据钝化膜的材质，选择适合的工艺气体与侧墙反应，并且，工艺气体的流量、预处理的环境温度和时间可以根据需要调整。由于在新鲜形成的侧墙表面活性相对较高，更容易与氧气反应生成钝化膜900，因此，钝化膜900可以在刻蚀去除上述多个牺牲结构得到所述自对准双重图形掩模的腔体中形成，即在刻蚀去除所述多个牺牲结构后，可以对所述腔体进行抽真空，再向所述腔体中通入氧气并进行加热达到200℃～300℃，以形成所述钝化膜900。然而，在其它实施例中，所述腔体还可以时化学气相沉积(CVD)腔体或是物理气相沉积(PVD)腔体。
上述方法中，氧气仅与侧墙700表层的少量氮化物反应，在所述侧墙700表层上形成的钝化膜900也相对较薄，约为2埃～10埃。因此，所述钝化膜900对侧墙700的形貌的影响很小，不会影响所述自对准双重图形掩模的精度。
与现有技术中通过在侧墙表面额外沉积形成一钝化层或是涂布形成一抗反射层相比，上述的半导体结构的制作方法通过向放置半导体基底的腔体中通入氧气并进行加热即可在侧墙700表面形成钝化膜900，生成所述钝化膜900的工艺相对简单，且钝化膜900仅在侧墙700的表层形成，并不会在侧墙700下方的半导体基底10表面形成，后续不需要对所述钝化膜900进行刻蚀或曝光显影等处理，进一步简化了工艺，降低了生产成本。
图6为利用本发明一实施例的半导体结构的制作方法制作的半导体结构在形成图形化的光刻胶层后的剖面示意图。如图6所示，接着，执行步骤S3，在所述半导体基底10上涂覆光刻胶，并进行光刻工艺，去除所述第一区域100a的光刻胶层。
光刻胶用于对基底上侧墙覆盖区域以外的区域进行选择性地覆盖，以避免刻蚀。具体的，本实施例中，所述光刻胶涂覆在抗反射层600上表面，不仅覆盖第一区域100a以外的抗反射层表面，还形成于第一区域100a的侧墙700之间的间隙，光刻胶的厚度可以高于侧墙高度。
然后，进行光刻工艺，具体的，首先可以利用掩模版，使曝光光线透过掩模版照射在光刻胶层上的某些区域，即进行曝光，本实施例中，光刻胶例如为正性光刻胶，即被光线照射的部分相对于另一部分，在显影液中的溶解性增加，以便于去除，本实施例中，第一区域的光刻胶部分均被曝光光线照射，需要去除；然后进行显影，将形成光刻胶层的半导体基底放入显影液中，以去除被曝光光线照射的光刻胶，本实施例中，经过显影，目的是去除位于所述第一区域100a的光刻胶层，并对位于所述第一区域100a之外的光刻胶层进行选择性去除，即形成图形化的光刻胶层800，以在第一区域100a之外的一些区域形成光刻胶掩模。在显影过程中，所述钝化膜900可以隔离光刻胶与侧墙，即使光刻胶由于曝光光线的照射在内部产生光酸，但由于钝化膜的隔离，光酸与侧墙氮化物不容易发生反应，因而形成在显影液中溶解度较低的反应物的风险降低。
步骤S3中的光刻胶具体可以采用化学放大胶，其主要成分是聚合物树脂、光致酸产生剂(photo acid generator，PAG)以及相应的添加剂(additives)和溶剂。所述化学放大胶可以为KrF或ArF光刻胶，其中，KrF光刻胶可以用于KrF浸没式光刻机，其使用波长为248nm的紫外光对光刻胶进行曝光。ArF光刻胶可以用于ArF浸没式光刻机，其使用波长为193nm的紫外光对光刻胶进行曝光。研究表明，KrF或ArF光刻胶在曝光过程中均容易产生光酸，产生的光酸有助于使光刻胶溶于显影液中，以在显影后得到图形化的光刻胶层。在曝光后、显影前对光刻胶进行曝光后烘烤可以促进光刻胶产生光酸的反应。本实施例中，为了避免光刻胶中的光酸与侧墙氮化物反应导致产生难溶的副产物，在形成光刻胶之前，在侧墙700表面形成了钝化膜900，可以避免光酸与侧墙氮化物反应，这样填充于侧墙之间的光刻胶去除难度较低，这样在自对准双重成像工艺中利用侧墙700作为掩模刻蚀基底时，所得到的自对准双重图形的精度较高。
在完成上述的光刻胶图形化工艺后，本实施例的半导体结构的制作方法还可以包括进行自对准刻蚀的步骤。具体的，执行步骤S4，以所述侧墙700和所述图形化的光刻胶层800作为掩模，对所述半导体基底100进行刻蚀，在所述第一区域100a的半导体基底中形成自对准双重图形结构。本实施例中，所述自对准双重图形结构可以包括在半导体基底10中形成的多个平行排列的沟槽，所述沟槽的位置对应侧墙700之间的间隙，相邻沟槽之间的半导体基底被保留，由于采用了自对准双重图形工艺，作为掩模的侧墙700的宽度以及间隙可以小于光刻精度，因而在半导体基底10中形成的自对准双重图形结构的精度较高。此外，在半导体基底10的位于第一区域100a以外的区域，由于形成有图形化的光刻胶层800，因而也形成了沟槽。
图7为利用本发明一实施例的半导体结构的制作方法得到的自对准双重图形结构的局部放大图。如图7所示，利用本实施例的半导体结构的制作方法得到自对准双重图形中，白色线条对应的是在侧墙700覆盖下基底表面被保留的区域，白色线条和白色线条之间对应的是基底被去除而形成沟槽的区域。由于钝化层900对光刻胶层和侧墙700进行隔离，使得光刻胶层在曝光时产生的光酸不容易与侧墙表面的氮化物反应，因而生成在显影液中溶解度较低的反应物的风险降低，如图7所述，得到的白色线条的边界相对较为清晰，即采用本实施例的半导体结构的制作方法得到的自对准双重图形的精度相对较高，可以提高包括所述自对准双重图形的半导体结构的质量和性能。
本实施例的半导体结构的制作方法提供的半导体基底10布置有第一区域100a，所述第一区域100a形成有自对准双重图形掩模，所述自对准双重图形掩模包括多个侧墙700，所述侧墙700的材料包括氮化物，首先对所述半导体基底10进行预处理，以在所述侧墙700表面形成钝化膜900，接着在所述半导体基底10表面涂覆光刻胶，再进行曝光和显影，以去除所述第一区域100a的光刻胶层，并在所述第一区域之外的区域形成图形化的光刻胶层800，然后以所述侧墙700和所述图形化的光刻胶层800作为掩模，对所述半导体基底10进行刻蚀，在所述第一区域100a的半导体基底中形成自对准双重图形结构，其中，在所述曝光和显影过程中，所述钝化膜900用于防止光刻胶层中的光酸与接触的侧墙反应。由于在曝光和显影过程中，钝化膜对光刻胶和侧墙材料进行了阻隔，可以避免光刻胶层在曝光过程中产生的光酸与侧墙反应，有助于在显影过程中去除侧墙间的光刻胶层，增大了光刻工艺中相关参数的可调整范围，即增大了光刻工艺窗口，有助于提升利用自对准双重成像技术所得到的半导体结构的质量。
本实施例还提供一种半导体结构，所述半导体结构包括自对准双重图形结构，所述自对准双重图形结构利用上述半导体结构的制作方法制成。
本实施例的半导体结构利用上述半导体结构的制作方法制成，其中，在利用侧墙作为掩模进行刻蚀前，侧墙间的光刻胶层相对于现有工艺容易显影去除，对侧墙的形貌和尺寸的影响较小，因而有助于提高利用自对准双重成像技术所形成的自对准双重图形的精度，有助于提高所得到的半导体结构的质量。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种半导体结构的制作方法，其特征在于，包括：
提供半导体基底，所述半导体基底布置有第一区域，对应于所述第一区域在半导体基底上形成有自对准双重图形掩模，所述自对准双重图形掩模包括多个侧墙，所述侧墙的材料包括氮化物；
对所述半导体基底进行预处理，以在所述侧墙表面形成钝化膜；
在所述半导体基底表面涂覆光刻胶，再进行曝光和显影，以去除所述第一区域的光刻胶层，并在所述第一区域之外的区域形成图形化的光刻胶层，其中，所述钝化膜用于防止所述光刻胶层中的光酸与所述侧墙反应；以及
以所述侧墙和所述图形化的光刻胶层作为掩模，对所述半导体基底进行刻蚀，在所述第一区域的半导体基底中形成自对准双重图形结构。
2.如权利要求1所述的半导体结构的制作方法，其特征在于，所述侧墙为氮化硅或者氮氧化硅，所述钝化膜为二氧化硅。
3.如权利要求1所述的半导体结构的制作方法，其特征在于，在对所述半导体基底进行所述预处理的过程中，向放置所述半导体基底的腔体中通入氧气，所述氧气与所述侧墙表层反应形成所述钝化膜。
4.如权利要求3所述的半导体结构的制作方法，其特征在于，所述氧气的流量为5000sccm～10000sccm；所述预处理过程中，所述腔体内温度为200℃～300℃；氧气与所述侧墙表层的反应时间为5s～20s。
5.如权利要求1所述的半导体结构的制作方法，其特征在于，所述光刻胶为KrF或ArF光刻胶。
6.如权利要求1所述的半导体结构的制作方法，其特征在于，所述侧墙的底面宽度小于或等于28nm。
7.如权利要求6所述的半导体结构的制作方法，其特征在于，所述侧墙的底面宽度与相邻两个侧墙间的间距相等。
8.如权利要求1所述的半导体结构的制作方法，其特征在于，所述半导体基底包括衬底和形成于所述衬底表面的叠层结构，所述叠层结构包括自衬底表面自下而上依次叠加的介电层、栅极材料层、硬掩模层和抗反射层，所述侧墙位于所述抗反射层上表面。
9.如权利要求1至8任一项所述的半导体结构的制作方法，其特征在于，形成所述自对准双重图形掩模的方法包括：
在所述半导体基底上形成多个牺牲结构；
形成掩模层覆盖所述多个牺牲结构和半导体基底表面；
进行回刻蚀，以得到覆盖所述牺牲结构侧面的侧墙；
去除所述多个牺牲结构，以所述侧墙作为所述自对准双重图形掩模。
10.一种半导体结构，其特征在于，所述半导体结构包括自对准双重图形结构，所述自对准双重图形结构利用如权利要求1至9任一项所述的半导体结构的制作方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010717894.1A CN111696860B (zh) | 2020-07-23 | 2020-07-23 | 半导体结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010717894.1A CN111696860B (zh) | 2020-07-23 | 2020-07-23 | 半导体结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111696860A true CN111696860A (zh) | 2020-09-22 |
| CN111696860B CN111696860B (zh) | 2022-11-04 |
Family
ID=72486622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010717894.1A Active CN111696860B (zh) | 2020-07-23 | 2020-07-23 | 半导体结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111696860B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004548A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 반도체 소자의 게이트 전극 제조방법 |
| KR20040107806A (ko) * | 2003-06-13 | 2004-12-23 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| TW200620405A (en) * | 2004-12-07 | 2006-06-16 | Taiwan Semiconductor Mfg Co Ltd | Method of forming self-aligned silicides |
| CN101140421A (zh) * | 2006-09-04 | 2008-03-12 | 中芯国际集成电路制造(上海)有限公司 | 形成光刻胶图案的方法 |
| CN101154051A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 光刻图形的形成方法 |
| KR20080067131A (ko) * | 2007-01-15 | 2008-07-18 | 삼성전자주식회사 | 반도체 소자의 패턴 형성방법 |
| JP2008310334A (ja) * | 2007-06-18 | 2008-12-25 | Samsung Electronics Co Ltd | フォトレジストパターン用保護膜の形成方法及びこれを用いた微細パターンの形成方法 |
| CN102446854A (zh) * | 2010-10-12 | 2012-05-09 | 中芯国际集成电路制造(北京)有限公司 | Cmos晶体管的制作方法 |
| CN102446722A (zh) * | 2011-08-29 | 2012-05-09 | 上海华力微电子有限公司 | 一种预防在双应力氮化硅工艺中光阻失效的方法 |
| TW201342477A (zh) * | 2012-04-11 | 2013-10-16 | United Microelectronics Corp | 半導體元件之製作方法 |
| CN106019816A (zh) * | 2016-05-16 | 2016-10-12 | 上海华力微电子有限公司 | 一种减少光刻胶中毒的方法 |
| CN108807377A (zh) * | 2017-05-03 | 2018-11-13 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其形成方法 |
| CN109103074A (zh) * | 2018-08-06 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 自对准双重图形化工艺的修正方法及其半导体器件 |
-
2020
- 2020-07-23 CN CN202010717894.1A patent/CN111696860B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004548A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 반도체 소자의 게이트 전극 제조방법 |
| KR20040107806A (ko) * | 2003-06-13 | 2004-12-23 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| TW200620405A (en) * | 2004-12-07 | 2006-06-16 | Taiwan Semiconductor Mfg Co Ltd | Method of forming self-aligned silicides |
| CN101140421A (zh) * | 2006-09-04 | 2008-03-12 | 中芯国际集成电路制造(上海)有限公司 | 形成光刻胶图案的方法 |
| CN101154051A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 光刻图形的形成方法 |
| KR20080067131A (ko) * | 2007-01-15 | 2008-07-18 | 삼성전자주식회사 | 반도체 소자의 패턴 형성방법 |
| JP2008310334A (ja) * | 2007-06-18 | 2008-12-25 | Samsung Electronics Co Ltd | フォトレジストパターン用保護膜の形成方法及びこれを用いた微細パターンの形成方法 |
| CN102446854A (zh) * | 2010-10-12 | 2012-05-09 | 中芯国际集成电路制造(北京)有限公司 | Cmos晶体管的制作方法 |
| CN102446722A (zh) * | 2011-08-29 | 2012-05-09 | 上海华力微电子有限公司 | 一种预防在双应力氮化硅工艺中光阻失效的方法 |
| TW201342477A (zh) * | 2012-04-11 | 2013-10-16 | United Microelectronics Corp | 半導體元件之製作方法 |
| CN106019816A (zh) * | 2016-05-16 | 2016-10-12 | 上海华力微电子有限公司 | 一种减少光刻胶中毒的方法 |
| CN108807377A (zh) * | 2017-05-03 | 2018-11-13 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其形成方法 |
| CN109103074A (zh) * | 2018-08-06 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 自对准双重图形化工艺的修正方法及其半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111696860B (zh) | 2022-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7354847B2 (en) | Method of trimming technology | |
| US7851135B2 (en) | Method of forming an etching mask pattern from developed negative and positive photoresist layers | |
| JP4890524B2 (ja) | リソグラフィパターンの形成方法 | |
| US20090246958A1 (en) | Method for removing residues from a patterned substrate | |
| KR102196072B1 (ko) | 리소그래피 패터닝을 위한 이온 주입에 의한 반사방지 코팅 | |
| US20110203733A1 (en) | System and method for self-aligned dual patterning | |
| US20120266810A1 (en) | Planarization system for high wafer topography | |
| JP3003657B2 (ja) | 半導体装置の製造方法 | |
| US10672610B2 (en) | Grafting design for pattern post-treatment in semiconductor manufacturing | |
| US11774855B2 (en) | Lithography patterning technique | |
| US11656550B2 (en) | Controlling semiconductor film thickness | |
| US7943521B2 (en) | Method for patterning a semiconductor device | |
| US10915027B2 (en) | Post development treatment method and material for shrinking critical dimension of photoresist layer | |
| US20120270398A1 (en) | Planarization method for high wafer topography | |
| KR100843899B1 (ko) | 반도체 소자의 제조방법 | |
| CN111696860B (zh) | 半导体结构及其制作方法 | |
| TWI778393B (zh) | 製造半導體元件的方法 | |
| CN108231550B (zh) | 半导体装置的制作方法 | |
| CN110941148B (zh) | 半导体装置的制造方法 | |
| US8883403B2 (en) | Method of semiconductor integrated circuit fabrication | |
| US8609544B2 (en) | Method for fabricating semiconductor device | |
| CN113611596B (zh) | 形成对准标记的方法 | |
| KR101163133B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| CN117008432A (zh) | 制造半导体器件的方法和半导体器件制造工具 | |
| KR0170898B1 (ko) | 액상 실리레이션을 이용한 감광막패턴 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |