CN102446854A

CN102446854A - Cmos晶体管的制作方法

Info

Publication number: CN102446854A
Application number: CN2010105119911A
Authority: CN
Inventors: 沈满华; 孟晓莹; 黄怡
Original assignee: Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-10-12
Filing date: 2010-10-12
Publication date: 2012-05-09
Anticipated expiration: 2030-10-12
Also published as: CN102446854B

Abstract

本发明提供CMOS晶体管的制作方法，包括：提供半导体衬底；在半导体衬底上形成氮化硅层；对氮化硅层进行刻蚀工艺，在所述栅极结构两侧形成偏移间隙壁；在偏移间隙壁表面形成保护层；形成覆盖NMOS有源区的第一光刻胶层；在栅极结构两侧的半导体衬底内形成P型轻掺杂区；进行灰化工艺，去除所述第一光刻胶层；形成覆盖所述PMOS有源区的第二光刻胶层；在栅极结构两侧的半导体衬底内形成N型轻掺杂区；进行灰化工艺，去除所述第二光刻胶层；形成NMOS晶体管的侧墙、源/漏区，形成PMOS晶体管的侧墙、源/漏区。本发明避免灰化工艺对偏移间隙壁的损伤，防止器件的衰减，可以去除全部光刻胶层，防止硅损失和器件漏电流。

Description

CMOS晶体管的制作方法

技术领域

本发明涉及半导体器件，特别涉及CMOS晶体管的制作方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件的特征尺寸(CD)已经进入亚微米阶段。为了得到更快的运算速度、更大的数据存储量以及更多的功能，半导体集成电路不断向更高的元件密度、高集成度方向发展。作为集成电路基本单元的金属氧化物半导体器件(MOS)的栅极长度变得越来越短，相应地，栅极下方的沟道长度变得较以往更短。为了避免短沟道效应，现有技术采用轻掺杂漏极(LDD)结构，也称为延伸掺杂，形成超浅结。

现有的CMOS晶体管制作方法请参考图1～图6。首先，参考图1，提供半导体衬底10，所述半导体衬底10包括多个隔离结构11、位于隔离结构11之间的NMOS有源区12、PMOS有源区13，所述NMOS有源区12与PMOS有源区13相邻。其中所述NMOS有源区12的半导体衬底上形成有栅极结构，所述栅极结构包括NMOS晶体管的栅氧化层14和位于所述栅氧化层14上方的栅极15；所述PMOS有源区13的半导体衬底上形成有栅极结构，所述栅极结构包括PMOS晶体管的栅氧化层16和位于所述栅氧化层16上方的栅极17；然后，用化学气相沉积的方法在所述半导体衬底10上方形成氮化硅层18。

接着，请参考图2，对所述氮化硅层18进行刻蚀，在NMOS晶体管的栅极结构两侧形成偏移间隙壁(offset spacer)19，在PMOS晶体管的栅极结构两侧形成偏移间隙壁20。

然后，参考图3，形成覆盖所述NMOS有源区12的第一光刻胶层21，露出PMOS有源区13的半导体衬底；以所述第一光刻胶层21和PMOS晶体管的栅极结构为掩膜，进行离子注入，在PMOS有源区13的栅极结构两侧的半导体衬底内形成P型掺杂区22，所述P型掺杂区22的掺杂掺杂离子为氟离子。

然后，参考图4，进行灰化工艺，去除所述第一光刻胶层21；形成覆盖所述PMOS有源区13的半导体衬底的第二光刻胶层23，露出NMOS有源区12的半导体衬底，以所述第二光刻胶层23和NMOS晶体管的栅极结构为掩膜，进行离子注入，在NMOS有源区12的栅极结构两侧的半导体衬底内形成N型掺杂区24，所述N型掺杂区24的掺杂离子为磷离子。

然后，参考图5，进行灰化工艺，去除所述第二光刻胶层22；接着，在PMOS有源区13的栅极17两侧形成侧墙(spacer)26，在NMOS有源区12的栅极15两侧形成侧墙25；然后，进行离子注入，在PMOS有源区13的半导体衬底内形成源/漏区27，在NMOS有源区12的半导体衬底内形成源/漏区28。

在公开号为CN 102459136A的中国专利申请中公开了更多关于现有的CMOS晶体管制作方法。

在实际中发现，利用上述方法制作的CMOS晶体管存在器件的性能衰减的问题。

发明内容

本发明解决的问题是提供了一种CMOS晶体管的制作方法，解决了CMOS的器件的性能衰减的问题。

为解决上述问题，本发明提供一种CMOS晶体管的制作方法，包括：

提供半导体衬底，所述半导体衬底包括NMOS有源区、PMOS有源区，所述NMOS有源区与PMOS通过半导体衬底内的隔离结构进行分隔，所述NMOS有源区与PMOS有源区的半导体衬底上形成有栅极结构，所述栅极结构两侧形成有偏移间隙壁；

在所述偏移间隙壁表面形成保护层；

形成覆盖所述NMOS有源区的第一光刻胶层；

以所述第一光刻胶层和栅极结构为掩膜，对PMOS有源区进行轻掺杂离子注入，在栅极结构两侧的半导体衬底内形成P型轻掺杂区；

进行灰化工艺，去除所述第一光刻胶层；

形成覆盖所述PMOS有源区的第二光刻胶层；

以所述第二光刻胶层和栅极结构为掩膜，对NMOS有源区进行离子注入，在栅极结构两侧的半导体衬底内形成N型轻掺杂区；

进行灰化工艺，去除所述第二光刻胶层；

在NMOS有源区和PMOS有源区的栅极结构两侧形成侧墙；在NMOS有源区的半导体衬底内形成N型源/漏区、在PMOS有源区的半导体衬底内形成P型源/漏区。

可选地，所述保护层的材质为氮氧化硅。

可选地，所述保护层的厚度范围为5～30埃。

可选地，形成所述保护层采用的是等离子刻蚀机台，其参数设置为：气压为3～40mT，O₂流量为50～500sccm，功率为300～2000W，偏置功率为0W。

可选地，所述保护层利用炉管、快速热氧化机台形成。

可选地，形成所述偏移间隙壁的方法为：在所述半导体衬底上形成氮化硅层，所述氮化硅层覆盖所述NMOS有源区、PMOS有源区和栅极结构；

对所述氮化硅层进行刻蚀工艺。

可选地，所述刻蚀工艺为等离子体刻蚀。

可选地，所述等离子体刻蚀的气体为CF₄、CHF₃、Ar和O₂。

可选地，所述灰化工艺利用组合气体与O2的混合气体进行，所述组合气体与O₂的体积比大于4∶1，且小于等于10∶1，所述组合气体为H₂与N₂的混合气体。

可选地，所述组合气体中H₂的体积比例为3％～7％。

与现有技术相比，本发明具有以下优点：

本发明通过在半导体PMOS晶体管和NMOS晶体管的栅极结构两侧的偏移间隙壁表面形成保护层，利用所述保护层对偏移间隙壁进行保护，避免所述偏移间隙壁在后续进行的灰化工艺对所述偏移间隙壁造成的损伤，防止偏移间隙壁的关键尺寸减小，从而防止了器件性能的衰减问题；

进一步地，所述灰化工艺的组合气体(forming gas)与O₂的比例大于4∶1小于等于10∶1，防止在灰化工艺去除光刻胶的过程将半导体衬底部分氧化，避免半导体衬底的硅损失(loss)，防止器件的漏电流的问题。

附图说明

图1至图5是现有的CMOS晶体管制作方法剖面结构示意图。

图6是本发明的CMOS晶体管制作方法流程示意图。

图7至图11是本发明一个实施例的CMOS晶体管制作方法剖面结构示意图。

具体实施方式

现有方法制作的CMOS晶体管存在器件性能衰减的问题。经过发明人研究发现，造成器件性能衰减的原因是：在去除PMOS有源区的光刻胶层的过程造成偏移间隙壁的损伤，使得偏移间隙壁的关键尺寸减小，从而使得器件的性能衰减。

由于PMOS有源区的光刻胶层作为形成PMOS有源区的P型轻掺杂离子注入的掩膜层，在注入氟离子(作为P型轻掺杂离子)时，光刻胶层中也注入了氟离子。由于在去除所述光刻胶层时利用的灰化工艺，所述灰化工艺利用组合气体(H₂与N₂的混合气体)与O₂的混合气体产生等离子体，所述等离子体重含有氢离子和氧离子。在等离子体轰击光刻胶的过程中，光刻胶自身的碳元素、光刻胶离子注入的氟离子与氢离子和氧离子构成基团，所述基团对氟离子偏移间隙壁具有刻蚀作用，从而造成部分偏移间隙壁消耗，使得偏移间隙壁的厚度减小。

发明人进一步发现，灰化工艺中的组合气体与氧气的体积比与对所述偏移间隙壁的刻蚀有关系。具体地，在去除光刻胶层的工艺过程中，当所述组合气体与氧气的体积比小于等于4∶1时，灰化工艺的等离子体对偏移间隙壁刻蚀作用不明显，偏移间隙壁的厚度减小不明显，通常偏移间隙壁的厚度减小10～30埃；但是当所述组合气体与氧气的体积比小于等于4∶1时，去除光刻胶层的效果不理想，会有部分光刻胶残留，并且由于灰化工艺中氧气的比例过高，更加容易造成半导体衬底的硅氧化，从而在半导体衬底表面形成硅凹陷。

当所述组合气体与氧气的体积比大于4∶1时，去除光刻胶的效果较好，无光刻胶残留，并且其中的氧气的比例减小，从而不容易将半导体衬底的硅氧化，不易在半导体衬底表面形成硅凹陷，但是在增大了组合气体，从而组合气体中氢气的比例增大，氢离子的比例加大，使得灰化工艺中对偏移间隙壁的刻蚀作用加强，偏移间隙壁的厚度明显减小。所述偏移间隙壁的厚度减小可达100埃。

随着半导体工艺的发展，轻掺杂区的氟离子注入的剂量加大，更多的氟离子被注入光刻胶，去除光刻胶的难度加大。为了能够将光刻胶去除干净，需要加大提高组合气体与氧气的体积比(即需要组合气体与氧气的体积比大于4∶1)，当时增大组合气体与氧气的体积比，会使得灰化工艺中形成的等离子体的氢离子比例加大，从而对偏移间隙壁的刻蚀作用增强，并且氢离子与光刻胶中的大量的氟离子和碳元素结合，形成更多的基团，会刻蚀更多的偏移间隙壁，从而将光刻胶去除干净与保护去除光刻胶过程中偏移间隙壁的关键尺寸不变形成一个矛盾。

为了解决上述问题，本发明的发明人经过创造性劳动，提出一种CMOS晶体管的制作方法，所述方法在刻蚀氮化硅层形成偏移间隙壁后，对所述偏移间隙壁进行氧化工艺，所述氧化工艺中利用氧气与偏移间隙壁的氮化硅结合，在所述偏移间隙壁表面形成保护层，所述保护层在灰化工艺中组合气体与氧气的比例大于4∶1的情况下，保护氮化硅层，使氮化硅层免于受到氢离子、氟离子和碳元素组成的基团的损伤，避免了偏移间隙壁尺寸的减小，避免了CMOS晶体管的器件的性能的衰减，并且组合气体和氧气的比例大于4∶1，可以将光刻胶去除干净，并且不会造成半导体衬底的硅损失和硅凹陷，避免形成漏电流。

具体地，请参考图6，为本发明的CMOS晶体管制作方法流程示意图。所述方法包括：

步骤S1，提供半导体衬底，所述半导体衬底包括NMOS有源区、PMOS有源区，所述NMOS有源区与PMOS通过半导体衬底内的隔离结构进行分隔，所述NMOS有源区与PMOS有源区的半导体衬底上形成有栅极结构，所述栅极结构两侧形成有偏移间隙壁；

步骤S2，在所述偏移间隙壁表面形成保护层；

步骤S3，形成覆盖所述NMOS有源区的第一光刻胶层；

步骤S4，以所述第一光刻胶层和栅极结构为掩膜，对PMOS有源区进行轻掺杂离子注入，在栅极结构两侧的半导体衬底内形成P型轻掺杂区；

步骤S5，进行灰化工艺，去除所述第一光刻胶层；

步骤S6，形成覆盖所述PMOS有源区的第二光刻胶层；

步骤S7，以所述第二光刻胶层和栅极结构为掩膜，对NMOS有源区进行离子注入，在栅极结构两侧的半导体衬底内形成N型轻掺杂区；

步骤S8，进行灰化工艺，去除所述第二光刻胶层；

步骤S9，在NMOS有源区和PMOS有源区的栅极结构两侧形成侧墙；在NMOS有源区的半导体衬底内形成N型源/漏区、在PMOS有源区的半导体衬底内形成P型源/漏区。

下面将结合具体的实施例对本发明的技术方案进行详细的说明。结合图7～图11，为本发明一个实施例的CMOS晶体管制作方法剖面结构示意图。

首先，请参考7，提供半导体衬底100，所述半导体衬底100内包括多个隔离结构110、位于相邻的隔离结构110之间的NMOS有源区120、PMOS有源区130，所述NMOS有源区120与PMOS有源区130相邻。其中NMOS有源区120的半导体衬底上形成有栅极结构，所述栅极结构包括NMOS晶体管的栅氧化层140和位于栅氧化层140上方的栅极150；PMOS有源区130的半导体衬底上形成有栅极结构，所述栅极结构包括PMOS晶体管的栅氧化层160和位于所述栅氧化层160上方的栅极160。

作为一个实施例，所述半导体衬底100的材质可以为硅、绝缘体上硅或其他半导体材质；所述隔离结构110为浅沟槽隔离结构；所述栅极150和栅极160的材质可以为多晶硅。

所述NMOS有源区120的半导体衬底内还形成有NMOS晶体管的掺杂阱(未示出)，所述PMOS有源区130的半导体衬底内还形成有PMOS晶体管的掺杂阱(未示出)。

然后，继续参考图7，在所述半导体衬底100上形成氮化硅层，所述氮化硅层覆盖所述NMOS有源区120、PMOS有源区130以及NMOS晶体管的栅极结构、PMOS晶体管的栅极结构。

所述氮化硅层用于后续进行刻蚀工艺，形成NMOS晶体管和PMOS晶体管的偏移间隙壁。所述氮化硅层可以利用沉积的方法制作，所述沉积的方法可以为化学气相沉积的方法。

在其他的实施例中，在形成氮化硅层前，还可以在NMOS晶体管的栅极150和PMOS晶体管170的栅极170两侧的形成氧化层，以减小所述氮化硅层与栅极150、栅极160的应力。

然后，请参考图8，对所述氮化硅层进行刻蚀工艺，在所述NMOS有源区120的栅极结构两侧形成偏移间隙壁190，在所述PMOS有源区130的栅极结构两侧形成偏移间隙壁200。

具体地，所述刻蚀工艺为等离子体刻蚀。作为一个实施例，所述刻蚀工艺利用的气体可以是：CF₄、CHF₃、Ar和O₂。其中，所述CF₄的流量范围为25～200sccm；CHF₃的流量为10～100sccm；Ar的流量范围为50～200sccm；O₂的流量范围为10～100sccm。刻蚀时间为1～5分钟。

接着，继续参考图8，在所述NMOS有源区120的栅极结构两侧的偏移间隙壁190表面、在所述PMOS有源区130的栅极结构两侧的偏移间隙壁200表面形成保护层290。

所述保护层290用于在后续的灰化工艺中保护所述偏移间隙壁200，避免所述偏移间隙壁200受到灰化工艺中的氢离子、与光刻胶中的碳元素和光刻胶中注入的氟离子组成的基团的刻蚀，避免偏移间隙壁200的损伤。

作为一个实施例，所述保护层290的材质为氮氧化硅。作为优选的实施例，所述保护层290利用刻蚀氮化硅层的同一等离子刻蚀机台形成。即在对所述氮化硅层进行等离子体刻蚀，形成间隙侧壁后，利用同一等离子体刻蚀机台对氮化硅层进行氧化工艺，在所述间隙侧壁表面形成氮氧化硅层。

所述保护层290的厚度不宜过大，以免破坏偏移间隙壁200的结构。作为优选的实施例，所述保护层290的厚度范围为5～30埃。

作为一个实施例，形成所述保护层时，所述等离子体刻蚀机台的参数设置为：气压为3～40mT，氧气流量为50～500sccm，功率为300～2000W，偏置功率为0W。所述偏置功率为0。在功率300～2000W的范围内，对半导体衬底100进行加热，使得半导体衬底100的偏移间隙壁200温度为20～60摄氏度，所述温度可以在加快偏移间隙壁200表面形成氮氧化硅的速度。在20～60摄氏度的范围内，工艺时间的范围为1～5分钟。在上述工艺时间和温度范围内，对半导体衬底的加热不会超过器件的热预算(thermal budget)。

作为本发明的其他实施例，所述保护层290还可以在等离子体刻蚀氮化硅层后，单独利用炉管或快速热氧化机台形成。但是需要说明的是，当利用炉管或快速热氧化机台形成保护层290时，需要提供氧气对偏移间隙壁的氮化硅层进行氧化，同时还需要形成保护层290的过程中对器件的加热不超过器件的热预算。

接着，请参考图9，形成覆盖所述NMOS有源区120的第一光刻胶层210，露出PMOS有源区130的半导体衬底。

作为一个实施例，所述第一光刻胶层210可以利用旋涂的方法覆盖于整个半导体衬底100表面，然后利用曝光、显影工艺形成。

接着，继续参考图9，以所述第一光刻胶层210和PMOS晶体管的栅极结构为掩膜，进行轻掺杂离子注入，在所述PMOS有源区130的半导体衬底内形成P型轻掺杂区220，所述P型轻掺杂区220位于PMOS晶体管的栅极170的两侧。

本实施例中，所述P型轻掺杂区220的掺杂元素为氟离子。

接着，请参考图10，进行灰化工艺，去除所述第一光刻胶层210。所述灰化工艺利用组合气体和氧气进行，其中所述组合气体与氧气的体积比大于4∶1小于等于10∶1，所述组合气体由氢气和氮气组成，组合气体中氢气的体积比为3％～7％，例如为4％。

由于所述组合气体与氧气的比例大于4∶1，即使所述轻掺杂离子注入形成P型掺杂区的剂量较大，也可以将第一光刻胶层210全部去除，防止光刻胶残留，并且不会造成半导体衬底100的损伤，也不会引起半导体衬底表面硅凹陷的缺陷，从而避免了器件出现漏电流。

由于所述第一光刻胶层210在形成P型轻掺杂区220的离子注入过程中也被注入了氟离子，第一光刻胶层210在灰化过程中其自身的碳元素和外部注入的氟离子以及灰化工艺的等离子体中的氢离子结合形成基团，所述基团对所述偏移间隙壁200具有刻蚀的作用。本发明在所述偏移间隙壁200表面形成保护层290，其材质为氮氧化硅，所述基团对氮氧化硅的刻蚀速率较低，因而保护了偏移间隙壁200，使其避免受到灰化工艺的损伤，避免了所述偏移间隙壁200的特征尺寸减小，防止了PMOS晶体管的性能衰减。

接着，继续参考图10，形成覆盖所述PMOS有源区130的第二光刻胶层230。所述第二光刻胶层230可以旋涂的方式覆盖于整个半导体衬底100表面，然后利用曝光、显影工艺形成。

接着，继续参考图10，以所述第二光刻胶层230和NMOS晶体管的有源区120为掩膜，对NMOS有源区进行轻掺杂离子注入，在栅极结构两侧的半导体衬底内形成N型轻掺杂区。

作为一个实施例，所述N型轻掺杂区的掺杂元素为磷元素。

然后，请参考图11，进行灰化工艺，去除所述第二光刻胶层230。

作为一个实施例，所述灰化工艺利用组合气体和氧气进行，其中所述组合气体与氧气的体积比大于4∶1，且小于等于10∶1，所述组合气体由氢气和氮气组成，组合气体中氢气的体积比为3％～7％，例如为4％。

由于所述组合气体与氧气的比例大于4∶1，即使所述轻掺杂离子注入形成N型掺杂区的剂量较大，也可以将第二光刻胶层230全部去除，防止光刻胶残留，并且不会造成半导体衬底100的损伤，也不会引起半导体衬底表面硅凹陷的缺陷，从而避免了器件出现漏电流。

由于所述第二光刻胶层230作为N型离子注入的阻挡层，光刻胶层230中注入的元素为磷元素而非氟离子，因此，所述灰化工艺在去除第二光刻胶层230过程中，仅由灰化工艺的碳离子、第二光刻胶层230的碳元素组合形成基团，该基团由于缺少氟离子，因此对偏移间隙壁190的氮化硅的刻蚀作用不明显。即使有刻蚀作用，也由于保护层200的保护作用，避免了对偏移间隙壁190的氮化硅的刻蚀，因而保护了偏移间隙壁200，使其避免受到灰化工艺的损伤，避免了所述偏移间隙壁200的特征尺寸减小，防止了NMOS晶体管的性能衰减。

接着，仍然参考图11，在NMOS有源区120的栅极结构两侧形成侧墙250，以所述NMOS有源区120的栅极结构为掩膜，进行源/漏离子注入，在NMOS有源区120的半导体衬底内形成NMOS晶体管的源/漏区280。所述源/漏区280位于所述NMOS晶体管的栅极150两侧的半导体衬底内。其中，形成所述侧墙250的方法和源/漏离子注入的方法与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。

仍然参考图11，在PMOS有源区130的栅极结构两侧形成侧墙260。接着，以所述PMOS有源区的栅极结构为掩膜，进行源/漏离子注入，在PMOS有源区130的半导体衬底内形成PMOS晶体管的源/漏区270，所述源/漏区290位于所述PMOS晶体管的栅极170两侧的半导体衬底内。其中，形成所述侧墙260的方法和源/漏离子注入的方法与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。

综上，本发明提供的CMOS晶体管的制作方法，防止了灰化工艺去除光刻胶过程中对偏移间隙壁的损伤，防止器件性能的衰减，并且所述灰化工艺可以有效去除光刻胶层，防止光刻胶残留和半导体衬底的损伤，防止器件出现漏电流的问题。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种CMOS晶体管的制作方法，其特征在于，包括：

在所述偏移间隙壁表面形成保护层；

形成覆盖所述NMOS有源区的第一光刻胶层；

进行灰化工艺，去除所述第一光刻胶层；

形成覆盖所述PMOS有源区的第二光刻胶层；

进行灰化工艺，去除所述第二光刻胶层；

2.如权利要求1所述的CMOS晶体管的制作方法，其特征在于，所述保护层的材质为氮氧化硅。

3.如权利要求1或2所述的CMOS晶体管的制作方法，其特征在于，所述保护层的厚度范围为5～30埃。

4.如权利要求3所述的CMOS晶体管的制作方法，其特征在于，形成所述保护层采用的是等离子刻蚀机台，其参数设置为：气压为3～40mT，O₂流量为50～500sccm，功率为300～2000W，偏置功率为0W。

5.如权利要求3所述的CMOS晶体管的制作方法，其特征在于，所述保护层利用炉管、快速热氧化机台形成。

6.如权利要求1所述的CMOS晶体管的制作方法，其特征在于，形成所述偏移间隙壁的方法为：在所述半导体衬底上形成氮化硅层，所述氮化硅层覆盖所述NMOS有源区、PMOS有源区和栅极结构；

对所述氮化硅层进行刻蚀工艺。

7.如权利要求6所述的CMOS晶体管的制作方法，其特征在于，所述刻蚀工艺为等离子体刻蚀。

8.如权利要求7所述的CMOS晶体管的制作方法，其特征在于，所述等离子体刻蚀的气体为CF₄、CHF₃、Ar和O₂。

9.如权利要求1所述的CMOS晶体管的制作方法，其特征在于，所述灰化工艺利用组合气体与O₂的混合气体进行，所述组合气体与O₂的体积比大于4∶1，且小于等于10∶1，所述组合气体为H₂与N₂的混合气体。

10.如权利要求1所述的CMOS晶体管的制作方法，其特征在于，所述组合气体中H2的体积比例为3％～7％。