JP2006295008A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006295008A JP2006295008A JP2005116276A JP2005116276A JP2006295008A JP 2006295008 A JP2006295008 A JP 2006295008A JP 2005116276 A JP2005116276 A JP 2005116276A JP 2005116276 A JP2005116276 A JP 2005116276A JP 2006295008 A JP2006295008 A JP 2006295008A
- Authority
- JP
- Japan
- Prior art keywords
- region
- channel stopper
- low
- semiconductor device
- concentration impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000012535 impurity Substances 0.000 claims description 78
- 230000015556 catabolic process Effects 0.000 claims description 59
- 230000015572 biosynthetic process Effects 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 34
- 230000005669 field effect Effects 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 25
- 238000002955 isolation Methods 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000000926 separation method Methods 0.000 abstract description 4
- 108091006146 Channels Proteins 0.000 description 87
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 229910052710 silicon Inorganic materials 0.000 description 27
- 239000010703 silicon Substances 0.000 description 27
- 230000005684 electric field Effects 0.000 description 19
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 230000001133 acceleration Effects 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910015900 BF3 Inorganic materials 0.000 description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B66—HOISTING; LIFTING; HAULING
- B66C—CRANES; LOAD-ENGAGING ELEMENTS OR DEVICES FOR CRANES, CAPSTANS, WINCHES, OR TACKLES
- B66C1/00—Load-engaging elements or devices attached to lifting or lowering gear of cranes or adapted for connection therewith for transmitting lifting forces to articles or groups of articles
- B66C1/04—Load-engaging elements or devices attached to lifting or lowering gear of cranes or adapted for connection therewith for transmitting lifting forces to articles or groups of articles by magnetic means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mechanical Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 小型であるとともに、低耐圧ＭＯＳ型トランジスタとの同時形成に好適な高耐圧の半導体装置とその製造方法を提供する。
【解決手段】 本発明に係る半導体装置は、第１導電型の半導体層に形成された素子分離絶縁膜により区分された領域に、ゲート絶縁膜を介して形成されたゲート電極と、第２導電型のソース領域及びドレイン領域とを有する。そして、前記ソース領域とドレイン領域の少なくとも一方が、第１の低濃度領域と高濃度領域とを有し、前記素子分離絶縁膜の下側に形成されたチャネルストッパ領域と、前記ソース領域及びドレイン領域との間に第２導電型の第２の低濃度領域を有する。また、前記ゲート電極直下の半導体層は、ゲート電極に沿って、チャネルストッパ領域側に突出し、当該半導体層とチャネルストッパ領域とが接触している。
【選択図】 図１
【解決手段】 本発明に係る半導体装置は、第１導電型の半導体層に形成された素子分離絶縁膜により区分された領域に、ゲート絶縁膜を介して形成されたゲート電極と、第２導電型のソース領域及びドレイン領域とを有する。そして、前記ソース領域とドレイン領域の少なくとも一方が、第１の低濃度領域と高濃度領域とを有し、前記素子分離絶縁膜の下側に形成されたチャネルストッパ領域と、前記ソース領域及びドレイン領域との間に第２導電型の第２の低濃度領域を有する。また、前記ゲート電極直下の半導体層は、ゲート電極に沿って、チャネルストッパ領域側に突出し、当該半導体層とチャネルストッパ領域とが接触している。
【選択図】 図１
Description
本発明は、半導体装置及びその製造方法に関し、特に、高耐圧のＭＯＳ（Metal Oxide Semiconductor）型トランジスタと低耐圧のＭＯＳ型トランジスタとの混載に好適な半導体装置及びその製造方法に関する。
複数のＭＯＳ型トランジスタを同一の半導体基板上に形成する場合、隣接するトランジスタ間には酸化膜等からなる素子分離領域が設けられ、互いに絶縁分離されている。また、当該素子分離領域の下方には、ウェル領域と同一導電型の不純物領域からなるチャネルストッパ領域が設けられる。
上記構成において、上記チャネルストッパ領域が、ＭＯＳ型トランジスタのソース領域やドレイン領域等を構成する高濃度の不純物領域と接触して形成されると、トランジスタが動作状態にあるときに、当該接触部に形成されたｐｎ接合に逆バイアスが印加される。すなわち、当該ｐｎ接合に電界が集中し、ブレークダウン電圧が低下する等の逆方向特性の劣化が生じる。このため、高耐圧ＭＯＳ型トランジスタでは、チャネルストッパ領域と、高濃度不純物領域とが直接接触することがないように、両領域の間に所定の間隔（オフセット領域）を設ける構造が採用されている。しかしながら、上記オフセット領域がゲート電極の直下に存在する場合、ゲート電極に動作電位が印加された際に、当該領域にも反転層が形成される。そして、ソース領域とドレイン領域との間に、当該領域を介したリーク電流（以下、ソース−ドレイン間リークという。）が流れる。
この対策として、後掲の特許文献１には、上記オフセット構造を採用する一方で、ゲート電極直下でのソース−ドレイン間リークを防止することが可能なＭＯＳ型トランジスタが提案されている。図１１は、このような従来のｎチャネル型のＭＯＳ型トランジスタの構造を示す図である。なお、図１１（ａ）は、ＭＯＳ型トランジスタの平面レイアウト図であり、図１１（ｂ）、（ｃ）は、それぞれ図１１（ａ）に示すＡ−Ａ線、Ｂ−Ｂ線における断面図である。
図１１に示すように、特許文献１に開示されたＭＯＳ型トランジスタは、ｎ型のシリコン基板１０１に形成されたｐ型のウェル領域１０２（以下、ｐウェル１０２という。）の表面部に、素子分離領域であるフィールド酸化膜１０３を備えている。このフィールド酸化膜１０３により区分された領域のｐウェル１０２の表面部には、ｎ型の低濃度不純物領域１０６（以下、低濃度領域１０６という。）と高濃度不純物領域１０７（以下、高濃度領域１０７という。）からなるＬＤＤ（Lightly Doped Drain）構造のソース領域とドレイン領域とが、ゲート酸化膜１０４上に形成されたゲート電極１０５を挟んで互いに対向する位置に形成されている。
また、フィールド酸化膜１０３の下方には、ｐ型の不純物領域からなるチャネルストッパ領域１０８が形成されている。当該チャネルストッパ領域１０８は、ゲート電極１０５の直下を除く領域では、ソース領域またはドレイン領域と直接接触することがないように、オフセット領域１０９を介在させて配置されている。
一方、ゲート電極１０５の直下では、チャネルストッパ領域１０８は、素子領域１１１に向けて突出形成され、チャネル領域１１０に接触している（図１１（ｃ）参照。）。ここで、チャネルストッパ領域１０８の表面濃度は、高濃度領域１０７の表面濃度よりも低濃度で、かつ低濃度領域１０６の表面濃度よりも高濃度であることが好ましいとされている。
上記構成によれば、チャネルストッパ領域１０８は、高濃度領域１０７と低濃度領域１０６に対してオフセット領域１０９が設けられているため、上述のオフセット構造の効果を得ることができる。また、ゲート電極１０５の直下では、チャネルストッパ領域１０８がチャネル領域１１０に接触しているため、チャネル領域１１０に隣接する領域において反転層が生じることがなく、ソース−ドレイン間リークの発生が防止される。
ところで、高耐圧ＭＯＳ型トランジスタを実現する観点では、図１２の断面図に示すように、ゲート長方向のチャネル端にフィールド酸化膜１２０を備え、フィールド酸化膜１２０の下方に形成したウェル領域１０２と逆導電型の不純物領域からなる電界緩和領域１２１を設けた構造を有するＭＯＳ型トランジスタ（図１２は、ｎチャネル型）がある。本構造では、電界緩和領域１２１がドレイン領域のチャネル端部に集中する電界を緩和できるため、非常に高い耐圧を有するＭＯＳ型トランジスタを実現することができる。
特許第２８００７０２号公報
近年のシステムＬＳＩでは、上述のような高耐圧ＭＯＳ型トランジスタにより構成されるアンプ回路等が、ロジック回路等のスイッチング回路とともに１つの半導体基板上に形成されている。一般に、スイッチング回路を構成するＭＯＳ型トランジスタは、高い耐圧は必要とされず、低消費電力であることが要求される。そして、このような低消費電力のＭＯＳ型トランジスタ（以下、低耐圧ＭＯＳ型トランジスタという。）は、その構造が小型である程、消費電力が小さくなる。
近年の微細加工プロセスの進歩に伴って、このような低耐圧ＭＯＳ型トランジスタの加工には、浅い不純物拡散層及び薄いゲート絶縁膜が採用され、また、ゲート電極の加工精度を高めるために、より薄いポリシリコン膜により、ゲート電極が形成されるようになっている。このため、図１１に示す高耐圧ＭＯＳ型トランジスタを、低耐圧ＭＯＳ型トランジスタと同一の基板上に同時に形成する場合には、以下の課題が生じることになる。
上記従来構造の低濃度領域１０６及び高濃度領域１０７を形成する一つの手法に、リンと砒素の熱拡散係数の差を利用して、リンと砒素をシリコン基板表面からそれぞれ異なる深さに不純物を熱拡散させる方法がある。当該方法では、熱拡散のために高温の熱処理が行われる。
しかしながら、本手法を用いて、高耐圧ＭＯＳ型トランジスタを、低耐圧ＭＯＳトランジスタと同時に形成する場合、低耐圧ＭＯＳ型トランジスタの浅い不純物拡散層が熱処理の影響を受けて深く形成され、低耐圧ＭＯＳ型トランジスタの特性が劣化する。逆に、熱処理の温度や時間を、低耐圧ＭＯＳ型トランジスタの浅い不純物拡散層を形成する条件に制限すると、高耐圧ＭＯＳ型トランジスタの高濃度領域１０７の周囲に、高耐圧化のための十分な幅の低濃度領域１０６を形成することができない。
また、低濃度領域１０６及び高濃度領域１０７を形成する他の手法として、イオン注入法を利用することも考えられる。この場合、低濃度の不純物イオンを高い加速エネルギーで注入することにより低濃度領域１０６が形成され、高濃度の不純物イオンを低い加速エネルギーで注入することにより高濃度領域１０７が浅く形成される。このとき、低濃度領域１０６及び高濃度領域１０７を、ゲート電極１０５に対して高精度に位置合わせして形成するためにイオン注入のマスクの一部にゲート電極１０５が使用される。
しかしながら、上述のように、低耐圧ＭＯＳ型トランジスタの微細化とともに、ゲート電極１０５には、より薄いポリシリコン膜が使用される。このため、加速エネルギーが高いとマスクであるゲート電極１０５を貫通し、ゲート電極１０５の直下のチャネル領域１１０にイオンが注入されてしまい、高耐圧ＭＯＳ型トランジスタの特性が劣化する。
このような特性劣化を避けるためには、高耐圧ＭＯＳ型トランジスタのチャネル領域１１０にイオンが注入されることがない加速エネルギーで、低濃度領域１０６及び高濃度領域１０７を形成する必要がある。特に、低濃度領域１０６の形成のための加速エネルギーを、ゲート電極１０５を貫通することのない加速エネルギーに制限すると、高耐圧ＭＯＳ型トランジスタの高濃度領域１０７の周囲に高耐圧化のための十分な幅の低濃度領域１０６を形成することができない。この場合、上記オフセット構造を採用しても、オフセット領域１０９に電界集中が生じ、上述の逆方向特性が劣化してしまう。
一方、図１２に示す高耐圧ＭＯＳ型トランジスタによれば、高い耐圧を実現することが可能であるが、チャネル端のフィールド酸化膜１２０、及び電界緩和領域１２１を微細な構造で形成することできず、小型化が困難であるという課題がある。
本発明は、上記従来の事情を鑑みて提案されたものであって、小型であるとともに、低耐圧ＭＯＳ型トランジスタとの同時形成に好適な高耐圧の半導体装置とその製造方法を提供することを目的とする。
本発明は、上記従来の課題を解決するために以下の手段を採用している。まず、本発明に係る半導体装置は、第１導電型の半導体層上に形成された素子分離絶縁膜により区分された領域の表面部に、所定間隔離れて形成された第２導電型のソース領域及びドレイン領域と、当該ソース領域とドレイン領域との間の前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記素子分離絶縁膜下に形成された第１導電型のチャネルストッパ領域とを有する半導体装置を前提としている。
そして、本発明に係る半導体装置は、上記ソース領域とドレイン領域との少なくとも一方が、第２導電型の高濃度不純物領域と、当該高濃度不純物領域の周囲に設けられた第２導電型の第１の低濃度不純物領域とを備える。また、上記チャネルストッパ領域と上記第１の低濃度不純物領域との間の上記素子分離絶縁膜下に、第２導電型の第２の低濃度不純物領域を備えた構成を採用している。
ここで、上記ゲート電極直下の半導体層は、ゲート電極に沿って、チャネルストッパ領域側に突出して形成されるとともに、当該半導体層とチャネルストッパ領域とが接触して形成されることが好ましい。あるいは、上記ゲート電極直下のチャネルストッパ領域が、ゲート電極に沿って、ソース領域とドレイン領域との間の半導体層側に突出し、当該チャネルストッパ領域と、前記ソース領域と前記ドレイン領域との間の半導体層とが接触して形成されてもよい。
上記第１の低濃度不純物領域の表面濃度、上記第２の低濃度不純物領域の表面濃度、及び、上記チャネルストッパ領域の表面濃度は、上記高濃度不純物領域の表面濃度に比べて低濃度であれば、任意の表面濃度を採用することができる。
なお、上記半導体装置を製造する際には、上記素子分離絶縁膜の形成前に、上記第２の低濃度不純物領域及び上記チャネルストッパ領域が形成される。
一方、他の観点では、本発明は、半導体基板上に第１の電界効果トランジスタと、前記第１の電界効果トランジスタに比べて高耐圧の第２の電界効果トランジスタとを備えた半導体装置の製造方法を提供することができる。ここで、第２の電界効果トランジスタのソース領域とドレイン領域との少なくとも一方の領域は、高濃度不純物領域と当該高濃度不純物領域の周囲に設けられた第１の低濃度不純物領域とを有する。
そして、本発明に係る半導体装置の製造方法は、まず、上記第２の電界効果トランジスタの形成領域の外周に第１導電型のチャネルストッパ領域を形成するとともに、当該チャネルストッパ領域により区分された領域内に、第２導電型の第２の低濃度不純物領域が形成される。続いて、上記チャネルストッパ領域上及び前記低濃度不純物領域上、並びに、上記第１の電界効果トランジスタの形成領域の外周表面に、素子分離絶縁膜が形成される。
また、第１の電界効果トランジスタ形成領域と、第２の低濃度不純物領域により区分された第２の電界効果トランジスタ形成領域には、各トランジスタに対応するゲート絶縁膜を介して共通の導電膜が形成され、当該導電膜を加工することにより、前記第１及び第２の電界効果トランジスタのゲート電極が形成される。
そして、上記第２の低濃度不純物領域により区分された領域内に、上記第２の電界効果トランジスタの第２導電型のソース領域と第２導電型のドレイン領域が形成され、上記第１の電界効果トランジスタ形成領域に第１の電界効果トランジスタのソース領域とドレイン領域が形成される。
本発明によれば、少なくともドレイン領域が、高濃度不純物領域と第１の低濃度不純物領域を有し、当該第１の低濃度不純物領域とチャネルストッパ領域との間に第２の低濃度領域が設けられている。このため、チャネルストッパ領域を高濃度に形成した場合であっても、チャネルストッパ領域と第１の低濃度不純物領域との間に形成されるｐｎ接合の逆方向特性の劣化を抑制することができる。
このとき、ゲート電極の直下において、ゲート電極に沿って、チャネルストッパ領域がチャネル領域側に突出し、チャネルストッパ領域がチャネル領域に接触する構造とする。これにより、チャネル領域に隣接する半導体層に反転層が形成されることがなく、ソース−ドレイン間リークの発生を防止することが可能である。また、ゲート電極の直下において、ゲート電極に沿って、チャネル領域がチャネルストッパ領域側に突出し、チャネル領域が、チャネルストッパ領域に接触する構造としてもよい。
さらに、本発明に係る半導体装置の製造方法によれば、素子分離絶縁膜が形成される前にチャネルストッパ領域及び第２の低濃度不純物領域の形成を行うため、素子分離絶縁膜形成時の熱処理により、第２の低濃度不純物領域とチャネルストッパ領域との間の不純物濃度勾配を緩やかにすることができる。このため、当該領域に形成されるｐｎ接合に電界集中が発生することを抑制することができ、当該ｐｎ接合の逆方向特性を向上させることができる。
加えて、本発明の高耐圧半導体装置は、例えば、浅い不純物領域や、薄い導電膜からなるゲート電極を備える低耐圧の電界効果トランジスタと同時に形成することが可能である。このため、高耐圧の電界効果トランジスタと低耐圧の電界効果トランジスタとが混載されたシステムＬＳＩを小型に構成することができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置を、図面を参照しながら詳細に説明する。図１（ａ）は、本実施の形態の半導体装置の平面レイアウト図であり、図１（ｂ）、（ｃ）はそれぞれ、図１（ａ）に示すＡ−Ａ線、Ｂ−Ｂ線における断面図である。また、図２及び図３は、図１に示す半導体装置の製造工程を示す工程断面図である。ここで、図２、図３に示す工程断面図は、図１（ａ）に示すＡ−Ａ線における断面に相当する。さらに、図４は図２に対応する平面図であり、図５は図３に対応する平面図である。なお、図１〜図５では、図１１で説明した従来の半導体装置とは異なり、ｐチャネル型のＭＯＳ型トランジスタを例示している。加えて、図１（ａ）では、フィールド酸化膜３は、外形のみを図示しており、フィールド酸化膜３の端部を破線で示している。同様に、図１（ａ）では、ゲート電極５は外形のみを太線で示している。
以下、本発明の第１の実施形態に係る半導体装置を、図面を参照しながら詳細に説明する。図１（ａ）は、本実施の形態の半導体装置の平面レイアウト図であり、図１（ｂ）、（ｃ）はそれぞれ、図１（ａ）に示すＡ−Ａ線、Ｂ−Ｂ線における断面図である。また、図２及び図３は、図１に示す半導体装置の製造工程を示す工程断面図である。ここで、図２、図３に示す工程断面図は、図１（ａ）に示すＡ−Ａ線における断面に相当する。さらに、図４は図２に対応する平面図であり、図５は図３に対応する平面図である。なお、図１〜図５では、図１１で説明した従来の半導体装置とは異なり、ｐチャネル型のＭＯＳ型トランジスタを例示している。加えて、図１（ａ）では、フィールド酸化膜３は、外形のみを図示しており、フィールド酸化膜３の端部を破線で示している。同様に、図１（ａ）では、ゲート電極５は外形のみを太線で示している。
図１に示すように、本実施の形態に係る半導体装置は、ｐ型のシリコン基板１に形成されたｎ型のウェル領域２（以下、ｎウェル２という。）の表面部に、素子分離絶縁膜であるフィールド酸化膜３を備える。このフィールド酸化膜３により区分された領域１１（図１（ａ）の破線内部の領域。以下、素子領域１１という。）のｎウェル２の表面部には、ゲート酸化膜４上に形成されたゲート電極５を挟んで互いに対向する位置に、ｐ型の低濃度不純物領域６（第１の低濃度不純物領域）が形成されている。そして、低濃度不純物領域６の表面部にはｐ型の高濃度不純物領域７が形成されている。なお、これらの低濃度不純物領域６と高濃度不純物領域７は、ＬＤＤ（Lightly Doped Drain）構造のソース領域とドレイン領域として機能する。また、以下では、低濃度不純物領域６を低濃度領域６と呼称し、高濃度不純物領域７を高濃度領域７と呼称する。
一方、フィールド酸化膜３の下側には、ｎ型の不純物領域からなるチャネルストッパ領域８が形成されている。図１（ａ）及び（ｃ）に示すように、ゲート電極５の直下の領域では、チャネルストッパ領域８は素子領域１１に向けて突出して形成され、ソース領域とドレイン領域との間のチャネル領域１０と接触している。そして、本実施の形態に係る半導体装置では、低濃度領域６とチャネルストッパ領域８との間に、分離側低濃度不純物領域１５（第２の低濃度不純物領域）が設けられている。
ここで、低濃度領域６の表面濃度、分離側低濃度不純物領域１５の表面濃度、及びチャネルストッパ領域８の表面濃度は、高濃度領域７の表面濃度に比べて低濃度あれば、任意の表面濃度を採用することができる。なお、以下では、分離側低濃度不純物領域１５を、分離側低濃度領域１５と呼称する。
以下、本実施の形態に係る半導体装置のより詳細な構造を、製造工程とともに説明する。
まず、１Ｅ１５〜１Ｅ１６ｃｍ-3程度にボロンがドープされたｐ型シリコン基板１上に、５〜３０ｎｍのシリコン酸化膜２０が熱酸化法等により形成される。また、当該シリコン酸化膜２０上には、５０〜２００ｎｍのシリコン窒化膜２１がＣＶＤ（Chemical Vapor Deposition）法により形成される。そして、公知のフォトリソグラフィ及びエッチング技術を適用して、図２（ａ）及び図４（ａ）に示すように、シリコン酸化膜２０及びシリコン窒化膜２１の積層膜からなる、素子領域１１（図１（ａ）に破線で示す。）を被覆するパターンが形成される。
次に、図２（ｂ）及び図４（ｂ）に示すように、シリコン基板１上に、チャネルストッパ領域８の形成位置のみを被覆するレジストパターン２２が、フォトリソグラフィにより形成される。そして、当該レジストパターン２２とシリコン窒化膜２１（及びシリコン酸化膜２０）とをマスクとして、ボロンが１Ｅ１３〜１Ｅ１４ｃｍ-2程度のドーズ量でシリコン基板１にイオン注入され、表面濃度５Ｅ１６〜３Ｅ１７ｃｍ-3、深さ０．５〜１．０μｍ程度のｐ型の分離側低濃度領域１５が形成される。このとき、ボロンの加速エネルギーを１５〜３０ｋｅＶ程度とすれば、シリコン窒化膜２１で被覆された素子領域１１にボロンが注入されない。
続いて、上記レジストパターン２２を除去したシリコン基板１上に、チャネルストッパ領域８の形成位置に開口を有するレジストパターン２３がフォトリソグラフィにより形成される。ここでは、図２（ｃ）及び図４（ｃ）に示すように、以下で形成されるゲート電極５の形成位置に対応する領域にはレジストパターン２３が形成されておらず、シリコン窒化膜２１が露出している。
そして、レジストパターン２３と、シリコン窒化膜２１（及びシリコン酸化膜２０）をマスクとして、リンが５Ｅ１２〜５Ｅ１３ｃｍ-2程度のドーズ量でシリコン基板１に注入され、表面濃度が１Ｅ１７〜５Ｅ１７ｃｍ-3、深さ０．５〜１．０μｍ程度のｎ型のチャネルストッパ領域８が形成される。このとき、リンの加速エネルギーを５０〜１００ｋｅＶ程度とすれば、シリコン窒化膜２１に被覆された領域にはリンが注入されない。
上記レジストパターン２３が除去された後、図２（ｄ）及び図４（ｄ）に示すように、水蒸気雰囲気中でシリコン基板１の基板温度を１０００℃程度に上昇させる熱処理が６０〜１２０分間行われる。これにより、シリコン基板１が露出している領域（シリコン窒化膜２１の非形成領域）に３００〜７００ｎｍのフィールド酸化膜３が形成される。このとき、以下で形成されるゲート電極５の直下に対応する領域では、上記チャネルストッパ領域８の突出部の先端８ａ（図４（ｃ）参照）に対して、フィールド酸化膜３が自己整合的に形成される。
この後、シリコン窒化膜２１及びシリコン酸化膜２０が順次エッチング除去された後、シリコン基板１の全面にリンがイオン注入され、図３（ａ）及び図５（ａ）に示すように、表面濃度１Ｅ１６〜５Ｅ１６ｃｍ-3、深さ１．５〜３．０μｍのｎウェル２が形成される。
さらに、図３（ｂ）及び図５（ｂ）に示すように、シリコン基板１の全面に、厚さ３０〜６０ｎｍ程度のゲート酸化膜４が形成され、当該ゲート酸化膜４上に、ＣＶＤ法によりリンが１Ｅ１９〜９Ｅ１９ｃｍ-3程度にドープされたポリシリコン膜が０．２〜０．５μｍ程度の膜厚で形成される。そして、当該ポリシリコン膜に対して、フォトリソグラフィ及びエッチングが行われ、ゲート電極５のパターンが形成される。なお、本実施の形態では、ゲート電極５のゲート長は１．５〜３．０μｍ程度としている。
ゲート電極５の形成が完了した後、ゲート電極５及びフィールド酸化膜３をマスクとして、ボロンが、加速エネルギー４０〜８０ｋｅＶ、ドーズ量５Ｅ１２〜５Ｅ１３ｃｍ-2でシリコン基板１に注入され、表面濃度１Ｅ１８〜１Ｅ１９ｃｍ-3、深さ約０．３〜０．６μｍのｐ型の低濃度領域６が形成される。なお、当該イオン注入は、シリコン基板１をイオン入射方向に垂直な面に対して２０〜４５度チルトさせた状態で、連続回転、あるいはステップ回転（例えば、９０度回転×４ステップ）させながら注入が行われる。これにより、低濃度領域６は、ゲート電極５及びフィールド酸化膜３の下方に進入した状態に形成される。
続いて、ゲート電極５及びフィールド酸化膜３をマスクとして、フッ化ボロン（ＢＦ2）が、加速エネルギー２０〜４０ｋｅＶ、ドーズ量３Ｅ１５〜８Ｅ１５ｃｍ-2でシリコン基板１にイオン注入され、１Ｅ２０ｃｍ-3以上の表面濃度を有する深さが約０．２〜０．３μｍ程度のｐ型の高濃度領域７が形成される。ここでは、フッ化ボロンの加速エネルギーを２０〜４０ｋｅＶ程度としているため、ゲート電極５で被覆されたチャネル領域１０にフッ化ボロンが注入されることなく、高濃度領域７がゲート電極５に対して自己整合的に形成される。
この後、当該高濃度領域７に、オーミックコンタクトを構成する金属からなるソース電極及びドレイン電極が形成され、図１に示すｐチャネル型のＭＯＳ型トランジスタが完成する。なお、以降の工程は、公知の半導体装置の製造方法と同様であるため、ここでの説明は省略する。
以上説明した製造方法によれば、当該製造方法により形成されるＭＯＳ型トランジスタ（以下、高耐圧ＭＯＳ型トランジスタという。）が、ロジック回路等の微細な低耐圧ＭＯＳ型トランジスタと混載する場合であっても、低耐圧ＭＯＳ型トランジスタが要求する薄いゲート電極５を用いて、高耐圧ＭＯＳ型トランジスタを形成することができる。
なお、高耐圧ＭＯＳ型トランジスタと、低耐圧ＭＯＳ型トランジスタとを混載する場合、上述の製造工程において、当該低耐圧ＭＯＳ型トランジスタの形成領域は、フィールド酸化膜３の形成完了（図２（ｄ）、図４（ｄ））まで、シリコン酸化膜２０及びシリコン窒化膜２１に被覆される。そして、高耐圧ＭＯＳ型トランジスタのｎウェル２の形成（図３（ａ）、図５（ａ））に前後して、必要に応じてウェル領域が形成される。
この後、高耐圧ＭＯＳ型トランジスタのゲート酸化膜４の形成後に、低耐圧ＭＯＳ型トランジスタの形成領域のゲート酸化膜４がエッチング除去され、当該領域に、低耐圧ＭＯＳ型トランジスタのゲート絶縁膜となる薄い酸化膜が形成される。続いて、シリコンウエハ１の全面に導電膜であるポリシリコン膜が形成され、当該共通の導電膜を加工することにより、低耐圧ＭＯＳ型トランジスタ及び高耐圧ＭＯＳ型トランジスタのゲート電極が形成される（図３（ｂ）、図５（ｂ））。
また、高耐圧トランジスタのソース領域及びドレイン領域の形成工程（図３（ｃ）、（ｄ）、図５（ｃ）、（ｄ））の間は、低耐圧ＭＯＳ型トランジスタの形成領域は、レジストにより被覆される。
そして、低耐圧ＭＯＳ型トランジスタのソース領域及びドレイン領域は、ゲート電極の形成完了後、かつ、高耐圧ＭＯＳ型トランジスタのソース領域及びドレイン領域の形成開始（図３（ｃ）、図５（ｃ））前、または、形成完了（図３（ｄ）、図５（ｄ））後に、イオン注入等により形成される。この低耐圧ＭＯＳ型トランジスタのソース領域及びドレイン領域の形成工程では、高耐圧ＭＯＳ型トランジスタの形成領域はレジストにより被覆される。また、この場合、低耐圧ＭＯＳ型トランジスタの形成領域を区分するフィールド酸化膜３下のチャネルストッパ領域８、及び、分離側低濃度領域１５は不要であるが、高耐圧ＭＯＳ型トランジスタと隣接する場合等、その形成が必要な場合は適宜形成してもよい。
また、低耐圧ＭＯＳ型トランジスタのソース領域及びドレイン領域がＬＤＤ構造を有する場合、低耐圧ＭＯＳ型トランジスタのＬＤＤ構造の高濃度領域と、高耐圧ＭＯＳ型トランジスタのソース領域及びドレイン領域の高濃度領域７とは、同時に形成することもできる。この場合、低耐圧ＭＯＳ型トランジスタのソース領域及びドレイン領域の低濃度領域は、ゲート電極の形成完了後、かつ、高耐圧ＭＯＳ型トランジスタのソース領域及びドレイン領域の低濃度領域６の形成開始（図３（ｃ）、図５（ｃ））前、または、低濃度領域６形成完了後に形成される。そして、図３（ｄ）及び図５（ｄ）に示す高耐圧ＭＯＳ型トランジスタのソース領域及びドレイン領域の高濃度領域７の形成工程において、低耐圧ＭＯＳ型トランジスタのソース領域及びドレイン領域の高濃度領域も形成されることになる。
また、本発明によれば、チャネルストッパ領域８と、ソース領域及びドレイン領域（高濃度領域７及び低濃度領域６）との間に、分離側低濃度領域１５が設けられているため、従来の構成に比べて、チャネルストッパ領域８の素子側端に形成されるｐｎ接合の逆方向特性が劣化することを抑制することが可能である。
当該ｐｎ接合における電界分布を図６に示す。図６（ａ）は、図１１に示した従来の半導体装置と同一の構造を有するｐチャネルＭＯＳ型トランジスタの電界分布を、また、図６（ｂ）は、図１に示した本発明に係る半導体装置の電界分布を示す模式図である。
なお、図６（ａ）に示す高濃度領域1０７、及び低濃度領域１０６はドレイン領域に対応し、ドレイン電圧として−１７Ｖが印加された状態を示している。一方、図６（ｂ）に示す高濃度領域７及び低濃度領域６で構成されるドレイン領域には、ドレイン電圧として−２０Ｖが印加された状態を示している。また、図６に破線で示す領域は、チャネルストッパ領域８（１０８）、低濃度領域６（１０６）、高濃度領域７（１０７）、及び分離側低濃度領域１５であり、分離側低濃度領域以外は、同一の条件としている。さらに、図６（ａ）、（ｂ）において、不純物領域に実線で示す各等電界線は、同一の電界強度を示している。ここでは、最も高い電解強度の等電界線を太線で示している。
図６（ａ）から理解できるように、従来の半導体装置では、フィールド酸化膜１０３の直下に高電界領域（図６（ａ）に示すＸ部）が存在している。すなわち、当該領域において、ブレークダウンが生じやすい状態になっている。これに対し、図６（ｂ）では、図６（ａ）に比べて、より大きな電界を生じる電位がドレイン領域に印加されているにもかかわらず、フィールド酸化膜３の直下に高電界領域は生じておらず、ゲート電極５直下のドレイン端にのみ高電界領域が形成されている。すなわち、本発明に係る半導体装置では、チャネルストッパ領域８側で不要な耐圧低下が生じておらず、耐圧は、チャネル領域のドレイン端により制限されることが理解できる。なお、図６では、ゲート電極５の側面にスペーサが設けられた構造を図示しているが、両半導体装置とも、同一の構造であり当該構造が、上述の電界分布の差異に関与するものではない。
このように、本発明によれば、チャネルストッパ領域８を、従来のオフセット構造を有する半導体装置と同一の濃度で形成した場合、ｐｎ接合に生じる電界集中を著しく緩和することができる。したがって、チャネルストッパ領域８を従来に比べて高濃度に形成することが可能となる。
加えて、上述のように、チャネルストッパ領域８を形成した後にフィールド酸化膜３を形成すると、フィールド酸化膜３のシリコン基板１の内部に向かう成長に伴って、フィールド酸化膜３とシリコン基板１との界面には、パイルアップ（偏析）により不純物（リン）が比較的高濃度な領域（パイルアップ領域）が生成される。しかしながら、本発明に係る半導体装置では、分離側低濃度領域１５が設けられているため、低濃度領域６が、このようなパイルアップ領域に直接接触することがなく、当該パイルアップ領域に起因するｐｎ接合の逆方向特性の劣化も抑制することができる。このため、チャネルストッパ領域８の表面濃度（不純物濃度）に関わらず、低濃度領域６を高濃度化してソース領域及びドレイン領域のＬＤＤ部分の抵抗（オン抵抗）を低下させ、トランジスタの電流能力を向上させることも可能である。
同様に、本発明に係る半導体装置では、分離側低濃度領域１５が設けられているため、低濃度領域６の不純物濃度に関わらず、チャネルストッパ領域８の表面濃度（不純物濃度）を自由に設定することが可能である。例えば、チャネルストッパ領域８の素子側端に形成されるｐｎ接合の耐圧を高める観点では、チャネルストッパ領域８の表面濃度を分離側低濃度領域１５の表面濃度より低濃度に形成することが好ましい。また、フィールド酸化膜３上に配線等が形成され電位が印加された場合、フィールド酸化膜３がゲート絶縁膜として機能する寄生ＭＯＳトランジスタが構成されることになる。当該寄生ＭＯＳトランジスタが導通状態となる閾値電圧をより高くする観点では、チャネルストッパ領域８の表面濃度を分離側低濃度領域１５の表面濃度より高濃度に形成してもよい。
またさらに、本発明では、分離側低濃度領域１５を形成するための不純物導入を、フィールド酸化膜３を形成する形成前に行うため、フィールド酸化膜形成時の熱処理により分離側低濃度領域１５とチャネルストッパ領域８との間の不純物濃度勾配が緩やかとなり、さらにｐｎ接合の逆方向特性が劣化され難くなる。
ところで、本実施の形態の半導体装置では、ゲート電極５の直下では、チャネルストッパ領域８がゲート電極５に沿って素子領域１１に向けて突出して形成されており、その先端はチャネル領域１０に接触している。このため、ゲート電極５の直下において、チャネル領域１０に隣接する領域に反転層が形成されることがなく、ソース−ドレイン間リークの発生も防止することができる。
以上説明したように、本実施の形態の構成によれば、１５Ｖ以上の高耐圧を有するＭＯＳ型トランジスタを小型に構成することが可能である。また、分離側低濃度領域１５の濃度やサイズを変更することにより、様々な耐圧値を有する半導体装置を設計することが可能である。このため、サージ保護の観点から、同一基板上に異なる耐圧値を有する半導体装置を形成する場合であっても、所望の耐圧値を有する半導体装置を形成することが可能となる。
また、上述の構成では、ゲート電極を挟んでソース領域及びドレイン領域が、対称に形成されているため、ソース領域及びドレイン領域の電気的特性の対称性を利用して回路を構成する場合でも、半導体装置のレイアウトの自由度を高め、容易に回路設計を行うことが可能となる。
なお、上記では、ソース領域とドレイン領域のそれぞれに対して低濃度領域６及び低濃度領域１５を形成した構造としているが、本発明は上記構造に限定されるものではない。例えば、図７に示すように、ソース領域或いはドレイン領域の一方（一般に、動作時に電圧が印加されるドレイン領域。）についてのみ低濃度領域６及び分離側低濃度領域１５を形成し、これらにチャネルストッパ領域８を接触させる構成としてもよい。この場合、図３（ｃ）、（ｄ）及び図５（ｃ）、（ｄ）に示した工程において、ゲート電極５の一方の側に位置するフィールド酸化膜３の非形成領域が、レジストによりマスクされることになる。
また、上記では、ｐ型のシリコン基板に構成されたｎウェル内に形成されたｐチャネル型のＭＯＳ型トランジスタを例示したが、ｎ型のシリコン基板に形成されたｐチャネル型のＭＯＳ型トランジスタであっても同様の効果を奏することができる。加えて、本発明は、ｎチャネル型のＭＯＳ型トランジスタに対しても適用可能である。この場合、図８に示すように、ｎ型のシリコン基板３１に設けられたｐウェル３２の表面部に、ｎ型の高濃度領域１７及びｎ型の低濃度領域１６からなるソース領域及びドレイン領域が形成される。そして、フィールド酸化膜３の下側には、ｐ型のチャネルストッパ１８が設けられ、チャネルストッパ１８と低濃度領域１６との間に、ｎ型の分離側低濃度領域３５が設けられる。
さらに、本発明は、図６及び図９に示すように、ゲート電極５の側面にスペーサ２５を備える一般的なＬＤＤ構造のＭＯＳ型トランジスタに対しても適用することができる。当該スペーサ２５は、よく知られているように、ゲート電極５のパターン形成及び低濃度領域６の形成が完了した際（図３（ｃ）、図５（ｃ））に、ＣＶＤ法によりゲート電極５の表面に成膜されたシリコン酸化膜に対して、シリコン基板１の表面に垂直な方向にＲＩＥ（Reactive Ion Etching）等の異方性ドライエッチングを行うことで形成することが可能である。この場合、上述した低濃度領域６の注入工程におけるシリコン基板１のチルトは必要に応じて行えばよい。本構成では、ゲート抵抗やコンタクト対抗の低減に有効なサリサイド化を行うことも可能である。
加えて、上記各構成において、更なる高耐圧化のため、分離側低濃度領域１５とチャネルストッパ領域８の間にオフセット領域を設けてもよい。また、フィールド酸化膜３を熱酸化法で形成することは必須ではなく、ＣＶＤ法により形成することもできる。
（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置を、図面を参照しながら詳細に説明する。図１０（ａ）は本実施の形態の半導体装置の平面レイアウト図であり、図１０（ｂ）、（ｃ）はそれぞれ、図１０（ａ）のＣ−Ｃ線、Ｂ−Ｂ線における断面図である。なお、図１０（ａ）のＡ−Ａ線における断面は、図１（ｂ）に示す断面図と同一である。また、図１０は図１と同様に、ｐチャネル型のＭＯＳ型トランジスタを例示している。
次に、本発明の第２の実施形態に係る半導体装置を、図面を参照しながら詳細に説明する。図１０（ａ）は本実施の形態の半導体装置の平面レイアウト図であり、図１０（ｂ）、（ｃ）はそれぞれ、図１０（ａ）のＣ−Ｃ線、Ｂ−Ｂ線における断面図である。なお、図１０（ａ）のＡ−Ａ線における断面は、図１（ｂ）に示す断面図と同一である。また、図１０は図１と同様に、ｐチャネル型のＭＯＳ型トランジスタを例示している。
本実施の形態に係る半導体装置は、図１０（ａ）、（ｃ）に示すように、ゲート電極５の直下の領域で、ソース領域とドレイン領域との間のチャネル領域１０が、ゲート電極５に沿ってチャネルストッパ領域８に向けて突出し（チャネルストッパ領域８は後退している。）、当該チャネル領域１０がチャネルストッパ領域８に接触して形成されている点、及び当該チャネル領域１０の突出部の形状と一致する状態にゲート電極５直下のフィールド酸化膜３の非形成領域１１（図１０（ａ）に破線で示す領域）が設けられている点が第１の実施の形態と異なる。他の点は、第１の実施の形態と同様である。
したがって、本実施の形態の半導体装置では、製造工程において、図４（ａ）に示すシリコン酸化膜２０及びシリコン窒化膜２１の形状が、矩形に代えて図１０（ａ）の素子領域１１の形状に一致する形状で形成される。
本実施の形態に係る構成によれば、上記第１の実施の形態と同様に、低耐圧ＭＯＳ型トランジスタとの混載が可能である。また、本構成によれば、チャネルストッパ領域８と、ソース領域及びドレイン領域（ｐ型高濃度領域７及びｐ型低濃度領域６）の間に分離側低濃度領域１５が設けられているため、チャネルストッパ領域８をより高濃度に形成しても、ｐｎ接合の逆方向特性の劣化が抑制される。
さらに、ゲート電極５の直下では、チャネル領域１０がチャネルストッパ領域８に向けて外方に突出してチャネルストッパ領域８及び分離側低濃度領域１５に接触しているため、ゲート電極５の直下においてチャネル領域１０に隣接する半導体層に反転現象が生じることはなく、ソース−ドレイン間リークの発生は防止される。
したがって、本実施の形態の構成によれば、１５Ｖ以上の高耐圧を有するＭＯＳ型トランジスタを小型に構成することが可能である。また、分離側低濃度領域１５の濃度やサイズを変更することにより、様々な耐圧値を有する設計することが可能である。
なお、上記では、ソース領域とドレイン領域のそれぞれに対して低濃度領域６及び低濃度領域１５を形成した構造としているが、第１の実施の形態と同様に、ソース領域或いはドレイン領域の一方についてのみ低濃度領域６及び分離側低濃度領域１５を形成し、これらにチャネルストッパ領域８を接触させる構成としてもよい。
また、本実施の形態に係る構成は、上記第１の実施の形態と同様に、ｐ型のシリコン基板に形成されたｐチャネル型のＭＯＳ型トランジスタ、及びｎチャネル型のＭＯＳ型トランジスタに対しても適用可能である。
さらに、本実施の形態に係る構成は、ゲート電極５の側面にスペーサを備える一般的なＬＤＤ構造のＭＯＳ型トランジスタに対しても適用することができる。また、ゲート抵抗やコンタクト対抗の低減に有効なサリサイド化を行うことも可能である。
加えて、上記各構成において、更なる高耐圧化のため、分離側低濃度領域１５とチャネルストッパ領域８の間にオフセット領域を設けてもよい。また、フィールド酸化膜３を熱酸化法で形成することは必須ではなく、ＣＶＤ法により形成することもできる。
なお、上記各実施の形態で例示した、半導体装置の形成プロセスは、公知の等価なプロセスで置換可能であることはいうまでもない。
本発明は、小型であるとともに、低耐圧ＭＯＳ型トランジスタとの同時形成に好適な高耐圧、かつ、ソース−ドレイン間リークを抑制した半導体装置及びその製造方法として有用である。
１ ｐ型シリコン基板
２ ｎ型ウェル領域
３ フィールド酸化膜
４ ゲート酸化膜
５ ゲート電極
６ ｐ型低濃度領域（第１の低濃度不純物領域）
７ ｐ型高濃度領域
８ ｎ型チャネルストッパ領域
１０ チャネル領域
１１ 素子領域
１５ ｐ型分離側低濃度領域（第２の低濃度不純物領域）
１６ ｎ型低濃度領域（第１の低濃度不純物領域）
１７ ｎ型高濃度領域
１８ ｐ型チャネルストッパ領域
２５ スペーサ
３１ ｎ型シリコン基板
３２ ｐ型ウェル領域
３５ ｎ型分離側低濃度領域（第２の低濃度不純物領域）
１０１ ｎ型シリコン基板
１０２ ｐ型ウェル領域
１０３ フィールド酸化膜
１０４ ゲート酸化膜
１０５ ゲート電極
１０６ ｎ型低濃度領域
１０７ ｎ型高濃度領域
１０８ チャネルストッパ領域
１０９ オフセット領域
２ ｎ型ウェル領域
３ フィールド酸化膜
４ ゲート酸化膜
５ ゲート電極
６ ｐ型低濃度領域（第１の低濃度不純物領域）
７ ｐ型高濃度領域
８ ｎ型チャネルストッパ領域
１０ チャネル領域
１１ 素子領域
１５ ｐ型分離側低濃度領域（第２の低濃度不純物領域）
１６ ｎ型低濃度領域（第１の低濃度不純物領域）
１７ ｎ型高濃度領域
１８ ｐ型チャネルストッパ領域
２５ スペーサ
３１ ｎ型シリコン基板
３２ ｐ型ウェル領域
３５ ｎ型分離側低濃度領域（第２の低濃度不純物領域）
１０１ ｎ型シリコン基板
１０２ ｐ型ウェル領域
１０３ フィールド酸化膜
１０４ ゲート酸化膜
１０５ ゲート電極
１０６ ｎ型低濃度領域
１０７ ｎ型高濃度領域
１０８ チャネルストッパ領域
１０９ オフセット領域
Claims (8)
- 第１導電型の半導体層と、前記半導体層上に形成された素子分離絶縁膜により区分された素子領域の表面部に、所定間隔離れて形成された第２導電型のソース領域及びドレイン領域と、前記ソース領域とドレイン領域との間の前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記素子分離絶縁膜下に形成された第１導電型のチャネルストッパ領域と、を有する半導体装置において、
前記ソース領域とドレイン領域との少なくとも一方が、第２導電型の高濃度不純物領域と、当該高濃度不純物領域の周囲に設けられた第２導電型の第１の低濃度不純物領域とを備え、
前記チャネルストッパ領域と前記第１の低濃度不純物領域との間の前記素子分離絶縁膜下に、第２導電型の第２の低濃度不純物領域を備えたことを特徴とする半導体装置。 - 前記ゲート電極直下の前記半導体層が、前記ゲート電極に沿って、前記チャネルストッパ領域側に突出し、当該半導体層と前記チャネルストッパ領域とが接触して形成された請求項１に記載の半導体装置。
- 前記ゲート電極直下のチャネルストッパ領域が、前記ゲート電極に沿って、前記ソース領域と前記ドレイン領域との間の半導体層側に突出し、当該チャネルストッパ領域と、前記ソース領域及び前記ドレイン領域の間の半導体層とが接触して形成された請求項１に記載の半導体装置。
- 前記チャネルストッパ領域の表面濃度が、前記高濃度不純物領域の表面濃度よりも低濃度であり、
前記第２の低濃度不純物領域の表面濃度が、前記第１の低濃度不純物領域の表面濃度よりも低濃度である請求項１から３のいずれかに記載の半導体装置。 - 前記チャネルストッパ領域の表面濃度が、前記第２の低濃度不純物領域の表面濃度よりも低濃度である請求項４に記載の半導体装置。
- 前記チャネルストッパ領域の表面濃度が、前記第２の低濃度不純物領域の表面濃度よりも高濃度である請求項４に記載の半導体装置。
- 請求項１から６のいずれかに記載の半導体装置の製造方法であって、
前記素子分離絶縁膜の形成前に、前記第２の低濃度不純物領域及び前記チャネルストッパ領域が形成される半導体装置の製造方法。 - 半導体基板上に第１の電界効果トランジスタと、ソース領域とドレイン領域との少なくとも一方の領域が高濃度不純物領域と当該高濃度不純物領域の周囲に設けられた第１の低濃度不純物領域とを有する、前記第１の電界効果トランジスタに比べて高耐圧の第２の電界効果トランジスタとを備えた半導体装置の製造方法であって、
前記第２の電界効果トランジスタの形成領域の外周に、第１導電型のチャネルストッパ領域を形成するステップと、
当該チャネルストッパ領域により区分された領域内に、第２導電型の第２の低濃度不純物領域を形成するステップと、
前記チャネルストッパ領域上及び前記第２の低濃度不純物領域上、並びに、前記第１の電界効果トランジスタの形成領域の外周表面に、素子分離絶縁膜を形成するステップと、
前記第１の電界効果トランジスタ形成領域と前記第２の電界効果トランジスタ形成領域とに、各トランジスタに対応するゲート絶縁膜を介して共通の導電膜を形成するステップと、
前記共通の導電膜を加工することにより、前記第１及び第２の電界効果トランジスタのゲート電極を形成するステップと、
前記第２の低濃度不純物領域により区分された領域内に、前記第２の電界効果トランジスタの第２導電型のソース領域と第２導電型のドレイン領域を形成するステップと、
前記第１の電界効果トランジスタ形成領域内に第１の電界効果トランジスタのソース領域とドレイン領域を形成するステップと、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005116276A JP4783050B2 (ja) | 2005-04-13 | 2005-04-13 | 半導体装置及びその製造方法 |
| KR1020060028372A KR20060108493A (ko) | 2005-04-13 | 2006-03-29 | 반도체장치 및 그 제조방법 |
| US11/399,441 US7528442B2 (en) | 2005-04-13 | 2006-04-07 | Semiconductor device and manufacturing method thereof |
| TW095112622A TW200644248A (en) | 2005-04-13 | 2006-04-10 | Semiconductor device and manufacturing method thereof |
| CNB200610066615XA CN100573872C (zh) | 2005-04-13 | 2006-04-13 | 半导体装置及其制造方法 |
| US12/423,332 US20090203179A1 (en) | 2005-04-13 | 2009-04-14 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005116276A JP4783050B2 (ja) | 2005-04-13 | 2005-04-13 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006295008A true JP2006295008A (ja) | 2006-10-26 |
| JP4783050B2 JP4783050B2 (ja) | 2011-09-28 |
Family
ID=37077919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005116276A Expired - Fee Related JP4783050B2 (ja) | 2005-04-13 | 2005-04-13 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7528442B2 (ja) |
| JP (1) | JP4783050B2 (ja) |
| KR (1) | KR20060108493A (ja) |
| CN (1) | CN100573872C (ja) |
| TW (1) | TW200644248A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181694A (ja) * | 2010-03-01 | 2011-09-15 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| KR101516650B1 (ko) * | 2011-12-26 | 2015-05-04 | 미쓰비시덴키 가부시키가이샤 | 반도체 소자 |
| JP2017084934A (ja) * | 2015-10-27 | 2017-05-18 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| JP2020155638A (ja) * | 2019-03-20 | 2020-09-24 | 株式会社日立製作所 | 半導体装置およびその製造方法、並びに、半導体装置を用いた圧力伝送器 |
| JP2021034446A (ja) * | 2019-08-20 | 2021-03-01 | ラピスセミコンダクタ株式会社 | 半導体装置及びトランジスタ |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009695A (ja) * | 2009-05-29 | 2011-01-13 | Toshiba Corp | 不揮発性半導体記憶装置及びディプレッション型ｍｏｓトランジスタ |
| US8575702B2 (en) * | 2009-11-27 | 2013-11-05 | Magnachip Semiconductor, Ltd. | Semiconductor device and method for fabricating semiconductor device |
| US9349854B2 (en) * | 2013-10-04 | 2016-05-24 | Infineon Technologies Ag | Semiconductor device and method of manufacturing the same |
| TWI588918B (zh) * | 2014-04-01 | 2017-06-21 | 亞太優勢微系統股份有限公司 | 具精確間隙機電晶圓結構與及其製作方法 |
| JP6344071B2 (ja) * | 2014-06-09 | 2018-06-20 | 富士電機株式会社 | 半導体装置 |
| JP2016009808A (ja) * | 2014-06-25 | 2016-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| TWI699897B (zh) * | 2014-11-21 | 2020-07-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| JP6723775B2 (ja) * | 2016-03-16 | 2020-07-15 | エイブリック株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263261A (ja) * | 1985-05-17 | 1986-11-21 | Nec Corp | Ｍｏｓ型半導体素子の製造方法 |
| JPH0488060U (ja) * | 1990-12-13 | 1992-07-30 | ||
| JPH09260644A (ja) * | 1996-03-18 | 1997-10-03 | Toyota Autom Loom Works Ltd | 半導体装置 |
| JPH11111971A (ja) * | 1997-09-30 | 1999-04-23 | Nikon Corp | Ｍｏｓトランジスタ |
| JP2001217414A (ja) * | 2000-01-31 | 2001-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2003258249A (ja) * | 2002-03-05 | 2003-09-12 | Toshiba Corp | 半導体集積回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349225A (en) * | 1993-04-12 | 1994-09-20 | Texas Instruments Incorporated | Field effect transistor with a lightly doped drain |
| KR0138234B1 (ko) * | 1994-02-24 | 1998-04-28 | 김광호 | 고전압 모오스 트랜지스터의 구조 |
| JP2800702B2 (ja) | 1994-10-31 | 1998-09-21 | 日本電気株式会社 | 半導体装置 |
| JP4139105B2 (ja) * | 2001-12-20 | 2008-08-27 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2005
- 2005-04-13 JP JP2005116276A patent/JP4783050B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-29 KR KR1020060028372A patent/KR20060108493A/ko not_active Application Discontinuation
- 2006-04-07 US US11/399,441 patent/US7528442B2/en active Active
- 2006-04-10 TW TW095112622A patent/TW200644248A/zh unknown
- 2006-04-13 CN CNB200610066615XA patent/CN100573872C/zh not_active Expired - Fee Related
-
2009
- 2009-04-14 US US12/423,332 patent/US20090203179A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263261A (ja) * | 1985-05-17 | 1986-11-21 | Nec Corp | Ｍｏｓ型半導体素子の製造方法 |
| JPH0488060U (ja) * | 1990-12-13 | 1992-07-30 | ||
| JPH09260644A (ja) * | 1996-03-18 | 1997-10-03 | Toyota Autom Loom Works Ltd | 半導体装置 |
| JPH11111971A (ja) * | 1997-09-30 | 1999-04-23 | Nikon Corp | Ｍｏｓトランジスタ |
| JP2001217414A (ja) * | 2000-01-31 | 2001-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2003258249A (ja) * | 2002-03-05 | 2003-09-12 | Toshiba Corp | 半導体集積回路 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181694A (ja) * | 2010-03-01 | 2011-09-15 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| KR101516650B1 (ko) * | 2011-12-26 | 2015-05-04 | 미쓰비시덴키 가부시키가이샤 | 반도체 소자 |
| JP2017084934A (ja) * | 2015-10-27 | 2017-05-18 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| JP2020155638A (ja) * | 2019-03-20 | 2020-09-24 | 株式会社日立製作所 | 半導体装置およびその製造方法、並びに、半導体装置を用いた圧力伝送器 |
| JP7122993B2 (ja) | 2019-03-20 | 2022-08-22 | 株式会社日立製作所 | 半導体装置およびその製造方法、並びに、半導体装置を用いた圧力伝送器 |
| JP2021034446A (ja) * | 2019-08-20 | 2021-03-01 | ラピスセミコンダクタ株式会社 | 半導体装置及びトランジスタ |
| JP7252094B2 (ja) | 2019-08-20 | 2023-04-04 | ラピスセミコンダクタ株式会社 | 半導体装置及びトランジスタ |
| JP7443594B2 (ja) | 2019-08-20 | 2024-03-05 | ラピスセミコンダクタ株式会社 | 半導体装置及びトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US7528442B2 (en) | 2009-05-05 |
| CN100573872C (zh) | 2009-12-23 |
| TW200644248A (en) | 2006-12-16 |
| US20090203179A1 (en) | 2009-08-13 |
| US20060231916A1 (en) | 2006-10-19 |
| KR20060108493A (ko) | 2006-10-18 |
| JP4783050B2 (ja) | 2011-09-28 |
| CN1848437A (zh) | 2006-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4783050B2 (ja) | 半導体装置及びその製造方法 | |
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US6541328B2 (en) | Method of fabricating metal oxide semiconductor transistor with lightly doped impurity regions formed after removing spacers used for defining higher density impurity regions | |
| JP3506657B2 (ja) | Ｓｏｉ構造を有する半導体素子の製造方法 | |
| JP2004241755A (ja) | 半導体装置 | |
| JP5627165B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000196090A (ja) | ダブルゲ―ト構造を持つｓｏｉ素子及びその製造方法 | |
| JP2005136150A (ja) | 半導体装置及びその製造方法 | |
| JP2001156290A (ja) | 半導体装置 | |
| JP2007027622A (ja) | 半導体装置およびその製造方法 | |
| JP2010177292A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US5623154A (en) | Semiconductor device having triple diffusion | |
| WO2009139098A1 (ja) | 半導体装置とその製造方法 | |
| JP4610865B2 (ja) | 半導体装置及びその製造方法 | |
| KR100331844B1 (ko) | 씨모스소자 | |
| JP2730535B2 (ja) | 半導体装置の製造方法 | |
| JPH09135029A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JP2004235527A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| CN111354682B (zh) | 制造半导体器件的方法 | |
| KR100731092B1 (ko) | 고전압 반도체소자 및 그 제조방법 | |
| KR100311177B1 (ko) | 반도체장치의 제조방법 | |
| US8435844B2 (en) | Semiconductor device manufacturing method | |
| JPH10261795A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| KR100214491B1 (ko) | 반도체소자 및 그 제조방법 | |
| JPH06104429A (ja) | Ｍｏｓトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110629 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110708 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4783050 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |