JPH11111971A - Ｍｏｓトランジスタ - Google Patents
ＭｏｓトランジスタInfo
- Publication number
- JPH11111971A JPH11111971A JP9282758A JP28275897A JPH11111971A JP H11111971 A JPH11111971 A JP H11111971A JP 9282758 A JP9282758 A JP 9282758A JP 28275897 A JP28275897 A JP 28275897A JP H11111971 A JPH11111971 A JP H11111971A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffusion region
- mos transistor
- source
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 簡単な構造で電気的に高耐圧のＭＯＳトラン
ジスタを提供する。 【構成】 ＭＯＳトランジスタは、フィールド絶縁膜の
下に形成されたフィールド拡散領域（１）とソースおよ
びドレイン拡散領域（２）の少なくとも一方との間に形
成されかつソースまたはドレイン拡散領域の他方側まで
は連続して形成されていない低不純物濃度領域（６）を
具備する。これにより、フィールド拡散領域の濃度を下
げることなく、ソースおよびドレイン拡散領域と基板と
の間の耐圧を大きくすることができる。
ジスタを提供する。 【構成】 ＭＯＳトランジスタは、フィールド絶縁膜の
下に形成されたフィールド拡散領域（１）とソースおよ
びドレイン拡散領域（２）の少なくとも一方との間に形
成されかつソースまたはドレイン拡散領域の他方側まで
は連続して形成されていない低不純物濃度領域（６）を
具備する。これにより、フィールド拡散領域の濃度を下
げることなく、ソースおよびドレイン拡散領域と基板と
の間の耐圧を大きくすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳトランジス
タに関し、特に高電圧で用いられるＭＯＳトランジスタ
に関する。
タに関し、特に高電圧で用いられるＭＯＳトランジスタ
に関する。
【０００２】
【従来の技術】従来、ＭＯＳトランジスタは、一般的に
は、図７の模式的な平面図に示されるような構造を有し
ていた。図７に示される従来のＭＯＳトランジスタは、
分離領域１と、分離領域１に囲まれた能動領域（ａｃｔ
ｉｖｅ ａｒｅａ）において対向して形成されたソース
およびドレイン領域２と、ソースおよびドレイン領域２
の間に形成されたゲート電極３と、金属配線４と、金属
配線４をソースおよびドレイン領域２に電気的に接続す
るためのコンタクトホール５などから構成されている。
は、図７の模式的な平面図に示されるような構造を有し
ていた。図７に示される従来のＭＯＳトランジスタは、
分離領域１と、分離領域１に囲まれた能動領域（ａｃｔ
ｉｖｅ ａｒｅａ）において対向して形成されたソース
およびドレイン領域２と、ソースおよびドレイン領域２
の間に形成されたゲート電極３と、金属配線４と、金属
配線４をソースおよびドレイン領域２に電気的に接続す
るためのコンタクトホール５などから構成されている。
【０００３】図８は、図７に示されるＭＯＳトランジス
タのＸ−Ｘ′面の断面図である。分離領域１は、シリコ
ン基板１０上にＬＯＣＯＳ法などで形成されたフィール
ド絶縁膜と呼ばれる厚いシリコン酸化膜１３と、シリコ
ン酸化膜１３の下に形成された、シリコン基板１０と同
じ導電型の不純物が比較的高濃度に拡散されたフィール
ドドープ層１１（例えば１０１７ｃｍ−３のオーダーの
不純物濃度を有する）とから構成されている。ソースお
よびドレイン領域２は、能動領域でかつシリコン基板１
０上に形成された比較的薄いシリコン酸化膜１８の下に
形成された、シリコン基板１０とは逆の導電型の不純物
が比較的高濃度に拡散された拡散層１２（例えば１０
１９〜１０２０ｃｍ−３のオーダーの不純物濃度を有す
る）から構成されている。拡散層１２上のシリコン酸化
膜１８にはコンタクトホールが形成されており、金属配
線４を構成する金属層１４がコンタクトホールを通して
拡散層１２と電気的に接続されている。
タのＸ−Ｘ′面の断面図である。分離領域１は、シリコ
ン基板１０上にＬＯＣＯＳ法などで形成されたフィール
ド絶縁膜と呼ばれる厚いシリコン酸化膜１３と、シリコ
ン酸化膜１３の下に形成された、シリコン基板１０と同
じ導電型の不純物が比較的高濃度に拡散されたフィール
ドドープ層１１（例えば１０１７ｃｍ−３のオーダーの
不純物濃度を有する）とから構成されている。ソースお
よびドレイン領域２は、能動領域でかつシリコン基板１
０上に形成された比較的薄いシリコン酸化膜１８の下に
形成された、シリコン基板１０とは逆の導電型の不純物
が比較的高濃度に拡散された拡散層１２（例えば１０
１９〜１０２０ｃｍ−３のオーダーの不純物濃度を有す
る）から構成されている。拡散層１２上のシリコン酸化
膜１８にはコンタクトホールが形成されており、金属配
線４を構成する金属層１４がコンタクトホールを通して
拡散層１２と電気的に接続されている。
【０００４】図９は、図７に示されるＭＯＳトランジス
タのＹ−Ｙ′面の断面図である。ＭＯＳトランジスタの
チャネル領域は、ゲート電極１５と、ゲート電極１５の
下の比較的薄いシリコン酸化膜からなるゲート絶縁膜１
９と、チャネル１６とから構成されている。チャネル１
６は、ＭＯＳトランジスタのしきい値電圧Ｖｔｈをコン
トロールするために不純物の注入により形成される場合
が多いが、不純物の注入を行わない場合もある。
タのＹ−Ｙ′面の断面図である。ＭＯＳトランジスタの
チャネル領域は、ゲート電極１５と、ゲート電極１５の
下の比較的薄いシリコン酸化膜からなるゲート絶縁膜１
９と、チャネル１６とから構成されている。チャネル１
６は、ＭＯＳトランジスタのしきい値電圧Ｖｔｈをコン
トロールするために不純物の注入により形成される場合
が多いが、不純物の注入を行わない場合もある。
【０００５】また、拡散層１２は例えば、能動領域でか
つ基板１０上に形成された比較的薄いシリコン酸化膜上
にゲート電極１５を形成し、そのゲート電極１５をマス
クとして比較的薄いシリコン酸化膜を通してイオンを注
入することにより形成される。この場合、拡散層１２上
のシリコン酸化膜１８とゲート絶縁膜１９は同じ膜厚の
シリコン酸化膜となるが、場合によっては拡散層１２上
のシリコン酸化膜１８とゲート絶縁膜１９の厚みが異な
るよう構成されることもある。
つ基板１０上に形成された比較的薄いシリコン酸化膜上
にゲート電極１５を形成し、そのゲート電極１５をマス
クとして比較的薄いシリコン酸化膜を通してイオンを注
入することにより形成される。この場合、拡散層１２上
のシリコン酸化膜１８とゲート絶縁膜１９は同じ膜厚の
シリコン酸化膜となるが、場合によっては拡散層１２上
のシリコン酸化膜１８とゲート絶縁膜１９の厚みが異な
るよう構成されることもある。
【０００６】このような構成のＭＯＳトランジスタは、
主にロジック回路において用いられ、５Ｖの電源電圧で
使用されてきた。一方、ＮＭＯＳトランジスタとＰＭＯ
Ｓトランジスタで構成されるＣＭＯＳ回路は、消費電力
が小さいという利点のため、ロジック回路以外のアナロ
グ回路に用いられることも増えてきた。例えば、ＣＣＤ
駆動用ＩＣとしてＣＭＯＳ回路が使用されてきている。
主にロジック回路において用いられ、５Ｖの電源電圧で
使用されてきた。一方、ＮＭＯＳトランジスタとＰＭＯ
Ｓトランジスタで構成されるＣＭＯＳ回路は、消費電力
が小さいという利点のため、ロジック回路以外のアナロ
グ回路に用いられることも増えてきた。例えば、ＣＣＤ
駆動用ＩＣとしてＣＭＯＳ回路が使用されてきている。
【０００７】
【発明が解決しようとする課題】しかしながら、ＣＣＤ
の駆動用ＩＣとしては１５Ｖ程度の電圧が必要な場合が
あり、この場合は、電源電圧を５Ｖとして設計されてい
る従来のロジック回路用のＭＯＳトランジスタをそのま
ま使用することはできない。
の駆動用ＩＣとしては１５Ｖ程度の電圧が必要な場合が
あり、この場合は、電源電圧を５Ｖとして設計されてい
る従来のロジック回路用のＭＯＳトランジスタをそのま
ま使用することはできない。
【０００８】図７、８および９に示されるような従来の
ＭＯＳトランジスタの構造では、ソースまたはドレイン
領域と基板との電気的な耐圧は、図８に示される拡散層
１２とフィールドドープ層１１との間のＰＮ接合耐圧に
より決まってしまう。ＰＮ接合耐圧は、Ｐ型不純物とＮ
型不純物のうち低濃度の側の拡散濃度がより低いほど高
くなる傾向にある。一般的には拡散層１２よりもフィー
ルドドープ層１１の方が低濃度であるので、フィールド
ドープ層１１の不純物濃度がより低いほどＭＯＳトラン
ジスタの耐圧を高くすることができる。しかしながら、
フィールドドープ層１１の不純物濃度を下げると、フィ
ールド部分に生じる寄生ＭＯＳトランジスタ、いわゆる
フィールドＭＯＳのしきい値電圧Ｖｔｈが下がってしま
い、本来電気的に分離されていなければならない個々の
ＭＯＳトランジスタ間にリーク電流が流れ、電気的な分
離が不十分となるという不都合が発生してしまう。この
ため、従来の構造のＭＯＳトランジスタを高電圧回路で
用いることはできなかった。
ＭＯＳトランジスタの構造では、ソースまたはドレイン
領域と基板との電気的な耐圧は、図８に示される拡散層
１２とフィールドドープ層１１との間のＰＮ接合耐圧に
より決まってしまう。ＰＮ接合耐圧は、Ｐ型不純物とＮ
型不純物のうち低濃度の側の拡散濃度がより低いほど高
くなる傾向にある。一般的には拡散層１２よりもフィー
ルドドープ層１１の方が低濃度であるので、フィールド
ドープ層１１の不純物濃度がより低いほどＭＯＳトラン
ジスタの耐圧を高くすることができる。しかしながら、
フィールドドープ層１１の不純物濃度を下げると、フィ
ールド部分に生じる寄生ＭＯＳトランジスタ、いわゆる
フィールドＭＯＳのしきい値電圧Ｖｔｈが下がってしま
い、本来電気的に分離されていなければならない個々の
ＭＯＳトランジスタ間にリーク電流が流れ、電気的な分
離が不十分となるという不都合が発生してしまう。この
ため、従来の構造のＭＯＳトランジスタを高電圧回路で
用いることはできなかった。
【０００９】本発明の目的は、このような従来のＭＯＳ
トランジスタの問題点に鑑み、簡単な構造で電気的に高
耐圧のＭＯＳトランジスタを提供することである。
トランジスタの問題点に鑑み、簡単な構造で電気的に高
耐圧のＭＯＳトランジスタを提供することである。
【００１０】本発明の他の目的は、簡単な構造で電気的
に高耐圧で、更に、寄生ＭＯＳトランジスタによるリー
ク電流を抑制できるＭＯＳトランジスタを提供すること
である。
に高耐圧で、更に、寄生ＭＯＳトランジスタによるリー
ク電流を抑制できるＭＯＳトランジスタを提供すること
である。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係わるＭＯＳトランジスタでは、第１導電
型の半導体基板と、前記半導体基板上の第１の領域に形
成された絶縁膜と、前記半導体基板上でかつ前記第１の
領域を囲む第２の領域に形成されたフィールド絶縁膜
と、前記フィールド絶縁膜の下に形成された第１導電型
のフィールド拡散領域と、前記第１の領域に形成された
絶縁膜の少なくとも一部分下に形成された前記第１導電
型とは逆の第２導電型のソース拡散領域およびドレイン
拡散領域と、前記第１の領域に形成された絶縁膜の少な
くとも一部分上に形成されたゲート電極と、前記ソース
拡散領域およびドレイン拡散領域の間でかつ前記ゲート
電極下において前記第１の領域に形成された絶縁膜と前
記半導体基板の界面に形成されたチャネル領域と、前記
ソース拡散領域およびドレイン拡散領域の少なくとも一
方と前記フィールド拡散領域とが接しないよう前記ソー
ス拡散領域およびドレイン拡散領域の少なくとも一方と
前記フィールド拡散領域との間に形成されかつ前記チャ
ネル領域に沿って前記ソース拡散領域またはドレイン拡
散領域の他方側までは連続して形成されていない第１導
電型の低不純物濃度領域とを備えている。このような構
成により、簡単な構造で電気的に高耐圧のＭＯＳトラン
ジスタを提供することができる。
め、本発明に係わるＭＯＳトランジスタでは、第１導電
型の半導体基板と、前記半導体基板上の第１の領域に形
成された絶縁膜と、前記半導体基板上でかつ前記第１の
領域を囲む第２の領域に形成されたフィールド絶縁膜
と、前記フィールド絶縁膜の下に形成された第１導電型
のフィールド拡散領域と、前記第１の領域に形成された
絶縁膜の少なくとも一部分下に形成された前記第１導電
型とは逆の第２導電型のソース拡散領域およびドレイン
拡散領域と、前記第１の領域に形成された絶縁膜の少な
くとも一部分上に形成されたゲート電極と、前記ソース
拡散領域およびドレイン拡散領域の間でかつ前記ゲート
電極下において前記第１の領域に形成された絶縁膜と前
記半導体基板の界面に形成されたチャネル領域と、前記
ソース拡散領域およびドレイン拡散領域の少なくとも一
方と前記フィールド拡散領域とが接しないよう前記ソー
ス拡散領域およびドレイン拡散領域の少なくとも一方と
前記フィールド拡散領域との間に形成されかつ前記チャ
ネル領域に沿って前記ソース拡散領域またはドレイン拡
散領域の他方側までは連続して形成されていない第１導
電型の低不純物濃度領域とを備えている。このような構
成により、簡単な構造で電気的に高耐圧のＭＯＳトラン
ジスタを提供することができる。
【００１２】またこの場合、前記低不純物濃度領域の不
純物濃度が前記ソース拡散領域、前記ドレイン拡散領
域、および前記フィールド拡散領域の不純物濃度よりも
低濃度であるよう構成することもできる。これによっ
て、フィールドドープ拡散領域の不純物濃度を下げるこ
となく、ソースおよびドレイン領域と基板との間の電気
的な耐圧を大きくすることができ、高耐圧でかつ寄生Ｍ
ＯＳトランジスタによるリーク電流を的確に抑制できる
ＭＯＳトランジスタを提供することができる。
純物濃度が前記ソース拡散領域、前記ドレイン拡散領
域、および前記フィールド拡散領域の不純物濃度よりも
低濃度であるよう構成することもできる。これによっ
て、フィールドドープ拡散領域の不純物濃度を下げるこ
となく、ソースおよびドレイン領域と基板との間の電気
的な耐圧を大きくすることができ、高耐圧でかつ寄生Ｍ
ＯＳトランジスタによるリーク電流を的確に抑制できる
ＭＯＳトランジスタを提供することができる。
【００１３】また、前記低不純物濃度領域が前記半導体
基板の一部分からなるよう構成することもできる。これ
によって、構造をより単純にし、製造コストの増大を的
確に抑制することができる。
基板の一部分からなるよう構成することもできる。これ
によって、構造をより単純にし、製造コストの増大を的
確に抑制することができる。
【００１４】また、前記第１の領域に形成された絶縁膜
の下でかつ前記ソース拡散領域または前記ドレイン拡散
領域と隣接する領域にＬＤＤ領域を備えるよう構成する
こともできる。これによって、チャネル領域にかかる電
界強度の集中を的確に緩和することができる。
の下でかつ前記ソース拡散領域または前記ドレイン拡散
領域と隣接する領域にＬＤＤ領域を備えるよう構成する
こともできる。これによって、チャネル領域にかかる電
界強度の集中を的確に緩和することができる。
【００１５】また、前記低不純物濃度領域は、前記低不
純物濃度領域の幅と実質的に同じ距離だけ前記ソース拡
散領域またはドレイン拡散領域の一方の端部から前記チ
ャネル領域に沿って前記ソース拡散領域またはドレイン
拡散領域の他方側に向かって伸びているよう構成するこ
ともできる。これによって、ソース拡散領域またはドレ
イン拡散領域とフィールド拡散領域との間の電気的な耐
圧をより的確に確保することができる。
純物濃度領域の幅と実質的に同じ距離だけ前記ソース拡
散領域またはドレイン拡散領域の一方の端部から前記チ
ャネル領域に沿って前記ソース拡散領域またはドレイン
拡散領域の他方側に向かって伸びているよう構成するこ
ともできる。これによって、ソース拡散領域またはドレ
イン拡散領域とフィールド拡散領域との間の電気的な耐
圧をより的確に確保することができる。
【００１６】
【発明の実施の形態】以下、本発明に係るＭＯＳトラン
ジスタにつき図面を参照して説明する。図１は本発明の
一実施形態に係るＭＯＳトランジスタの模式的な平面
図、図２は図１のＭＯＳトランジスタのＸ−Ｘ′面の断
面図、図３は図１のＭＯＳトランジスタのＹ−Ｙ′面の
断面図である。
ジスタにつき図面を参照して説明する。図１は本発明の
一実施形態に係るＭＯＳトランジスタの模式的な平面
図、図２は図１のＭＯＳトランジスタのＸ−Ｘ′面の断
面図、図３は図１のＭＯＳトランジスタのＹ−Ｙ′面の
断面図である。
【００１７】本実施形態のＭＯＳトランジスタは、分離
領域１を構成するフィールドドープ層１１とソースおよ
びドレイン領域２を構成する拡散層１２との間に低不純
物濃度領域が設けられている以外は、図７、８、および
９に示される従来のＭＯＳトランジスタとほぼ同様の構
成を有する。
領域１を構成するフィールドドープ層１１とソースおよ
びドレイン領域２を構成する拡散層１２との間に低不純
物濃度領域が設けられている以外は、図７、８、および
９に示される従来のＭＯＳトランジスタとほぼ同様の構
成を有する。
【００１８】図２に示されるように、フィールドドープ
層１１と拡散層１２は互いに接しておらず、それらの間
には基板１０と同じ導電型の低不純物濃度領域１７が形
成されている。低不純物濃度領域とは、シリコン酸化膜
などの絶縁膜と基板１０との間に高濃度の不純物拡散領
域がない領域のことである。図２においては、低不純物
濃度領域１７は、例えば基板１０そのものの一部分であ
る。この低不純物濃度領域１７は、図１において領域６
として示される領域に形成されている。
層１１と拡散層１２は互いに接しておらず、それらの間
には基板１０と同じ導電型の低不純物濃度領域１７が形
成されている。低不純物濃度領域とは、シリコン酸化膜
などの絶縁膜と基板１０との間に高濃度の不純物拡散領
域がない領域のことである。図２においては、低不純物
濃度領域１７は、例えば基板１０そのものの一部分であ
る。この低不純物濃度領域１７は、図１において領域６
として示される領域に形成されている。
【００１９】従って、本実施形態のＭＯＳトランジスタ
において、ソースおよびドレインすなわち拡散層１２と
基板１０との間にできるＰＮ接合の低濃度側は、シリコ
ン基板そのものとなる。一般的に、シリコン基板にはか
なり低濃度のものが用いられるので、拡散層１２と基板
１０との間にできるＰＮ接合の耐圧はかなり高いものと
なる。例えば、シリコン基板の濃度が１×１０１５ｃｍ
−３程度であれば、このＰＮ接合の耐圧はおよそ２０Ｖ
以上とすることができる。フィールドドープ層１１と拡
散層１２の間に低不純物濃度領域を設けることによっ
て、フィールドドープ層１１の濃度を下げることなく、
ソースおよびドレインと基板との間の電気的な耐圧を大
きくすることができる。拡散層１２とフィールドドープ
層１１との間隔は十分広くする必要があるが、例えばこ
の場合であれば２μｍ程度以上であれば好ましい。
において、ソースおよびドレインすなわち拡散層１２と
基板１０との間にできるＰＮ接合の低濃度側は、シリコ
ン基板そのものとなる。一般的に、シリコン基板にはか
なり低濃度のものが用いられるので、拡散層１２と基板
１０との間にできるＰＮ接合の耐圧はかなり高いものと
なる。例えば、シリコン基板の濃度が１×１０１５ｃｍ
−３程度であれば、このＰＮ接合の耐圧はおよそ２０Ｖ
以上とすることができる。フィールドドープ層１１と拡
散層１２の間に低不純物濃度領域を設けることによっ
て、フィールドドープ層１１の濃度を下げることなく、
ソースおよびドレインと基板との間の電気的な耐圧を大
きくすることができる。拡散層１２とフィールドドープ
層１１との間隔は十分広くする必要があるが、例えばこ
の場合であれば２μｍ程度以上であれば好ましい。
【００２０】本実施形態のＭＯＳトランジスタでは、フ
ィールドドープ拡散を予めソースおよびドレイン領域か
ら後退させて、フィールドドープ層１１を拡散層１２に
対して間隔を空けて形成し、低不純物濃度領域を基板１
０そのものの一部分とする方法により低不純物濃度領域
を形成したが、それ以外にも、例えばフィールドドープ
拡散を従来通り行った後に低不純物濃度領域を形成すべ
き領域に逆型の不純物を注入するいわゆるカウンタード
ープなどの手法によって低不純物濃度領域を形成するこ
ともできる。
ィールドドープ拡散を予めソースおよびドレイン領域か
ら後退させて、フィールドドープ層１１を拡散層１２に
対して間隔を空けて形成し、低不純物濃度領域を基板１
０そのものの一部分とする方法により低不純物濃度領域
を形成したが、それ以外にも、例えばフィールドドープ
拡散を従来通り行った後に低不純物濃度領域を形成すべ
き領域に逆型の不純物を注入するいわゆるカウンタード
ープなどの手法によって低不純物濃度領域を形成するこ
ともできる。
【００２１】本実施形態のＭＯＳトランジスタにおける
低不純物濃度領域１７は、フィールドドープ層１１と拡
散層１２との間に形成されるが、ソースおよびドレイン
領域の他方側まで連続して形成されてはいない。すなわ
ち、図１に示されるように、低不純物濃度領域１７はＭ
ＯＳトランジスタあるいは能動領域を連続的に囲むよう
には設けられていない。このため、図３に示されるよう
に、ゲートの中央付近（Ｙ−Ｙ′面付近）では低不純物
濃度領域１７は形成されていない。
低不純物濃度領域１７は、フィールドドープ層１１と拡
散層１２との間に形成されるが、ソースおよびドレイン
領域の他方側まで連続して形成されてはいない。すなわ
ち、図１に示されるように、低不純物濃度領域１７はＭ
ＯＳトランジスタあるいは能動領域を連続的に囲むよう
には設けられていない。このため、図３に示されるよう
に、ゲートの中央付近（Ｙ−Ｙ′面付近）では低不純物
濃度領域１７は形成されていない。
【００２２】図５は本実施形態のＭＯＳトランジスタと
は異なり、比較例として、低不純物濃度領域をＭＯＳト
ランジスタを連続的に囲むように設けた場合の模式的な
平面図、図６は図５のＭＯＳトランジスタのＹ−Ｙ′面
の断面図である。この場合は、次のような不具合が生じ
てしまう。
は異なり、比較例として、低不純物濃度領域をＭＯＳト
ランジスタを連続的に囲むように設けた場合の模式的な
平面図、図６は図５のＭＯＳトランジスタのＹ−Ｙ′面
の断面図である。この場合は、次のような不具合が生じ
てしまう。
【００２３】図６に示されるように、ゲート電極１５下
の領域において、低不純物濃度領域１７が形成されてい
る。この部分は、フィールドドープ層のないフィールド
ＭＯＳとなっているので、かなり低い電圧、例えば２〜
３Ｖで低不純物濃度領域１７にチャネルが形成されてし
まう。従って、例えばゲート注入などでチャネル１６を
形成し、ＭＯＳトランジスタのしきい値電圧を例えば４
Ｖに制御したとしても、このＭＯＳトランジスタと並列
に形成されてしまうフィールドＭＯＳのしきい値電圧の
方が低くなり、ゲート電圧を４Ｖ以下にしてもソースと
ドレイン間に電流が流れてしまうことがある。
の領域において、低不純物濃度領域１７が形成されてい
る。この部分は、フィールドドープ層のないフィールド
ＭＯＳとなっているので、かなり低い電圧、例えば２〜
３Ｖで低不純物濃度領域１７にチャネルが形成されてし
まう。従って、例えばゲート注入などでチャネル１６を
形成し、ＭＯＳトランジスタのしきい値電圧を例えば４
Ｖに制御したとしても、このＭＯＳトランジスタと並列
に形成されてしまうフィールドＭＯＳのしきい値電圧の
方が低くなり、ゲート電圧を４Ｖ以下にしてもソースと
ドレイン間に電流が流れてしまうことがある。
【００２４】これに対して本実施形態のＭＯＳトランジ
スタにおいては、図１および３に示されるように、低不
純物濃度領域がゲート電極下の途中で途切れているの
で、前述のように低不純物濃度領域を通ってソースとド
レイン間にリーク電流が流れるのを防ぐことができる。
ソースおよびドレイン領域のそれぞれに対して形成され
た２つの低不純物濃度領域同士の間隔が１μｍ程度以上
空いていれば、ソースとドレイン間のリーク電流をより
的確に防止できるので好ましい。
スタにおいては、図１および３に示されるように、低不
純物濃度領域がゲート電極下の途中で途切れているの
で、前述のように低不純物濃度領域を通ってソースとド
レイン間にリーク電流が流れるのを防ぐことができる。
ソースおよびドレイン領域のそれぞれに対して形成され
た２つの低不純物濃度領域同士の間隔が１μｍ程度以上
空いていれば、ソースとドレイン間のリーク電流をより
的確に防止できるので好ましい。
【００２５】また、図１に示されるように、低不純物濃
度領域が途切れる位置Ａは、ソースやドレイン２の端部
Ｃから、低不純物濃度領域の幅すなわち位置Ｂから位置
Ｃまでの距離と実質的にほぼ同じ距離だけ離れているの
が好ましい。位置Ａが位置Ｃに近すぎると、位置Ａと位
置Ｃの間の耐圧が下がってしまう。また、位置Ａが位置
Ｃから遠すぎると、ＭＯＳトランジスタのチャネル長が
長くなり、抵抗が増加するという不都合が生じてしま
う。
度領域が途切れる位置Ａは、ソースやドレイン２の端部
Ｃから、低不純物濃度領域の幅すなわち位置Ｂから位置
Ｃまでの距離と実質的にほぼ同じ距離だけ離れているの
が好ましい。位置Ａが位置Ｃに近すぎると、位置Ａと位
置Ｃの間の耐圧が下がってしまう。また、位置Ａが位置
Ｃから遠すぎると、ＭＯＳトランジスタのチャネル長が
長くなり、抵抗が増加するという不都合が生じてしま
う。
【００２６】低不純物濃度領域は、図１に示されるよう
にソースおよびドレイン拡散領域の両方の側に設けても
よいが、予めどちらか一方が高電圧側に接続され他方が
低電圧側に接続されることが決められている場合であれ
ば、絶対値の大きい電圧が印加される側に接続される拡
散領域側にだけ低不純物濃度領域を設けても有効であ
る。
にソースおよびドレイン拡散領域の両方の側に設けても
よいが、予めどちらか一方が高電圧側に接続され他方が
低電圧側に接続されることが決められている場合であれ
ば、絶対値の大きい電圧が印加される側に接続される拡
散領域側にだけ低不純物濃度領域を設けても有効であ
る。
【００２７】図４は本発明の他の実施形態に係るＭＯＳ
トランジスタの模式的な平面図である。ソースおよびド
レイン領域２と隣接する領域に、ソースおよびドレイン
領域よりも低濃度のいわゆるＬＤＤ（ｌｉｇｈｔｌｙ
ｄｏｐｅｄ ｄｒａｉｎ）領域２０が形成されている以
外は、図１のＭＯＳトランジスタとほぼ同様の構成を有
する。
トランジスタの模式的な平面図である。ソースおよびド
レイン領域２と隣接する領域に、ソースおよびドレイン
領域よりも低濃度のいわゆるＬＤＤ（ｌｉｇｈｔｌｙ
ｄｏｐｅｄ ｄｒａｉｎ）領域２０が形成されている以
外は、図１のＭＯＳトランジスタとほぼ同様の構成を有
する。
【００２８】ＬＤＤ領域２０は、通常ドレイン側にだけ
形成すればよいが、ソースおよびドレイン領域２をそれ
ぞれどちら側にして使用するか予め決まっていないＭＯ
Ｓトランジスタの場合は、ソースまたはドレイン領域と
なるべき２つの拡散層のそれぞれにその隣接した領域に
ＬＤＤ領域２０を設ければよい。ＬＤＤ領域２０を設け
ることによって、チャネルにかかる電界強度の集中を緩
和することができる。
形成すればよいが、ソースおよびドレイン領域２をそれ
ぞれどちら側にして使用するか予め決まっていないＭＯ
Ｓトランジスタの場合は、ソースまたはドレイン領域と
なるべき２つの拡散層のそれぞれにその隣接した領域に
ＬＤＤ領域２０を設ければよい。ＬＤＤ領域２０を設け
ることによって、チャネルにかかる電界強度の集中を緩
和することができる。
【００２９】この実施形態のように、ＬＤＤ領域２０を
設けた場合も、低不純物濃度領域が途切れる位置Ａは、
ＬＤＤ領域２０の端部ではなくソースやドレイン拡散領
域２の端部Ｃから、低不純物濃度領域の幅（すなわち位
置Ｂから位置Ｃまでの距離）と実質的にほぼ同じ距離だ
け離れているのが好ましい。
設けた場合も、低不純物濃度領域が途切れる位置Ａは、
ＬＤＤ領域２０の端部ではなくソースやドレイン拡散領
域２の端部Ｃから、低不純物濃度領域の幅（すなわち位
置Ｂから位置Ｃまでの距離）と実質的にほぼ同じ距離だ
け離れているのが好ましい。
【００３０】具体的な実施形態をあげたが、本発明は、
ソース拡散領域およびドレイン拡散領域の少なくとも一
方とフィールド拡散領域との間に低不純物濃度領域を設
け、かつこの低不純物濃度領域がＭＯＳトランジスタを
連続的に囲まないような構成であればよく、前述の実施
形態には限定されない。また、Ｐ型およびＮ型のどちら
のＭＯＳトランジスタにも適用できる。
ソース拡散領域およびドレイン拡散領域の少なくとも一
方とフィールド拡散領域との間に低不純物濃度領域を設
け、かつこの低不純物濃度領域がＭＯＳトランジスタを
連続的に囲まないような構成であればよく、前述の実施
形態には限定されない。また、Ｐ型およびＮ型のどちら
のＭＯＳトランジスタにも適用できる。
【００３１】
【発明の効果】以上のように、本発明のＭＯＳトランジ
スタによれば、簡単な構造で電気的に高耐圧のＭＯＳト
ランジスタを実現することができる。
スタによれば、簡単な構造で電気的に高耐圧のＭＯＳト
ランジスタを実現することができる。
【００３２】すなわち、フィールドドープ層とソースお
よびドレイン領域の間に低不純物濃度領域を設けている
ので、フィールドドープ層の濃度を下げることなく、ソ
ースおよびドレイン領域と基板との間の電気的な耐圧を
大きくすることができる。このため、高耐圧でかつ寄生
ＭＯＳトランジスタによるリーク電流を抑制できるＭＯ
Ｓトランジスタが提供される。構造が単純なので、製造
コストの増大も防ぐことができる。
よびドレイン領域の間に低不純物濃度領域を設けている
ので、フィールドドープ層の濃度を下げることなく、ソ
ースおよびドレイン領域と基板との間の電気的な耐圧を
大きくすることができる。このため、高耐圧でかつ寄生
ＭＯＳトランジスタによるリーク電流を抑制できるＭＯ
Ｓトランジスタが提供される。構造が単純なので、製造
コストの増大も防ぐことができる。
【図１】本発明の一実施形態に係るＭＯＳトランジスタ
の模式的な平面図である。
の模式的な平面図である。
【図２】図１のＭＯＳトランジスタのＸ−Ｘ′面の断面
図である。
図である。
【図３】図１のＭＯＳトランジスタのＹ−Ｙ′面の断面
図である。
図である。
【図４】本発明の他の実施形態に係るＭＯＳトランジス
タの模式的な平面図である。
タの模式的な平面図である。
【図５】低不純物濃度領域をＭＯＳトランジスタを囲む
ように設けた比較例の模式的な平面図である。
ように設けた比較例の模式的な平面図である。
【図６】図５のＭＯＳトランジスタのＹ−Ｙ′面の断面
図である。
図である。
【図７】従来のＭＯＳトランジスタの模式的な平面図で
ある。
ある。
【図８】図７のＭＯＳトランジスタのＸ−Ｘ′面の断面
図である。
図である。
【図９】図７のＭＯＳトランジスタのＹ−Ｙ′面の断面
図である。
図である。
１ 分離領域 ２ ソースおよびドレイン領域 ３ ゲート電極 ４ 金属配線 ５ コンタクトホール ６ 低不純物濃度領域形成領域 １０ シリコン基板 １１ フィールドドープ層 １２ 拡散層 １３ シリコン酸化膜 １４ 金属層 １５ ゲート電極 １６ チャネル １７ 低不純物濃度領域 １８ シリコン酸化膜 １９ ゲート絶縁膜 ２０ ＬＤＤ領域
Claims (5)
- 【請求項１】 第１導電型の半導体基板と、 前記半導体基板上の第１の領域に形成された絶縁膜と、 前記半導体基板上でかつ前記第１の領域を囲む第２の領
域に形成されたフィールド絶縁膜と、 前記フィールド絶縁膜の下に形成された第１導電型のフ
ィールド拡散領域と、 前記第１の領域に形成された絶縁膜の少なくとも一部分
下に形成された前記第１導電型とは逆の第２導電型のソ
ース拡散領域およびドレイン拡散領域と、 前記第１の領域に形成された絶縁膜の少なくとも一部分
上に形成されたゲート電極と、 前記ソース拡散領域およびドレイン拡散領域の間でかつ
前記ゲート電極下において前記第１の領域に形成された
絶縁膜と前記半導体基板の界面に形成されたチャネル領
域と、 前記ソース拡散領域およびドレイン拡散領域の少なくと
も一方と前記フィールド拡散領域とが接しないよう前記
ソース拡散領域およびドレイン拡散領域の少なくとも一
方と前記フィールド拡散領域との間に形成され、かつ前
記チャネル領域に沿って前記ソース拡散領域またはドレ
イン拡散領域の他方側までは連続して形成されていない
第１導電型の低不純物濃度領域と、 を具備することを特徴とするＭＯＳトランジスタ。 - 【請求項２】 前記低不純物濃度領域の不純物濃度が前
記ソース拡散領域、前記ドレイン拡散領域、および前記
フィールド拡散領域の不純物濃度よりも低濃度であるこ
とを特徴とする請求項１に記載のＭＯＳトランジスタ。 - 【請求項３】 前記低不純物濃度領域が前記半導体基板
の一部分からなることを特徴とする請求項１に記載のＭ
ＯＳトランジスタ。 - 【請求項４】 前記第１の領域に形成された絶縁膜の下
でかつ前記ソース拡散領域または前記ドレイン拡散領域
と隣接する領域にＬＤＤ領域を具備することを特徴とす
る請求項１に記載のＭＯＳトランジスタ。 - 【請求項５】 前記低不純物濃度領域は、前記低不純物
濃度領域の幅と実質的に同じ距離だけ前記ソース拡散領
域またはドレイン拡散領域の一方の端部から前記チャネ
ル領域に沿って前記ソース拡散領域またはドレイン拡散
領域の他方側に向かって伸びていることを特徴とする請
求項１または４のいずれかに記載のＭＯＳトランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9282758A JPH11111971A (ja) | 1997-09-30 | 1997-09-30 | Ｍｏｓトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9282758A JPH11111971A (ja) | 1997-09-30 | 1997-09-30 | Ｍｏｓトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111971A true JPH11111971A (ja) | 1999-04-23 |
Family
ID=17656689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9282758A Pending JPH11111971A (ja) | 1997-09-30 | 1997-09-30 | Ｍｏｓトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111971A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295008A (ja) * | 2005-04-13 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
1997
- 1997-09-30 JP JP9282758A patent/JPH11111971A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295008A (ja) * | 2005-04-13 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5172654B2 (ja) | 半導体装置 | |
| JP3608456B2 (ja) | Ｓｏｉ構造のｍｉｓ電界効果トランジスタの製造方法 | |
| US6713794B2 (en) | Lateral semiconductor device | |
| US6570229B1 (en) | Semiconductor device | |
| JPH08139319A (ja) | 半導体装置およびその製造方法 | |
| JPH0324791B2 (ja) | ||
| US20050006701A1 (en) | High voltage metal-oxide semiconductor device | |
| US7173308B2 (en) | Lateral short-channel DMOS, method for manufacturing same and semiconductor device | |
| JPH0715006A (ja) | 集積化構体保護装置 | |
| JP2002536833A (ja) | 電流リミッタを備えたダイナミックしきい値電圧ｍｏｓトランジスタ、およびその製造方法 | |
| JP2000332247A (ja) | 半導体装置 | |
| US5969923A (en) | Electrostatic protection structure for MOS circuits | |
| US20170317208A1 (en) | High-voltage semiconductor device and method for manufacturing the same | |
| JPS6119164A (ja) | 相補型集積回路とその製造方法 | |
| JP3400301B2 (ja) | 高耐圧半導体装置 | |
| JPH0786580A (ja) | 高耐圧半導体装置 | |
| JP3230184B2 (ja) | 半導体装置の製造方法 | |
| JPS63244874A (ja) | 入力保護回路 | |
| JP2825038B2 (ja) | 半導体装置 | |
| JPH0241910B2 (ja) | ||
| JPH11111971A (ja) | Ｍｏｓトランジスタ | |
| KR20040081048A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3592734B2 (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JPH0837299A (ja) | 半導体集積回路の保護回路 | |
| JP3821799B2 (ja) | 閾値制御装置およびその動作方法 |