JP3821799B2 - 閾値制御装置およびその動作方法 - Google Patents
閾値制御装置およびその動作方法 Download PDFInfo
- Publication number
- JP3821799B2 JP3821799B2 JP2003175104A JP2003175104A JP3821799B2 JP 3821799 B2 JP3821799 B2 JP 3821799B2 JP 2003175104 A JP2003175104 A JP 2003175104A JP 2003175104 A JP2003175104 A JP 2003175104A JP 3821799 B2 JP3821799 B2 JP 3821799B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- well
- layer
- semiconductor substrate
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、半導体集積回路を構成する絶縁ゲート電界効果トランジスタ(MISFET)における閾値制御装置およびその動作方法に関する。
【0002】
【従来の技術】
従来のMISFETの閾値制御装置は、図11に示すように、例えば、P導電型の半導体基板701上に形成したNウェル702、Nウェル702内に形成したPウェル703、Pウェル703に形成したPウェル用P型拡散層704、Pウェル703内に形成したNチャネル(ch)型MOSトランジスタで構成される。ここで、Nch型MOSトランジスタは、上記Pウェル703内に形成されたソース用N型拡散層705、ドレイン用N型拡散層706、これ等に挟まれたゲート絶縁膜707、ゲート電極708で構成されている。そして、Pウェル用P型拡散層704にPウェル電圧Vsubnを印加し、上記Nch型MOSトランジスタの閾値を制御する。同様にして、Nウェル702に形成したNウェル用N型拡散層709にNウェル電圧Vsubpを印加し、Nウェル702内に形成したPch型MOSトランジスタの閾値を制御する。ここで、Pch型MOSトランジスタは、上記Nウェル702内に形成されたソース用P型拡散層710、ドレイン用P拡散層711、これ等に挟まれたゲート絶縁膜712、ゲート電極713で構成されている。なお、ソース用N型拡散層705(ソース用P型拡散層710)にソース電圧Vsn(Vsp)が、ドレイン用N型拡散層706(ドレイン用P拡散層711)にドレイン電圧Vdn(Vdp)が、そしてゲート電極708(713)にゲート電圧Vgn(Vgp)がそれぞれ印加される。
【0003】
この閾値制御装置の動作は、Nch型MOSトランジスタの場合、その導通状態の時、すなわちゲート電極708のゲート電圧Vgnがアクティブ状態の時、Pウェル電圧Vsubnを上昇させることによりソース用N型拡散層705とPウェル703との間の閾値を下げ、スイッチング動作を速くする。
【0004】
他方、Pch型MOSトランジスタの場合、その導通状態の時、すなわちゲート電極713のゲート電圧Vgpがアクティブ状態の時、Nウェル電圧Vsubpを降下させることによりソース用P型拡散層710とNウェル702との間の閾値を下げ、スイッチング動作を速くする。
【0005】
この技術について調査をしたが、電界集中による劣化を防止するために酸化膜耐圧を高める方法(例えば特許文献1参照)程度の文献しか存在を確認できなかった。
【0006】
【特許文献1】
特開平2−14529号公報
【0007】
【発明が解決しようとする課題】
しかしながら、従来のMISFETの閾値制御装置においては、Nch型MOSトランジスタの場合、第1に、Pウェル用P型拡散層704にかかるPウェル電圧Vsubnを降下させることによりゲート電極708−Pウェル703間の電位差が広がり、ゲート絶縁膜707の絶縁耐圧の劣化が起こり易くなる。第2に、Pウェル電圧Vsubnとソース電圧Vsnが異なる電源から供給されるために、片方のみにサージが侵入してきた場合、Pウェル703とソース用N型拡散層705間の電位差上昇を招き、Nウェル702をコレクタ領域、Pウェル703をベース領域、ソース用N型拡散層705をエミッタ領域とする寄生NPNバイポーラトランジスタが作動し易くなり、いわゆるラッチアップ耐圧が低下する。第3に、Pウェル用P型拡散層704に接続する電極とソース用N型拡散層705に接続する電極を共通化できず、それぞれの独立した電極配線が必要となり半導体チップの面積が増大するという問題があった。
【0008】
同様に、Pch型MOSトランジスタの場合、第1に、Nウェル用N型拡散層709にかかるNウェル電圧Vsubpを上昇することによりゲート電極713−Nウェル702間の電位差が広がり、ゲート絶縁膜712の絶縁耐圧の劣化が起こり易くなる。第2に、Nウェル電圧Vsubpとソース電圧Vspが異なる電源から供給されるために、片方のみにサージが侵入してきた場合、Nウェル702とソース用P型拡散層710間の電位差上昇を招き、Pウェル703をコレクタ領域、Nウェル702をベース領域、ソース用P型拡散層710をエミッタ領域とする寄生PNPバイポーラトランジスタが作動し易くなり、いわゆるラッチアップ耐圧が低下する。第3に、Nウェル用N型拡散層702に接続する電極とソース用P型拡散層710に接続する電極を共通化できず、それぞれの独立した電極配線が必要となり半導体チップの面積が増大するという問題があった。
【0009】
本発明は、前記実情に鑑みてなされたもので、半導体集積回路に用いられるMISFETの閾値制御による高速化において、ゲート絶縁膜の絶縁耐圧の劣化を防止し、動作時のサージから生じるラッチアップ耐性の低下を防止し、更には半導体集積回路の高密度化を可能にすることのできる閾値制御装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の閾値制御装置は、半導体基板上のMISFETの閾値を調整する閾値制御装置であって、前記MISFETのソース電極と、前記MISFETの形成された前記半導体基板とを同電位とし、前記半導体基板へのキャリア注入あるいは前記半導体基板からのキャリア吸引によって前記MISFETの導通状態にその閾値を減少させ前記MISFETの非導通状態にその閾値を増大させるキャリア注入/吸引手段を具備した構成を有している。ここで、前記MISFETが前記半導体基板上に形成したウェル層に設けられてもよい。
【0011】
この構成により、MISFETのソース電圧と半導体基板の電圧、あるいはソース電圧とウェル電圧を同じにして動作させるため、上述した従来の閾値制御装置と異なり、ゲート電極と半導体基板あるいはウェル層間の電位差は大きくならず、ゲート絶縁膜の絶縁耐圧の劣化は防止される。また、従来の技術で説明したような寄生バイポーラ動作は生じなくなりラッチアップ耐圧が大幅に向上する。また、MISFETのスイッチング特性の高速化を可能にする。更に、半導体基板あるいはウェル層とMISFETのソース拡散層とを結線し共通配線に接続することが可能になる。従って、上記共通配線により、半導体集積回路の高密度化が容易になる。
【0012】
そして、前記キャリア注入/吸引手段は、前記半導体基板表面あるいは前記ウェル層表面に積層したキャリア導電層/キャリア絶縁層の構造を含んで成るか、あるいは、前記キャリア注入/吸引手段は、前記ウェル層の底部の少なくとも一部あるいは側部の少なくとも一部に設けられたキャリア導電層/キャリア絶縁層の積層構造を含んで成る。ここで、前記半導体基板、絶縁分離層、キャリア導電層、キャリア絶縁層、ウェル層の順に積層した構造になっている。
【0013】
この閾値制御装置において、上記キャリア導電層は半導体基板あるいはウェル層へのキャリア供給源として機能し、キャリア絶縁層はウェル層とキャリア導電層間でのキャリアバリアとして機能する。このような構成では、従来の技術のような電圧Vsubn(p)を半導体基板あるいはウェル層に特別に印加する必要はなくなり、上述のようにMISFETのソース電圧と半導体基板の電圧、あるいはソース電圧とウェル電圧を同じにすることができるようになる。
【0014】
そして、本発明の閾値制御装置では、前記半導体基板の不純物濃度が前記キャリア絶縁層との界面領域で高くなる、あるいは、前記ウェル層の不純物濃度が前記キャリア絶縁層との界面領域で高くなっている。
【0015】
この構成により、キャリア導電層にキャリア注入/吸引のための電圧を印加するとき、半導体基板あるいはウェル層との界面領域での空乏層形成が抑制され、キャリア絶縁層に高い電界が生じるようになるために、キャリア注入/吸引が効率的にできるようになる。
【0016】
また、本発明の閾値制御装置では、前記MISFETがNチャネル型MISFETであり、前記キャリア導電層がP+ 型多結晶シリコンを含んで成り、前記キャリア絶縁層が窒化シリコンあるいは酸窒化シリコンを含んで成る。あるいは、前記MISFETがPチャネル型MISFETであり、前記キャリア導電層がN+ 型多結晶シリコンを含んで成り、前記キャリア絶縁層が酸化シリコンを含んで成る。
【0017】
このようなキャリア導電層の構成により、更にキャリア注入/吸引が効率的になる。また、上記のキャリア絶縁層の構成により、キャリアの注入/吸引時で生じ易いキャリア絶縁層の疲労/劣化が小さく抑えられるようになる。
【0018】
本発明の閾値制御装置の動作方法は、前記Nチャネル型MISFETが導通状態では、前記半導体基板あるいは前記ウェル層よりも高い電圧を前記キャリア導電層に印加し、前記キャリア絶縁層を通して、前記キャリア導電層から前記半導体基板あるいは前記ウェル層に正孔を注入し、前記Nチャネル型MISFETが非導通状態では、前記半導体基板あるいは前記ウェル層よりも低い電圧を前記キャリア導電層に印加し、前記キャリア絶縁層を通して、前記半導体基板あるいは前記ウェル層から前記キャリア導電層に正孔を吸引する。
【0019】
また、本発明の閾値制御装置の動作方法は、前記Pチャネル型MISFETが導通状態では、前記半導体基板あるいは前記ウェル層よりも低い電圧を前記キャリア導電層に印加し、前記キャリア絶縁層を通して、前記キャリア導電層から前記半導体基板あるいは前記ウェル層に電子を注入し、前記Pチャネル型MISFETが非導通状態では、前記半導体基板あるいは前記ウェル層よりも高い電圧を前記キャリア導電層に印加し、前記キャリア絶縁層を通して、前記半導体基板あるいは前記ウェル層から前記キャリア導電層に電子を吸引する。
【0020】
この動作方法により、MISFETのスイッチング特性の高速化、半導体集積回路のスタンバイ時のリーク電流の低減を可能にすると共に、ゲート絶縁膜の絶縁耐圧の劣化防止による絶縁耐性の向上、CMOS回路のサージラッチアップ耐性の向上、更には半導体集積回路の高密度化を容易にする。
【0021】
【発明の実施の形態】
以下、本発明の実施形態の閾値制御装置およびその動作方法について、図面を用いて説明する。
本発明の第1の実施形態の閾値制御装置の断面図を図1に示す。これはNch型MOSトランジスタの場合の閾値制御装置である。図1において、閾値制御装置は、半導体基板101とPウェル102との間に設けられたキャリア導電層であるキャリア調整用導電層103と、キャリア調整用導電層103および上記Pウェル102間で行われる正孔の注入あるいは吸引を調整する、Pウェル102とキャリア調整用導電層103との間に設けられた、キャリア絶縁層であるキャリア調整用絶縁層104と、上記キャリア調整用導電層103と半導体基板101との間に設けられた絶縁分離層105とを有する構成である。すなわち、MISFETの周囲を囲むように、キャリア調整用絶縁層104、さらにその外側にキャリア調整用導電層103、絶縁分離層105が順次形成されている。ここで、半導体基板101がシリコン基板では、キャリア調整用導電層103はP+型の多結晶シリコン膜で構成し、キャリア調整用絶縁層104は膜厚2nm〜5nmの窒化シリコン膜あるいは酸窒化シリコン膜で構成する。ここで、Pウェル102とキャリア調整用絶縁層104の間に0.2nm厚の酸化シリコン膜を形成するとよい。また、絶縁分離層105は膜厚50nm程度の酸化シリコン膜で構成する。このような閾値制御装置の基本構造においては、キャリア導電層であるキャリア調整用導電層103にキャリア調整電圧Vqnに2種類の電圧が印加され、Pウェル102は後述するPウェル用P型拡散層106を通してソース電圧Vsnに固定される。
【0022】
そして、上記Pウェル102内には閾値制御されるNch型MOSトランジスタが形成される。すなわち、Pウェル102にPウェル用P型拡散層106が形成され、ソース用N型拡散層107とドレイン用N型拡散層108間の領域にゲート絶縁膜109、ゲート電極110が形成されている。上記ゲート絶縁膜109は酸化シリコン膜、金属酸化膜あるいは金属シリケート誘電体膜等で構成され、ゲート電極110は高融点金属のポリサイド膜、ポリメタル膜等で構成される。そして、Pウェル用P型拡散層106とソース用N型拡散層107の共通結線を行い、Pウェル102とソース用N型拡散層107にソース電圧Vsnが、ドレイン用N型拡散層108にドレイン電圧Vdnが、そしてゲート電極110にゲート電圧Vgnがそれぞれ印加される。
【0023】
以上のように構成された閾値制御装置について、図2と図3を用いてその動作を説明する。図2は、本発明の動作時での印加電圧のタイミングチャートであり、図3は正孔注入/吸引時でのバンドダイヤグラムである。
【0024】
図2に示すように、Pウェル102のPウェル電圧をソース電圧Vsn=0Vに固定する。そして、ゲート電圧Vgn=0VとしNch型MOSトランジスタが非導通状態の場合には、上述のキャリア調整用導電層103に印加するキャリア調整電圧Vqn=−5〜−10Vと負電圧にし、上記Pウェル102のPウェル電圧よりも低電圧にすることで、Pウェル102に存在する正孔をキャリア調整用導電層103側に吸引しPウェル102内の正孔濃度を下げる。この様子を図3(a)で説明すると、キャリア調整用導電層103の電子エネルギーはPウェル102のそれよりも高くなり、キャリア絶縁層であるキャリア調整用絶縁層104に1〜5×107V/cm程度の高電界が生じる。この高電界により、Pウェル102内の正孔をキャリア調整用導電層103側に吸引させる。これにより、ソース用N型拡散層107とPウェル102との接合面における電位障壁が高くなりNch型MOSトランジスタの閾値が上がり、その動作のサブスレショールド域での電子の拡散電流が減少する。
【0025】
これに対して、図2に示すようにNch型MOSトランジスタの動作電圧、例えばゲート電圧Vgn=2〜3VとしNch型MOSトランジスタが導通状態の場合には、上述キャリア調整電圧Vqn=5〜10V程度にすることで、キャリア調整用導電層103よりPウェル102に正孔を注入しキャリア濃度を上げる。この様子を図3(b)で説明すると、今度はPウェル102の電子エネルギーがキャリア調整用導電層103のそれよりも高くなり、キャリア調整用絶縁層104にかかる4×107 V/cm程度の高電界により、Pウェル102内に正孔が注入される。これにより、ソース用N型拡散層107とPウェル102との接合面における電位障壁を下げ、Nch型MOSトランジスタの閾値を下げてスイッチング速度を速くする。
【0026】
このような本発明の第1の実施形態の閾値制御装置によれば、Nch型MOSトランジスタを形成するPウェルに接する領域にキャリア絶縁層であるキャリア調整用絶縁層とキャリア導電層であるキャリア調整用導電層とを設け、Pウェルの正孔の注入/吸引を通して、Nch型MOSトランジスタの閾値を自在に調整・制御することができ、Nch型MOSトランジスタの非導通状態の時にはリーク電流を低減して低消費電力化し、導通状態の時には動作の高速化が可能になる。そして、上記閾値制御装置によれば、Pウェル102とソース用N型拡散層107は共通結線しソース電圧Vsn=0Vに固定するために、ゲート電極110−Pウェル102間の電位差は余り大きくならず、ゲート絶縁膜の絶縁耐圧の劣化は防止される。また、Pウェル102は、キャリア調整用絶縁層104で囲われているために、従来の技術で説明したような寄生バイポーラ動作は全く生じなくなりラッチアップ耐圧を大幅に向上させるようになる。更に、Pウェル用P型拡散層106に接続する電極とソース用N型拡散層107に接続する電極を共通化し1つの配線にできるために、半導体集積回路の高密度化が容易になる。本発明の閾値制御装置では、上記キャリア導電層はキャリア供給源として機能し、キャリア絶縁層はウェル層とキャリア導電層間でのキャリアバリアとして機能している。このような機能は、特に言及しなくても以下の全ての実施形態で同じである。
【0027】
上記の実施形態では、正孔の注入/吸引を行うキャリア調整用導電層103とキャリア調整用絶縁層104をPウェルの底面全域および側面全域に形成していた。本発明はこれに限定するものではなく、積層するキャリア調整用導電層とキャリア調整用絶縁層をPウェルの底面の一部あるいは側面の一部に形成してもよい。また、上記の実施形態では、キャリア調整用絶縁層に接するPウェル層を高濃度領域にするのがのぞましい。このようにすると正孔の注入が効率的になる。これは、図3(b)で説明したところで、キャリア調整電圧Vqnに正電圧が印加される時に、Pウェル102とキャリア調整用絶縁層104の界面領域でのバンドベンディングが小さくなり、キャリア調整用絶縁層104に高電界が形成でき易くなるからである。なお、上記実施形態では正孔の注入/吸引について説明しているが、逆に正孔の注入に対して電子の吸引を行い、正孔の吸引に対して電子の注入を行っても同様になることに触れておく。
【0028】
次に、本発明の第2の実施形態の閾値制御装置の断面図を図4に示す。これは、Pch型MOSトランジスタの場合の閾値制御装置である。図4において、閾値制御装置は、半導体基板201とNウェル202との間に設けられたキャリア調整用導電層203と、キャリア調整用導電層203および上記Nウェル202間で行われる電子の注入あるいは吸引を調整する、Nウェル202とキャリア調整用導電層203と間に設けられたキャリア調整用絶縁層204と、上記キャリア調整用導電層203と半導体基板201との間に設けられた絶縁分離層205とを有する構成である。ここで、キャリア調整用絶縁層204と接する領域のNウェル202の不純物濃度を高くし、Nウェル高濃度領域202aを形成する。そして、半導体基板201がシリコン基板では、キャリア調整用導電層203はN+ 型の多結晶シリコン膜で構成し、キャリア調整用絶縁層204は膜厚3nm〜6nmの酸化シリコン膜で構成する。なお、絶縁分離層205は膜厚50nm程度の酸化シリコン膜で構成する。これがPch型MOSトランジスタに適用する閾値制御装置の基本構造である。この場合も、キャリア調整用導電層203に調整電圧Vqpに2種類の電圧が印加され、Nウェル202は後述するNウェル用N型拡散層206を通してソース電圧Vspに固定される。
【0029】
そして、上記Nウェル202内には閾値制御されるPch型MOSトランジスタが形成される。すなわち、Nウェル202にNウェル用N型拡散層206が形成され、ソース用P型拡散層207とドレイン用P拡散層208間の領域にゲート絶縁膜209、ゲート電極210が形成される。ここで、Nウェル用N型拡散層206とソース用P型拡散層207の共通結線を行い、Nウェル202とソース用P型拡散層207にソース電圧Vspが、ドレイン用P型拡散層208にドレイン電圧Vdpが、そしてゲート電極210にゲート電圧Vgpがそれぞれ印加される。
【0030】
以上のように構成された閾値制御装置について、図5と図6を用いてその動作を説明する。図5は、この実施形態の場合の印加電圧のタイミングチャートであり、図6は電子注入/吸引時でのバンドダイヤグラムである。
【0031】
図5に示すように、Nウェル202のNウェル電圧はソース用P型拡散層207と共に、Pch型MOSトランジスタの動作電圧、例えばソース電圧Vsp=2〜3Vの正電圧に固定する。そして、ゲート電圧Vgp=2〜3Vの正電圧となりPch型MOSトランジスタが非導通状態の場合には、上述のキャリア調整用導電層203に印加するキャリア調整電圧Vqp=5〜10Vにし、上記Nウェル202のNウェル電圧より高電圧にすることで、Nウェル202の電子を吸引しNウェル202の電子濃度を下げる。この様子を図6R>6(a)で説明すると、キャリア調整用導電層203の電子エネルギーはNウェル202のそれよりも低くなり、キャリア調整用絶縁層204に2×107V/cm程度の高電界が生じる。この高電界により、Nウェル202内の電子はキャリア調整用導電層203側に吸引させる。これにより、ソース用P型拡散層207とNウェル202との接合面における電位障壁を高くすることで、Pch型MOSトランジスタの閾値を上げその動作のサブスレショールド域での正孔の拡散電流を減少させる。
【0032】
これに対して、図5に示すようにゲート電圧Vgp=0VとなりPch型MOSトランジスタが導通状態の場合には、上述キャリア調整電圧Vqp=−5V程度の負電圧とし上記Nウェル202のNウェル電圧すなわちVsp=2〜3Vより低電圧にすることで、キャリア調整用導電層203よりNウェル202に電子を注入しNウェル202の電子濃度を上げる。この様子を図6(b)で説明すると、今度はNウェル202の電子エネルギーがキャリア調整用導電層203のそれよりも低くなり、キャリア調整用絶縁層204にかかる2×107 V/cm程度の高電界により、Nウェル202内に電子が注入される。これにより、ソース用P型拡散層207とNウェル202との接合面における電位障壁を下げ、Pch型MOSトランジスタの閾値を下げてスイッチング速度を速くする。
【0033】
このような本発明の第2の実施形態の閾値制御装置によれば、Pch型MOSトランジスタを形成するNウェル202に接する領域にキャリア調整用絶縁層204とキャリア調整用導電層203とを設け、Nウェルの電子の注入/吸引を通して、Pch型MOSトランジスタの閾値を自在に調整・制御することができ、Pch型MOSトランジスタの非導通状態の時にはリーク電流を低減して低消費電力化し、導通状態の時には動作の高速化が可能になる。そして、上記閾値制御装置によれば、Nウェル202とソース用N型拡散層207は共通結線しソース電圧Vsn=0Vに固定するために、ゲート電極210−Nウェル202間の電位差は余り大きくならず、ゲート絶縁膜の絶縁耐圧の劣化は防止される。また、Nウェル202は、キャリア調整用絶縁層204で囲われているために、従来の技術で説明したような寄生バイポーラ動作は全く生じなくなりラッチアップ耐圧を大幅に向上させるようになる。更に、Nウェル用N型拡散層206に接続する電極とソース用N型拡散層207に接続する電極を共通化し1つの配線にできるために、半導体集積回路の高密度化が容易になる。
【0034】
上記の実施形態では、電子の注入/吸引を行うキャリア調整用導電層203とキャリア調整用絶縁層204をNウェル202の底面全域および側面全域に形成していた。本発明では、これに限定するものではなく、積層するキャリア調整用導電層とキャリア調整用絶縁層をNウェル202の底面の一部あるいは側面の一部に形成してもよい。なお、上記実施形態では電子の注入/吸引について説明しているが、その正反対の正孔の吸引/注入で行っても同様になることに触れておく。
【0035】
次に、本発明の第3の実施形態の閾値制御装置の断面図を図7に示す。これは、Nch型MOSトランジスタの場合の閾値制御装置である。第1、第2の実施形態と異なり、この場合の特徴は、図7において、キャリア絶縁層であるキャリア調整用絶縁層303とキャリア導電層であるキャリア調整用電極304とをPウェル302の上面に有する構成にある。図に示すように、N導電型の半導体基板301上にPウェル302が形成され、このPウェル302のNch型MOSトランジスタを形成しない表面上に、キャリア調整用絶縁層303を介してキャリア調整用電極304が備えられ、キャリア調整用電極304およびPウェル302間で正孔の注入あるいは吸引を行うようにする。ここで、キャリア調整用絶縁層303直下にPウェル高濃度領域302aを設けている。なお、キャリア調整用電極304と半導体基板301との間には第1層間絶縁膜305を設け絶縁分離するようにする。そして、第1の実施形態と同様に、半導体基板301がシリコン基板では、キャリア調整用電極304はP+ 型の多結晶シリコン膜、あるいはP+ 型の多結晶シリコンと高融点金属シリサイドの積層するポリサイド膜で構成し、キャリア調整用絶縁層304は膜厚2nm〜5nmの窒化シリコン膜または酸窒化シリコン膜で構成する。あるいは、上記Pウェル高濃度領域302aとキャリア調整用絶縁層304の間に0.2nm程度の酸化シリコン膜を形成する。このような閾値制御装置の基本構造において、Pウェル302は後述のPウェル用P型拡散層を通して後述のソース電圧Vsnに固定される。
【0036】
そして、上記Pウェル302内には閾値制御されるNch型MOSトランジスタが形成される。すなわち、Pウェル302にPウェル用P型拡散層306が形成され、コンタクトプラグ307を通してソース/ウェル共用配線308に接続される。同様に、ソース用N型拡散層309もコンタクトプラグ307を通してソース/ウェル共用配線308に接続され、ドレイン用N型拡散層310がコンタクトプラグを通してドレイン用配線311に接続される。そして、ソース用N型拡散層308とドレイン用N型拡散層310間の領域にゲート絶縁膜312、ゲート電極313が形成され、ゲート電極313はコンタクトプラグを通してゲート用配線314に接続される。更には、全面を被覆する第2層間絶縁膜315が形成される。ここで、ソース/ウェル共用配線308にはソース電圧Vsnが、ドレイン用配線311にはドレイン電圧Vdnが、そしてゲート用配線314にはゲート電圧Vgnがそれぞれ印加される。
【0037】
以上のように構成された閾値制御装置について、その動作は、第1の実施形態で図2と図3を用いて説明した動作と同じである。この実施形態の閾値制御装置は、第1および第2の実施形態の場合よりもその製造方法が簡便であり、従来の半導体集積回路の製造方法と全く同様にして形成できるようになる。また、Pウェル用P型拡散層306とソース用N型拡散層309とを一部で重ねて形成し電極を共通化し1つの配線にするために、キャリア調整用絶縁層303とキャリア調整用電極304とをPウェル302の上面に有する構成となるこの実施形態であっても半導体集積回路の高密度化が損なわれることはない。そして、第1および第2の実施形態で説明したのと全く同様の効果が生じるようになる。
【0038】
次に、本発明の第4の実施形態の閾値制御装置の断面図を図8に示す。これは、Pch型MOSトランジスタの場合の閾値制御装置である。この場合も第3の実施形態と同様に、その特徴は、上述したキャリア調整用絶縁層とキャリア調整用電極とをNウェルの上面に有する構成である。図8において、P導電型の半導体基板401上にNウェル402が形成され、Pch型MOSトランジスタが形成されない上記Nウェル402の表面上に、キャリア調整用絶縁層403を介してキャリア調整用電極404が備えられ、キャリア調整用電極404およびPウェル402間で電子の注入あるいは吸引を行うようにする。ここで、キャリア調整用絶縁層403直下にNウェル高濃度領域402aを設ける。なお、キャリア調整用電極404と半導体基板401との間には第1層間絶縁膜405を設け絶縁分離するようにする。そして、第2の実施形態と同様に、半導体基板401がシリコン基板では、キャリア調整用電極404はN+ 型の多結晶シリコン膜、あるいはN+ 型の多結晶シリコンと高融点金属シリサイドの積層するポリサイド膜で構成し、キャリア調整用絶縁層404は膜厚4nm〜6nmの酸化シリコン膜で構成する。このような閾値制御装置の基本構造においては、Nウェル402は後述のNウェル用N型拡散層を通して後述のソース電圧Vspに固定される。
【0039】
そして、上記Nウェル402内には閾値制御されるPch型MOSトランジスタが形成される。すなわち、Nウェル402にNウェル用N型拡散層406が形成され、コンタクトプラグ407を通してソース/ウェル共用配線408に接続される。同様に、ソース用P型拡散層409がコンタクトプラグ407を通してソース/ウェル共用配線408に接続され、ドレイン用P拡散層410がコンタクトプラグを通してドレイン用配線411に接続される。そして、ソース用P型拡散層409とドレイン用P拡散層410間の領域にゲート絶縁膜412、ゲート電極413が形成され、ゲート電極413はコンタクトプラグを通してゲート用配線414に接続される。更には、全面を被覆する第2層間絶縁膜415が形成される。ここで、ソース/ウェル共用配線408にはソース電圧Vspが、ドレイン用配線411にはドレイン電圧Vdpが、そしてゲート用配線414にはゲート電圧Vgpがそれぞれ印加される。
【0040】
以上のように構成された閾値制御装置について、その動作は、第2の実施形態で図5と図6を用いて説明した動作と同じである。この実施形態の閾値制御装置も、第3の実施形態で説明したように従来の半導体集積回路の製造方法と全く同様にして形成できる。また、NウェルN型拡散層406とソース用P型拡散層409とを一部で重ねて形成し電極を共通化し1つの配線にするために、キャリア調整用絶縁層403とキャリア調整用電極404とをNウェル402の上面に有する構成となるこの実施形態であっても半導体集積回路の高密度化が損なわれることはない。そして、この場合も第1および第2の実施形態で説明したのと全く同様の効果が生じるようになる。
【0041】
次に、本発明の第5の実施形態の閾値制御装置の断面図を図9に示す。これはCMOSトランジスタの場合の閾値制御装置であり、第1および第2の実施形態を併せた構造を有する構成である。以下、簡単に説明する。図9において、半導体基板501とPウェル502との間にキャリア調整用導電層503が備えられ、キャリア調整用導電層503およびPウェル502間で正孔の注入あるいは吸引を行うようにするキャリア調整用絶縁層504が上記キャリア調整用導電層503とPウェル502間に備えられている。ここで、キャリア調整用絶縁層504と接する領域のPウェル502の不純物濃度を高くし、Pウェル高濃度領域502aが形成される。そして、上記キャリア調整用導電層503と半導体基板501との間には絶縁分離層505が設けられている。
【0042】
そして、上記Pウェル502内には閾値制御されるNch型MOSトランジスタが形成される。すなわち、Pウェル502にPウェル用P型拡散層506が形成され、ソース用N型拡散層507とドレイン用N型拡散層508間の領域にゲート絶縁膜509、ゲート電極510が形成されている。ここで、Pウェル用P型拡散層506とソース用N型拡散層507にソース電圧Vsnが、ドレイン用N型拡散層508にドレイン電圧Vdnが、そしてゲート電極510にゲート電圧Vgnがそれぞれ印加される。
【0043】
同様に、半導体基板501とNウェル511との間にキャリア調整用導電層512が備えられ、キャリア調整用導電層512およびNウェル511間で電子の注入あるいは吸引を行うようにするキャリア調整用絶縁層513が上記キャリア調整用導電層512とNウェル511間に備えられる。ここで、キャリア調整用絶縁層513と接する領域のNウェル511の不純物濃度を高くし、Nウェル高濃度領域511aが形成される。そして、上記キャリア調整用導電層512と半導体基板501との間には絶縁分離層505が設けられている。
【0044】
そして、上記Nウェル511内には閾値制御されるPch型MOSトランジスタが形成される。すなわち、Nウェル511にNウェル用N型拡散層514が形成され、ソース用P型拡散層515とドレイン用P拡散層516間の領域にゲート絶縁膜517、ゲート電極518が形成され、Nウェル用N型拡散層514とソース用P型拡散層515にソース電圧Vspが、ドレイン用P型拡散層516にドレイン電圧Vdpが、そしてゲート電極518にゲート電圧Vgpがそれぞれ印加される。
【0045】
第5の実施形態に基づいてCMOS回路を形成すれば、半導体集積回路のスイッチング時の高速動作およびスタンバイ時の低消費電力化が可能になり、且つ、第1,2の実施形態で説明したゲート絶縁膜の絶縁耐圧の劣化防止、半導体集積回路の高密度化および半導体チップの面積低減化が容易になる。また、キャリア調整用絶縁層504,513あるいは絶縁分離層505のために、CMOS回路特有のサージラッチアップは皆無になる。
【0046】
次に、本発明の第6の実施形態の閾値制御装置の断面図を図10に示す。これもCMOSトランジスタの場合の閾値制御装置であり、第3および第4の実施形態を併せた構造を有する構成である。以下、簡単に説明する。P- 導電型の半導体基板601上にPウェル602が形成され、このPウェル602のNch型MOSトランジスタが形成されない表面上に、キャリア調整用絶縁層603を介してキャリア調整用電極604が備えられ、キャリア調整用電極604およびPウェル602間で正孔の注入あるいは吸引を行うようにする。ここで、キャリア調整用絶縁層603と接する領域のPウェル602の不純物濃度を高くしてもよい。なお、キャリア調整用電極604と半導体基板601との間には第1層間絶縁膜605を設け絶縁分離するようにする。
【0047】
そして、Pウェル602内に閾値制御されるNch型MOSトランジスタが形成される。すなわち、Pウェル602にPウェル用P型拡散層606が形成され、コンタクトプラグ607を通してソース/ウェル共用配線608に接続される。同様に、ソース用N型拡散層609がコンタクトプラグ607を通してソース/ウェル共用配線608に接続され、ドレイン用N型拡散層610がコンタクトプラグを通してドレイン用配線611に接続される。そして、ソース用N型拡散層608とドレイン用N型拡散層610間の領域にゲート絶縁膜612、ゲート電極613が形成され、ゲート電極613はコンタクトプラグを通してゲート用配線614に接続される。ここで、ソース/ウェル共用配線608にはソース電圧Vsnが、ドレイン用配線611にはドレイン電圧Vdnが、そしてゲート用配線614にはゲート電圧Vgnがそれぞれ印加される。
【0048】
同様に、P- 導電型の半導体基板601上にNウェル615が形成され、このNウェル615のPch型MOSトランジスタが形成されない表面上に、キャリア調整用絶縁層616を介してキャリア調整用電極617が備えられ、キャリア調整用電極617およびNウェル615間で電子の注入あるいは吸引を行うようにする。ここで、キャリア調整用絶縁層616と接する領域のNウェル615の不純物濃度を高くしてもよい。
【0049】
そして、Nウェル615内には閾値制御されるPch型MOSトランジスタが形成される。すなわち、Nウェル615にNウェル用N型拡散層618が形成され、コンタクトプラグ619を通してソース/ウェル共用配線620に接続される。同様に、ソース用P型拡散層621がコンタクトプラグ619を通してソース/ウェル共用配線620に接続され、ドレイン用P拡散層622がコンタクトプラグを通してドレイン用配線623に接続される。そして、ソース用P型拡散層621とドレイン用P拡散層622間の領域にゲート絶縁膜624、ゲート電極625が形成され、ゲート電極625はコンタクトプラグを通してゲート用配線626に接続される。更には、全面を被覆する第2層間絶縁膜627が形成される。ここで、ソース/ウェル共用配線620にはソース電圧Vspが、ドレイン用配線623にはドレイン電圧Vdpが、そしてゲート用配線626にはゲート電圧Vgpがそれぞれ印加される。
【0050】
第6の実施形態に基づいてCMOS回路を形成すれば、半導体集積回路のスイッチング時の高速動作およびスタンバイ時の低消費電力化が可能になり、ソース/ウェル共用電極の設置による素子面積増大の低減が容易で、半導体集積回路の高密度化および半導体チップの面積低減化が可能になる。そして、第3,4の実施形態に基づくゲート絶縁膜の絶縁耐圧の劣化防止が可能であり、CMOS回路特有のサージラッチアップも大幅に低減する。
【0051】
上述したように、本発明の閾値制御装置では、キャリア導電層はキャリア供給源として機能し、キャリア絶縁層はウェルとキャリア導電層間でのキャリアバリアとして機能している。上記の実施形態では、キャリア導電層であるキャリア調整用導電層103,203,503,512、あるいはキャリア調整用電極304,404,604,617を多結晶シリコンで構成した場合について説明したが、その他の導電体材料たとえば高融点金属あるいはそのシリサイドについても同様に実施可能である。そして、キャリア絶縁層であるキャリア調整用絶縁層104,204,303,403,504,513,603,616として酸化タンタル膜、酸化ハフニウム膜等の金属酸化膜を用いても同様に実施可能である。
【0052】
また、本発明は、上記の実施形態に限定されず、本発明の技術思想の範囲内において、実施形態は適宜に変更されうる。例えば、上記半導体基板としてSOI(Silicon on Insulator)基板を用いてもよい。このような基板の場合には、上記の実施形態において、必ずしもPウェル、Nウェルを形成する必要はない。更には、半導体基板として化合物半導体基板を用いてもよい。このような場合には、キャリア絶縁層の代わりに基板よりもバンド幅の広い半導体膜を用いてもよいし、金属とのショットキー接合層を用いてもよい。これらもキャリア絶縁層と同様にキャリアバリアとして機能するからである。
【0053】
【発明の効果】
以上のように本発明は、半導体基板へのキャリア注入あるいは半導体基板からのキャリア吸引によって、半導体基板上のMISFETの導通状態にその閾値を減少させ、上記MISFETの非導通状態にその閾値を増大させるキャリア注入/吸引手段を設けることにより、MISFETのスイッチング特性の高速化を可能にすると共に、MISFETのゲート絶縁膜の絶縁耐性の向上、CMOS回路のサージラッチアップ耐性の向上、更には半導体集積回路の高密度化を可能にするという効果を有する閾値制御装置を提供することができるものである。
【図面の簡単な説明】
【図1】本発明の第1の実施形態における閾値制御装置の断面図
【図2】本発明の第1の実施形態における閾値制御装置の動作説明のタイミングチャート図
【図3】(a)本発明の第1の実施形態における正孔吸引動作でのバンドダイヤグラム
(b)本発明の第1の実施形態における正孔注入動作でのバンドダイヤグラム
【図4】本発明の第2の実施形態における閾値制御装置の断面図
【図5】本発明の第2の実施形態における閾値制御装置の動作説明のタイミングチャート図
【図6】(a)本発明の第2の実施形態における電子吸引動作でのバンドダイヤグラム
(b)本発明の第2の実施形態における電子注入動作でのバンドダイヤグラム
【図7】本発明の第3の実施形態における閾値制御装置の断面図
【図8】本発明の第4の実施形態における閾値制御装置の断面図
【図9】本発明の第5の実施形態における閾値制御装置の断面図
【図10】本発明の第6の実施形態における閾値制御装置の断面図
【図11】従来の閾値制御装置の断面図
【符号の説明】
101,201,301,401,501,601 半導体基板
102,302,502,602 Pウェル
103,203,503,512 キャリア調整用導電層
104,204,303,403 キャリア調整用絶縁層
105,205,505 絶縁分離層
106,306,506,606 Pウェル用P型拡散層
107,309,507,609 ソース用N型拡散層
108,310,508,610 ドレイン用N型拡散層
109,209,312,412 ゲート絶縁膜
110,210,313,413 ゲート電極
202,402,511,615 Nウェル
202a,402a,511a Nウェル高濃度領域
206,406,514,618 Nウェル用N型拡散層
207,409,515,621 ソース用P型拡散層
208,410,516,622 ドレイン用P型拡散層
302a,502a Pウェル高濃度領域
304,404,604,617 キャリア調整用電極
307,407,607 コンタクトプラグ
308,408,608,620 ソース/ウェル共用配線
311,411,611,623 ドレイン用配線
314,414,614,626 ゲート用配線
504,513,603,616 キャリア調整用絶縁層
509,517,612,624 ゲート絶縁膜
510,518,613,625 ゲート電極
Vqn、Vqp キャリア調整電圧
Vsn、Vsp ソース電圧
Vgn、Vgp ゲート電圧
Vdn、Vdp ドレイン電圧
Claims (8)
- 半導体基板上の絶縁ゲート電界効果トランジスタ(MISFET)の閾値を調整する閾値制御装置であって、
前記MISFETのソース電極と、前記MISFETの形成された、前記半導体基板あるいは前記半導体基板上に形成したウェル層表面とを同電位とし、
前記半導体基板あるいは前記ウェルへのキャリア注入あるいは前記半導体基板あるいは前記ウェルからのキャリア吸引によって前記MISFETの導通状態にその閾値を減少させ前記MISFETの非導通状態にその閾値を増大させるキャリア注入/吸引手段を備える閾値制御装置において、
前記キャリア注入/吸引手段は、前記半導体基板表面あるいは前記ウェル層表面に積層したキャリア導電層/キャリア絶縁層の構造を含むことを特徴とする閾値制御装置。 - 半導体基板上に形成されたウェル内に形成され、絶縁ゲート電界効果トランジスタ(MISFET)の閾値を調整する閾値制御装置であって、
前記MISFETのソース電極と、前記MISFETの形成された前記半導体基板表面とを同電位とし、
前記ウェルへのキャリア注入あるいは前記ウェルからのキャリア吸引によって前記MISFETの導通状態にその閾値を減少させ前記MISFETの非導通状態にその閾値を増大させるキャリア注入/吸引手段を備える閾値制御装置において、
前記キャリア注入/吸引手段は、前記半導体基板上に形成したウェル層の底部の少なくとも一部あるいは側部の少なくとも一部に設けられたキャリア導電層/キャリア絶縁層の積層構造を含むことを特徴とする閾値制御装置。 - 請求項2記載の閾値制御装置であって、
前記半導体基板、絶縁分離層、キャリア導電層、キャリア絶縁層、ウェル層の順に積層した構造になっていることを特徴とする閾値制御装置。 - 請求項1乃至2のいずれか1項記載の閾値制御装置であって、前記半導体基板の不純物濃度が前記キャリア絶縁層との界面領域で高く、あるいは、前記ウェル層の不純物濃度が前記キャリア絶縁層との界面領域で高くなっていることを特徴とする閾値制御装置。
- 請求項1乃至4のいずれか1項記載の閾値制御装置であって、前記MISFETがNチャネル型MISFETであり、前記キャリア導電層がP+型多結晶シリコンを含んで成り
、前記キャリア絶縁層が窒化シリコンあるいは酸窒化シリコンを含んで成ることを特徴とする閾値制御装置。 - 請求項1乃至4のいずれか1項記載の閾値制御装置であって、前記MISFETがPチャネル型MISFETであり、前記キャリア導電層がN+型多結晶シリコンを含んで成り
、前記キャリア絶縁層が酸化シリコンを含んで成ることを特徴とする閾値制御装置。 - 請求項5に記載の閾値制御装置の動作方法であって、
前記Nチャネル型MISFETが導通状態では、前記半導体基板あるいは前記ウェル層よりも高い電圧を前記キャリア導電層に印加し、前記キャリア絶縁層を通して、前記キャリア導電層から前記半導体基板あるいは前記ウェル層に正孔を注入し、前記Nチャネル型MISFETが非導通状態では、前記半導体基板あるいは前記ウェル層よりも低い電圧を前記キャリア導電層に印加し、前記キャリア絶縁層を通して、前記半導体基板あるいは前記ウェル層から前記キャリア導電層に正孔を吸引することを特徴とする閾値制御装置の動作方法。 - 請求項6に記載の閾値制御装置の動作方法であって、
前記Pチャネル型MISFETが導通状態では、前記半導体基板あるいは前記ウェル層よりも低い電圧を前記キャリア導電層に印加し、前記キャリア絶縁層を通して、前記キャリア導電層から前記半導体基板あるいは前記ウェル層に電子を注入し、前記Pチャネル型MISFETが非導通状態では、前記半導体基板あるいは前記ウェル層よりも高い電圧を前記キャリア導電層に印加し、前記キャリア絶縁層を通して、前記半導体基板あるいは前記ウェル層から前記キャリア導電層に電子を吸引することを特徴とする閾値制御装置の動作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003175104A JP3821799B2 (ja) | 2003-06-19 | 2003-06-19 | 閾値制御装置およびその動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003175104A JP3821799B2 (ja) | 2003-06-19 | 2003-06-19 | 閾値制御装置およびその動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005012018A JP2005012018A (ja) | 2005-01-13 |
JP3821799B2 true JP3821799B2 (ja) | 2006-09-13 |
Family
ID=34098402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003175104A Expired - Fee Related JP3821799B2 (ja) | 2003-06-19 | 2003-06-19 | 閾値制御装置およびその動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3821799B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9379028B2 (en) * | 2009-11-16 | 2016-06-28 | Globalfoundries Inc. | SOI CMOS structure having programmable floating backplate |
-
2003
- 2003-06-19 JP JP2003175104A patent/JP3821799B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005012018A (ja) | 2005-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100712461B1 (ko) | 반도체장치및그제조방법 | |
JP4664631B2 (ja) | 半導体装置及びその製造方法 | |
US6713794B2 (en) | Lateral semiconductor device | |
US6674130B2 (en) | High performance PD SOI tunneling-biased MOSFET | |
KR100656973B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6958519B2 (en) | Methods of forming field effect transistors and field effect transistor circuitry | |
JPH10163342A (ja) | 半導体装置 | |
JPH1022462A (ja) | 半導体装置及びその製造方法 | |
JPH08330444A (ja) | グラウンドポテンシャルに接続されていないソース又はドレーンを有するHVp−チャンネル及びn−チャンネルデバイスを含む薄いエピタキシャルRESURF集積回路 | |
KR20010090598A (ko) | 드레인 확장 영역을 갖는 횡형 박막 실리콘 온절연체(soi) pmos 디바이스 | |
JPH08139319A (ja) | 半導体装置およびその製造方法 | |
JP2822961B2 (ja) | 半導体装置 | |
US20200006489A1 (en) | MOSFET Having Drain Region Formed Between Two Gate Electrodes with Body Contact Region and Source Region Formed in a Double Well Region | |
US20060033128A1 (en) | Logic switch and circuits utilizing the switch | |
JP2002170952A (ja) | フィールドmosトランジスタおよびそれを含む半導体集積回路 | |
JP3821799B2 (ja) | 閾値制御装置およびその動作方法 | |
JP2825038B2 (ja) | 半導体装置 | |
US6734500B2 (en) | Semiconductor devices including a bi-polar transistor and a field effect transistor | |
US20060208316A1 (en) | High performance tunneling-biased MOSFET and a process for its manufacture | |
JP4193604B2 (ja) | 半導体装置およびその製造方法 | |
JP4542736B2 (ja) | 半導体装置 | |
JP3191285B2 (ja) | 半導体装置及びその製造方法 | |
US20020113266A1 (en) | Semiconductor devices and methods for manufacturing the same | |
US20020153575A1 (en) | Semiconductor devices and methods for manufacturing the same | |
JP2000077539A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060301 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060325 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060620 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |