TW201342477A

TW201342477A - 半導體元件之製作方法

Info

Publication number: TW201342477A
Application number: TW101112731A
Authority: TW
Inventors: Ching-Wen Hung; Chih-Sen Huang; Ling-Chun Chou; I-Chang Wang
Original assignee: United Microelectronics Corp
Priority date: 2012-04-11
Filing date: 2012-04-11
Publication date: 2013-10-16
Also published as: TWI566299B

Abstract

一種半導體元件之製作方法。首先，提供位於基材上之閘極結構，以及位於閘極結構上之第一氮化物材料層。其次，進行一保護步驟，而在含氧環境下改質該第一氮化物材料層。然後，在基材上形成第二材料層。繼續，在保護步驟後進行一移除步驟，而在實質上不削減經改質之第一氮化物材料層之條件下，移除第二氮化物材料層。

Description

半導體元件之製作方法

本發明大致上關於一種半導體元件之製作方法。特別是，本發明關於一種先在含氧環境下進行保護步驟以改質第一氮化物材料層，而後再進行一移除步驟，而在實質上不影響經改質之第一材料層的條件下移除一第二氮化物材料層，如此一來即可防止第一氮化物材料層在第二氮化物材料的移除步驟中被實質上削減(slash)。

習知之半導體製程中，希望能增加半導體元件的效能，常用的方法有改變閘極通道的應力，以增加載子遷移率。也可以使用新的閘極介電材料或是閘極導電材料。。

但是這兩種方法各自都有缺點。例如，會使得製程步驟更加複雜，或是造成與目前製程整合上的困難。

因此，仍然需要一種新穎的半導體製程，以克服以上的問題。

本發明於是提出一種先在無氧的條件下移除光阻，然後在含氧環境下進行保護步驟的綜合方法。在無氧的條件下移除光阻不會造成其他材料層的氧化，而在含氧環境下進行的保護步驟可以將第一氮化物材料層改質，使得在移除其他氮化物材料層時，實質上不影響經改質之第一氮化物材料層。如此一來即可防止第一氮化物材料層在移除步驟中被實質上削減(slash)。如此方法可以同時受惠於含氧與無氧製程之好處。

本發明在第一方面先提出一種半導體元件之製作方法。首先，提供一基材。基材上具有一閘極結構以及圍繞閘極結構之一間隙壁。其次，進行一摻雜步驟，在未被光阻保護之閘極結構之至少一側的基材中形成一淺摻雜汲極。然後，進行一剝除步驟，而在一無氧環境下剝除光阻。再來，進行一保護步驟，而在一含氧環境下將間隙壁改質而得到一改質間隙壁。如此一來，就可以在保護步驟後再進行一移除步驟，以移除由氮化矽所組成之另一材料層。保護步驟使得移除步驟中改質過之間隙壁實質上不受影響。

在本發明一實施方式中，至少間隙壁之表面是由氮化矽所組成。

在本發明另一實施方式中，在保護步驟中氧化間隙壁，而在保護步驟後，間隙壁之表面由氮化矽與一種氧化物所組成。

在本發明另一實施方式中，使用一無氧氣體以形成無氧環境，且該剝除步驟更包含使用一鹼性物質清潔基材、閘極結構與間隙壁。

在本發明另一實施方式中，材料層可以是選擇性磊晶成長(selective epitaxial growth,SEG)製程中之犧牲間隙壁。

在本發明另一實施方式中，材料層可以是應力記憶技術(SMT)中之應力提供層。

在本發明另一實施方式中，材料層可以是界定閘極結構時的圖案化硬遮罩層。

在本發明另一實施方式中，在蝕刻步驟後，間隙壁之尺寸損失小於5埃。

在本發明另一實施方式中，使用一乾式氧化與一濕式氧化其中之至少一種來進行保護步驟。

在本發明另一實施方式中，保護步驟更包含使用去離子水，以清潔基材、閘極結構與間隙壁。

本發明在另一方面又提出一種半導體元件之製作方法。首先，提供沒有光阻之基材。基材上具有閘極結構以及位於閘極結構上之第一材料層。第一材料層包含一種氮化物。其次，進行一保護步驟，而在含氧環境下將第一材料層改質。然後，在進行過保護步驟後在基材上形成一第二材料層。繼續，在保護步驟後進行一移除步驟，而使用非氧化酸來移除第二材料層，第二材料層亦包含一種氮化物。如此一來，保護步驟可以保護經改質之第一材料層實質上可以免於後續移除步驟之影響。

在本發明一實施方式中，在保護步驟中氧化第一材料層，使得第一材料層之表面包含氮化矽與一種氧化物。

在本發明另一實施方式中，在保護步驟中又使用去離子水清潔基材、閘極結構與第一材料層。

在本發明另一實施方式中，保護步驟使用一氣體氧、電漿氧、濕式化學處理之至少一者。

在本發明另一實施方式中，閘極結構更包含一氮化物硬遮罩。在移除該第二材料層前，進行一退火步驟，經由該第二材料層而改變該基材中之一應力。

在本發明另一實施方式中，第二材料層成為用於選擇性磊晶成長(selective epitaxial growth,SEG)製程中，位於第一材料層上之犧牲間隙壁。所以在移除步驟中，可以使用非氧化酸來移除此犧牲間隙壁。

在本發明另一實施方式中，第二材料層為包圍第一材料層之犧牲間隙壁。在進行保護步驟時，同時改質第一材料層以及用來界定閘極結構之含氮化物硬遮罩，並在保護步驟後，形成第二材料層。在犧牲間隙壁之存在下，對硬遮罩專門進行一去改質步驟，所以當進行移除步驟時，會同時移除硬遮罩與第二材料層，但實質上不影響改質過之第一材料層。

在本發明另一實施方式中，第二材料層在保護步驟之後與移除步驟之間形成。

在本發明另一實施方式中，在移除步驟後，第一材料層之尺寸損失小於5埃。

第1圖至第11圖繪示本發明半導體元件製作方法之一種實施方式，在此實施例中半導體基材上可能存在有光阻。首先，如第1圖所示，提供一基材101。基材101可以是一種半導體基材，例如矽基底(silicon substrate)、磊晶矽基板(epitaxial silicon substrate)、矽鍺半導體基板(silicon germanium substrate)、碳化矽基板(silicon carbide substrate)或矽覆絕緣(silicon-on-insulator,SOI)基底，但並不限於此。另外，在基材101之中，則預先形成有用作為電性隔離用之數個淺溝渠隔離102。形成淺溝渠隔離102的步驟，可以參考如下之方法。首先，使用硬遮罩(圖未示)在基材101中蝕刻出複數個用來形成淺溝渠隔離的溝渠(圖未示)。隨後，將絕緣材料(圖未示)填入先前所形成之溝渠(圖未示)中，並於平坦化移除多餘之絕緣材料(圖未示)，最後再移除硬遮罩(圖未示)而得到淺溝渠隔離102。

還有，在基材101上則可以另外形成有閘極結構110。而且此閘極結構110包含閘極介電層111、視情況需要之高介電常數層(圖未示)、阻障層(圖未示)、閘極材料層113，其上則為一層硬遮罩115所覆蓋。閘極結構110另外還可以有圍繞閘極材料層113之襯墊層114，例如以熱氧化法形成之二氧化矽層，與位於襯墊層114外圍之間隙壁116。其中，硬遮罩層115與間隙壁116可以分別為含氮化矽之材料，而閘極介電層111係直接接觸基材101，作為閘極結構110與基材101之電絕緣之用。如果閘極結構110是矽閘極時，閘極材料層113可包含摻雜之多晶矽，而閘極介電層111則可以包含矽的化合物，例如氧化矽、氮氧化矽、氮化矽或上述者的組合。再者，閘極結構110亦可是金屬閘極，則此閘極材料層113即包含有一金屬材料，或是先以未摻雜之多晶矽等犧牲材料來形成一虛置閘極(dummy gate)，而在後續製程中再被一種金屬材料所取代而形成金屬閘極(圖未示)。

而如果閘極結構110是金屬閘極時，閘極介電層111可以包含氧化物，例如二氧化矽。高介電常數層(圖未示)則可包含介電常數大約大於4的高介電常數之材料，其可以是稀土金屬氧化物或鑭系金屬氧化物，例如可選自氧化鉿(hafnium oxide，HfO₂)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO₄)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al₂O₃)、氧化鑭(lanthanum oxide，La₂O₃)、氧化鉭(tantalum oxide，Ta₂O₅)、氧化釔(yttrium oxide，Y₂O₃)、氧化鋯(zirconium oxide，ZrO₂)、鈦酸鍶(strontium titanate oxide，SrTiO₃)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO₄)、鋯酸鉿(hafnium zirconium oxide，HfZrO₄)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_xTi_1-xO₃,PZT)與鈦酸鋇鍶(barium strontium titanate,Ba_xSr_1-xTiO₃,BST)所組成之群組。阻障層(圖未示)則作為隔離閘極材料層113與底部之用，其可以包含金屬化合物，例如氮化鈦或是氮化鉭。

形成間隙壁116的方法可以如下所示。首先，在預先形成的閘極結構110、淺溝渠隔離102與基材101上，全面性地(blanketly)覆蓋一材料層(圖未示)。材料層(圖未示)本身可以是單一之材料層，或是先後沈積不同材料的複合層。然後，再蝕刻材料層(圖未示)而成為間隙壁116。無論間隙壁116是單一材料層或是複合間隙壁，在本實施例中，間隙壁116的表面都是由氮化矽材料所組成。

接續，在基材101中進行淺摻雜汲極(LDD)的植入步驟。如果基材101上同時存在PMOS區域103與NMOS區域104時，可以預先使用圖案化光阻來保護適當之PMOS區域103或是NMOS區域104其中之一者，再對另一者來進行適當之淺摻雜汲極的植入步驟，以分別得到用於PMOS區域103或是NMOS區域104之淺摻雜汲極區120/220。形成圖案化光阻的方法為本技藝人士所共知，故細節不在此多加贅述。

而在每次完成適當之淺摻雜汲極植入步驟後，都需要剝除相對應之圖案化光阻。例如，請先參考第2圖所示，首先PMOS區域103在圖案化光阻130之保護下，對NMOS區域104進行適當之淺摻雜汲極的植入步驟，在暴露出之基材101中植入適當之摻質，而得到位於NMOS區域104中、鄰近閘極結構210旁至少一側基材101中之淺摻雜汲極220。在淺摻雜汲極220之間則為一閘極通道205。

在完成NMOS區域104中的淺摻雜汲極220後，便需要剝除PMOS區域103中的圖案化光阻130，如第3圖所示。本實施例剝除圖案化光阻130較佳使用無氧之條件，例如無氧之氣體，而為低耗損之清除方法(low loss clean,LLC)。無氧之條件不會影響基材101以及基材101中之淺摻雜汲極220。例如，可以使用含有8%氫氣之氫氣氮氣混合物，在電漿之輔助下剝除圖案化光阻130。剝除圖案化光阻130的過程可以分為多個階段。例如在240-350℃之溫度範圍內，進行預熱、剝除光阻表皮(crust)、剝除光阻、光阻過灰化(over ashing)等多個階段。每個階段的時間可以是18秒-36秒不等。在預熱階段中可以不通入氫氣氮氣混合氣體。

然後如第4圖所示，經過先前淺摻雜汲極的植入步驟後，NMOS區域104則又在圖案化光阻230之保護下，對PMOS區域103進行適當之淺摻雜汲極的植入步驟，在暴露出基材101中植入適當之摻質，而得到位於PMOS區域103中、鄰近閘極結構110旁至少一側基材101中之淺摻雜汲極120。在完成淺摻雜汲極120後，便需要剝除圖案化光阻230，如第5圖所示。本實施例剝除圖案化光阻230較佳也使用無氧之條件，例如無氧之氣體，亦為低耗損之清除方法。無氧之條件不會影響基材101以及基材101中之淺摻雜汲極120/220，而減少材料的損失。而剝除圖案化光阻230的方法可以參考前述內容。

視情況需要，在剝除圖案化光阻130及/或是圖案化光阻230的步驟中，還可以使用一鹼性物質來清潔基材101、閘極結構110/210與間隙壁116/216。此等鹼性物質可以是一種鹼性混合物，例如包含氨水與雙氧水之混合物的標準清洗劑1(SC1)。此等濕式之清潔方式，可以移除殘餘的聚合物，並減少材料的損失。

值得注意的是，在完成用於淺摻雜汲極植入步驟的圖案化光阻的剝除之後，如第5圖所示，本發明會進行一保護步驟233，用以將表面由氮化物組成之間隙壁116/216進行改質。例如，可以在含氧的環境與沒有光阻下對於表面由氮化物組成之間隙壁116/216改質，而得到一表面包含氮化矽與一種氧化物(如空心點所示)的改質間隙壁116/216。含氧的環境可以是乾式氧化，例如氣體氧、電漿氧及/或濕式氧化等，亦可例如為濕式化學處理，而提供一個化學氧化的環境。在一較佳實施態樣中，本發明可在即使基材上沒有光阻的時間點下，進行一傳統氧剝除(O₂ strip)製程來當作保護步驟，以改質間隙壁116/216的表面。視情況需要，保護步驟也可能另包含使用去離子水，以清潔基材101、閘極結構110/210與改質的間隙壁116/216。

由於在製備完表面由氮化物組成之間隙壁116/216之前或之後，半導體製程會在基材101上形成其他包含氮化矽之暫時性材料層。此等之暫時性材料層，會在完成其階段性任務之後被除去。為了避免去除此等暫時性材料層時，會同時損害間隙壁116/216，本發明即藉由前述之保護步驟來改質表面由氮化物所組成之間隙壁116/216。此外，本發明用以將表面由氮化物組成之間隙壁116/216進行改質的保護步驟，亦可以實施於間隙壁116/216初形成之時。所以在後續暫時性材料層之除去步驟中，實質上不會影響已經改質過間隙壁之厚度。例如，如果已經改質過間隙壁之厚度在暫時性材料層之除去步驟前之厚度為50，則在暫時性材料層之除去步驟後，已經改質過間隙壁之厚度不會小於45，也就是厚度的損失不會大於5。本發明以下將提出幾種使用暫時性材料層之範例。

第一實例

暫時性材料層可以是選擇性磊晶成長製程中之犧牲間隙壁。選擇性磊晶成長製程可以在閘極通道中導入應力，是一種提升載子遷移率的技術手段。例如，在犧牲間隙壁形成後，在鄰接於犧牲間隙壁的半導體基底中的凹穴中選擇性磊晶成長鍺化矽(SiGe)層，以形成壓縮應變通道(compressive strained channel)，增加電洞遷移率，或是生成碳化矽層，以形成伸張應變通道(tensile strained channel)，增加電子遷移率。

第6圖至第8圖繪示本發明暫時性材料層用於選擇性磊晶成長製程中作為犧牲間隙壁之用。首先，如第6圖所示，將一材料層140均勻的全面性(blanketly)覆蓋基材101、淺溝渠隔離102、閘極結構110/210與間隙壁116/216。材料層140可以包含矽的化合物，例如氮化矽。具體而言，氮化矽層的形成方法可以是包含以六氯基矽烷(hexachlorodisilane,HCD)為前驅物，或是以原子層沉積的六氯基矽烷(atomic layer deposition hexachlorodisilane,ALD-HCD)為前驅物所形成者，但本發明不以此為限。

接著，請參考第6/7圖，經由一適當之黃光與蝕刻步驟，例如使用光阻231保護NMOS區域104進行乾蝕刻，而同時圖案化PMOS區域103中的材料層140，而將PMOS區域103中的材料層140轉換成包圍閘極結構110與間隙壁116的犧牲間隙壁141，並暫時成為閘極結構110的一部份。蝕刻步驟可能會消耗部份的襯墊層114、硬遮罩層115與間隙壁116。

較佳者，還可以使用此蝕刻步驟來進一步移除PMOS區域103中部份基材101，而得到至少一凹穴150。或是，在形成犧牲間隙壁141之後，接續再進行一獨立之蝕刻步驟來移除部份基材101，也可以得到至少一凹穴150。

而蝕刻凹穴方式可以是乾蝕刻配合濕蝕刻，且依據蝕刻條件的不同，此凹穴150可具有特殊之立體形狀。例如，先進行一乾蝕刻，再接續進行一濕蝕刻步驟，凹穴150便會橫向地朝向閘極通道105的方向延伸。同時，凹穴150位於閘極結構110下方之部份還可以是楔形，使得凹穴150包含位於閘極結構110下方之尖端151。

其次，在完成凹穴清洗製程之後，就可以使用磊晶的方式，將摻雜磊晶材料152填滿凹穴150中，如第7圖所示。視情況需要，摻雜磊晶材料152在成長前，通常可以加入一道氫氣預烘烤的步驟，或是氫氣預烘烤的步驟和摻雜磊晶材料152成長的步驟同位(in-situ)進行。摻雜磊晶材料152通常會包含至少兩種不同之四價元素，例如矽與鍺，其還可以同位(in-situ)有摻質，例如硼等適當之摻質。另外，摻雜磊晶材料152可能會包含好幾個不同的部分。例如，位於凹穴150底部之緩衝層(圖未示)，可以包含低濃度鍺，無硼或少量的硼，以減低與基材101不同晶格間的歧異；主體層(圖未示)，可以包含高濃度的鍺以及多量的硼，主要作為閘極通道105中應力的來源；以及位於主體層上之頂蓋層(圖未示)，較佳為純磊晶矽。接下來，如第8圖所示，在完成選擇性磊晶成長之後，就可以去除犧牲間隙壁141。

去除犧牲間隙壁141的方法可以使用含氧之非氧化酸，例如熱磷酸。熱磷酸會剝除由氮化矽所組成之犧牲間隙壁141以及覆蓋在NMOS區域104的材料層140。由於在前述之保護步驟中，表面由氮化物所組成之間隙壁116/216已經改質，所以在犧牲間隙壁141之除去步驟中，間隙壁116/216之厚度幾乎不會受到影響，如此一來可以確保閘極結構110的電性不會受到影響。

第二實例

暫時性材料層也可以是應力記憶技術(stress memorization technique,SMT)中之應力提供層。一般而言，此種將應力導入MOS電晶體的作法是所謂的應力記憶技術，其通常包括以下步驟：(1)進行一預非晶化(pre-amorphization implant,PAI)製程，於矽基底表面形成非晶矽層；(2)接著於矽基底上沈積一應力層；(3)接著進行一熱處理製程，使矽基底能夠記住應力層加諸其上的應力；以及(4)移除應力層。

第9圖至第11圖繪示本發明暫時性材料層用於應力記憶技術中作為應力提供層之用。首先，如第9圖所繪示，進行預非晶化摻雜步驟，而形成一非晶化區域153。如果沒有摻雜磊晶材料152，可以對於基材101的區域109進行預非晶化摻雜步驟，而形成一非晶化區域。或是，如果有摻雜磊晶材料152，則可以對摻雜磊晶材料152進行預非晶化摻雜步驟，而形成一非晶化區域153。第9圖繪示在區域109對摻雜磊晶材料152進行預非晶化摻雜步驟，而形成一非晶化區域153。預非晶化製程(PAI)可為一直角或斜角(angled)之預非晶化製程，藉由離子佈植手段，利用銦(In)、銻(Sb)或鍺(Ge)等離子，以適當的能量與劑量破壞半導體基底101或是摻雜磊晶材料152之矽晶格結構，以於閘極結構110之至少一側形成一非晶化區域153。根據本發明之較佳實施例，預非晶化製程可能在汲極與源極之摻雜步驟(圖未示)之前進行。

之後，本發明應力記憶技術之流程，會將應力經由摻雜磊晶材料152加入閘極通道105中，來調整，例如可以增加，閘極通道105中的載子遷移率。應力記憶之後續流程可以是，例如，如第10圖所示，先形成一層應力層160，例如使用電漿輔助化學氣相沈積製程，來全面性(blanketly)覆蓋摻雜磊晶材料152、非晶化區域153、間隙壁116與閘極結構110。應力層160可以由氮化矽所組成，並且具有適當與充分之應力。根據本發明之較佳實施例，應力層160具有一特定的應力狀態，例如，伸張(tensile)或壓縮(compressive)狀態，其中，在NMOS電晶體的例子中，應力層160具有伸張應力，在PMOS電晶體的例子中，應力層160具有壓縮應力。此外，在另一實施例中，可再對過渡的應力層160進行一表面處理，藉由如紫外線硬化(UV curing)製程、尖峰熱退火(thermal spike anneal)製程或電子束(e-beam)處理等後處理步驟，以改變其應力。

再來，進行一退火步驟，例如雷射尖峰退火(laser spike anneal,LSA)步驟或是雷射熱退火(laser thermal anneal,LTA)步驟但不限於此，而形成鄰近非晶化區域153之一應力記憶層，其包含摻雜磊晶材料152與閘極通道105。請注意，應力記憶退火步驟會將應力層160之應力轉移至摻雜磊晶材料152與閘極通道105中。當應力層160之應力在退火步驟中轉移並記憶在摻雜磊晶材料152與閘極通道105之中以後，就可以除去應力層160而得到如第11圖所示之結果。於完成雷射退火步驟之後，視情況需要還可以加入處理溫度不同之快速熱退火步驟(rapid thermal process,RTP)，例如，尖峰快速熱退火(spike RTP)步驟。在本發明其它實施例中，應力層160也可以在進行快速熱退火步驟之前就已經去除。

去除應力層160的方法可以使用含氧之非氧化酸，例如熱磷酸。熱磷酸會剝除由氮化矽所組成之應力層160。由於在前述之保護步驟中，表面由氮化物所組成之間隙壁116/216已經改質，所以在應力層160之除去步驟中，間隙壁116/216之厚度幾乎不會受到影響，如此一來可以確保閘極結構110的電性不會受到影響。

另外，在第一實例或是第二實例之後還可以進行其他必要之半導體步驟，例如進行源極/汲極摻雜步驟，而形成源極摻雜區(圖未示)與汲極摻雜區(圖未示)、將閘極材料層113以適當之金屬材料所取代而形成金屬閘極步驟、金屬矽化物形成步驟、接觸蝕刻停止層形成步驟、接觸洞形成步驟、或是接觸插塞形成步驟...等等。請注意，以上之第一實例與第二實例雖然分開介紹選擇性磊晶成長製程與應力記憶技術，但是選擇性磊晶成長製程、應力記憶技術(SMT)以及其他可能之半導體步驟，有可能會獨立實施或是合併一起實施，所以實施之步驟亦可能混合進行。而用於源極(圖未示)與汲極(圖未示)的接觸插塞(圖未示)，形狀可以不對稱。例如，其中一者可以為方形，而另一者可以為連續延伸的條狀。此等後續必要之流程為本技藝人士所習知，因故不在多加贅述。

第三實例

第1圖、第12圖至第17圖繪示本發明半導體元件製作方法之另一種實施方式，在此實例中半導體基材上完全沒有光阻。首先，如第1圖所示，提供沒有光阻之基材101。基材101中可以有淺溝渠隔離102、基材101上可以有閘極結構110、位於閘極結構110上之第一材料層116以及其他視情況需要之元件，但是基材101上沒有光阻。區域109可以為PMOS區域或是NMOS區域其中之一者。

閘極結構110的細節可以參考先前之敘述，大致上包含閘極介電層111、視情況需要之高介電常數層(圖未示)、阻障層(圖未示)、閘極材料層113、硬遮罩115以及第一材料層116。例如，暫時性材料層可以是界定閘極結構110之硬遮罩115。第一材料層116與硬遮罩115可以分別包含一種氮化物，例如氮化矽。第一材料層116較佳者作為閘極結構110之間隙壁之用。

其次，如第12圖所示，進行一保護步驟233，而在含氧環境與沒有光阻下將第一材料層116改質，例如氧化第一材料層116之表面，或是進一步將硬遮罩115一併改質。含氧的環境可以是乾式氧化，例如氣體氧、電漿氧及/或濕式氧化，例如濕式化學處理，而提供一個化學氧化的環境。在一較佳實施態樣中，本發明可在目前即使基材上沒有光阻的時間點下，進行一傳統氧剝除(O₂ strip)製程來當作保護步驟，以改質第一材料層116的表面視情況需要，保護步驟也可能包含使用去離子水，以清潔基材101、淺溝渠隔離102、閘極結構110、第一材料層116與其他視情況需要之元件。

然後，在保護步驟233後進行一形成步驟，例如是材料層沈積及乾蝕刻步驟，且此形成步驟會形成任何由氮化矽所組成之第二材料層170。具體而言，氮化矽層的形成方法可以是包含以六氯基矽烷(hexachlorodisilane,HCD)為前驅物，或是以原子層沉積的六氯基矽烷(atomic layer deposition hexachlorodisilane,ALD-HCD)為前驅物所形成者，但本發明不以此為限。如第13圖所示，第二材料層170可能形成另一片包圍閘極結構110之間隙壁。例如，在保護步驟223後，形成包圍第一材料層116之犧牲間隙壁170。

另外，在犧牲間隙壁170之存在下，還可以對硬遮罩115專門進行一去改質步驟，所以當進行後續移除步驟時，會同時移除硬遮罩115與犧牲間隙壁170，但實質上不影響改質之第一材料層116。例如，在形成步驟之後，還可以接著進行以稀氫氟酸(DHF)為主之濕式清潔(wet clean)，而會對暴露出來之遮罩層115進行去改質，移除掉遮罩層115的改質現象(代表用之空心點)，如第14圖所示。

或是，如第15圖所示，第二材料層170亦可能會完全覆蓋基材101、淺溝渠隔離102、閘極結構110、第一材料層116與其他視情況需要之元件。另外，本發明亦不排除第二材料層170可能會以其他之方式位於基材101上。

繼續，在形成步驟後即會進行其他視情況需要之半導體步驟。此等視情況需要之半導體步驟，可能與第二材料層170有關，亦可能與第二材料層170無關。例如，與第二材料層170有關，第二材料層170可以如第一實例所述作為選擇性磊晶成長製程中之犧牲間隙壁，或是作為應力記憶技術(SMT)中之應力來源層，如第15圖所示。應力記憶技術會進行一退火步驟，經由第二材料層170而改變基材101之應力狀態。如果與第二材料層170無關，則可以進行源極/汲極摻雜步驟(圖未示)。

在完成中間視情況需要之半導體步驟之後，就會進行移除步驟，如第16圖所示。移除步驟中可以使用非氧化酸，例如熱磷酸，來移除第二材料層170與部分或全部之硬遮罩115。熱磷酸會剝除由氮化矽所組成之第二材料層170。由於在前述之保護步驟中，表面由氮化物所組成之第一材料層116已經改質，所以在第二材料層之除去步驟中，第一材料層116之厚度幾乎不會受到削減，如此一來可以確保閘極結構110的電性不會受到影響。例如，如果已經改質過第一材料層116之厚度在第二材料層170之除去步驟前之厚度為50，則在第二材料層170之除去步驟後，已經改質過第一材料層116之厚度不會小於45，也就是厚度的損失不會大於5。

在去除第二材料層170後，還進行進行其他視情況需要之半導體步驟。例如，源極/汲極摻雜步驟，而形成源極摻雜區/汲極摻雜區180，且所形成的源極/汲極(圖未示)不會緊鄰改質過的第一材料層116。或是，將閘極材料層113以適當之金屬材料所取代而形成金屬閘極步驟、金屬矽化物形成步驟...等等。如果閘極材料層113是犧牲材料所形成的虛置閘極(dummy gate)，去除犧牲間隙壁170的方法也可能同時剝除去改質過的遮罩層115，並在接下來的製程中再被一種金屬材料所取代而形成金屬閘極117，如第17圖所繪示。

綜上所述，本發明方法可以在基材有光阻或是沒有光阻的存在下，移除其他氮化物材料層而不影響先前所形成之氮化物材料層。例如，先在無氧環境下剝除光阻，又在含氧環境下進行保護步驟，使得經改質之氮化物材料層在後續的移除步驟中，免於被實質上削減(slash)的缺點。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

101．．．基材

102．．．淺溝渠隔離

103/104/109．．．區域

105/205．．．閘極通道

110/210．．．閘極結構

111/211．．．閘極介電層

113/213．．．閘極材料層

114/214．．．襯墊層

115/215．．．硬遮罩

116/216．．．間隙壁

117．．．金屬閘極

119．．．第一材料層

120/220．．．淺摻雜汲極區

130/230/231．．．圖案化光阻

140．．．材料層

141．．．犧牲間隙壁

150．．．凹穴

151．．．尖端

152．．．摻雜磊晶材料

153．．．非晶化區域

160．．．應力層

170．．．第二材料層

233．．．保護步驟

第1圖至第11圖繪示在有光阻之存在下，本發明半導體元件製作方法之一種實施方式。

第1圖、第12圖至第17圖繪示在沒有光阻時，本發明半導體元件製作方法之另一種實施方式。

101．．．基材

102．．．淺溝渠隔離

109．．．區域

110．．．閘極結構

111．．．閘極介電層

113．．．閘極材料層

114．．．襯墊層

115．．．硬遮罩

116．．．第一材料層

233．．．保護步驟

Claims

一種半導體元件之製作方法，包含：提供一基材，該基材上具有一閘極結構以及圍繞該閘極結構之一間隙壁；進行一摻雜步驟，並在一光阻之保護下，在該閘極結構之至少一側的該基材中形成一淺摻雜汲極；進行一剝除步驟，而在一無氧環境下剝除該光阻；以及在該剝除步驟後進行一保護步驟，而在一含氧環境下改質該間隙壁而得到一改質間隙壁。
如請求項1半導體元件之製作方法，其中該間隙壁之表面由氮化矽所組成。
如請求項2半導體元件之製作方法，其中在該保護步驟中氧化該間隙壁，而在該保護步驟後，該間隙壁之表面由氮化矽與一種氧化物所組成。
如請求項1半導體元件之製作方法，其中使用一無氧氣體以形成該無氧環境，且該剝除步驟更包含使用一鹼性物質清潔該基材、該閘極結構與該間隙壁。
如請求項2半導體元件之製作方法，更包含：在該保護步驟後進行一移除步驟，以移除由氮化矽所組成之一材料層，並實質上不影響該改質間隙壁。
如請求項5半導體元件之製作方法，更包含：於該基底上全面性地(blanketly)形成該材料層，覆蓋該閘極結構以及該改質間隙壁；進行一蝕刻步驟，移除部份之該材料層，而使得該材料層於該間隙壁外形成一犧牲間隙壁，並於該犧牲間隙壁兩側外之該基材內分別形成一凹槽；進行一選擇性磊晶成長(selective epitaxial growth,SEG)製程，以於該等凹槽內分別形成一磊晶層；以及進行該移除步驟。
如請求項5半導體元件之製作方法，更包含：對該基底進行一預非晶化步驟(pre-amorphorizing implant)；於該基底上全面性地(blanketly)形成該材料層作為提供一應力之一應力層，覆蓋該閘極結構以及該改質間隙壁；進行一應力轉移步驟，使得該基底記憶該應力；以及進行該移除步驟。
如請求項5半導體元件之製作方法，其中在該移除步驟後，該改質間隙壁之尺寸損失小於5埃。
如請求項1半導體元件之製作方法，其中使用一乾式氧化與一濕式氧化其中之至少一種進行該保護步驟。
如請求項1半導體元件之製作方法，其中該保護步驟更包含使用去離子水，以清潔該基材、該閘極結構與該間隙壁。
一種半導體元件之製作方法，包含：提供沒有光阻之一基材，該基材上具有經界定之一閘極結構以及位於該閘極結構上之一第一材料層，其中該第一材料層包含一種氮化物；進行一保護步驟，而在一含氧環境下改質該第一材料層；在進行該保護步驟後形成一第二材料層，位於該基材上；以及在該保護步驟後進行一移除步驟，而使用一非氧化酸移除該第二材料層，而實質上不影響經改質之該第一材料層，其中該第二材料層包含一種氮化物。
如請求項11半導體元件之製作方法，其中在該保護步驟中氧化該第一材料層，使得該第一材料層之表面包含氮化矽與一種氧化物。
如請求項11半導體元件之製作方法，其中該保護步驟使用去離子水清潔該基材、該閘極結構與該第一材料層。
如請求項11半導體元件之製作方法，其中該保護步驟使用一氣體氧。
如請求項11半導體元件之製作方法，其中該保護步驟使用一電漿氧。
如請求項11半導體元件之製作方法，其中該保護步驟使用一濕式化學處理。
如請求項11半導體元件之製作方法，更包含：進行該保護步驟，而同時改質該第一材料層與一硬遮罩，其中該硬遮罩包含氮化物，而用來界定該閘極結構；在該保護步驟後，形成包圍該第一材料層之該第二材料層作為一犧牲間隙壁；在該犧牲間隙壁包圍該第一材料層時，對該硬遮罩專門進行一去改質步驟；以及在進行該去改質步驟後進行該移除步驟，而同時移除該第二材料層與部分該硬遮罩。
如請求項11半導體元件之製作方法，在移除該第二材料層前更包含：進行一退火步驟，經由該第二材料層而改變該基材中之一應力。
如請求項11半導體元件之製作方法，更包含：在形成該第二材料層之後及進行該移除步驟之前，進行一蝕刻步驟，移除部份之該第二材料層，而使得該第二材料層於該第一材料層上形成一犧牲間隙壁，並於該犧牲間隙壁兩側外之該基材內分別形成一凹槽，其中該第二材料層覆蓋該第一材料層；以及進行一選擇性磊晶成長(selective epitaxial growth,SEG)製程，以於該等凹槽內分別形成一磊晶層。
如請求項11半導體元件之製作方法，其中該第二材料層在該保護步驟之後與該移除步驟之間形成。
如請求項11半導體元件之製作方法，其中在該移除步驟後，該第一材料層之尺寸損失小於5埃。