CN102683397B - 金属栅极结构及其制作方法 - Google Patents

Abstract

本发明公开一种金属栅极结构及其制作方法，该制作方法包括：首先提供基底，且该基底上依序形成有高介电常数栅极介电层与底部阻障层。接下来于该基底上形成功函数金属层，最后对该功函数金属层同位进行热处理。

Description

金属栅极结构及其制作方法

技术领域

本发明涉及一种金属栅极结构及其制作方法，尤指一种n型金属栅极结构及其制作方法。

背景技术

随着半导体元件尺寸持续微缩，传统方法中利用降低栅极介电层，例如降低二氧化硅层厚度，以达到最佳化目的的方法，面临到因电子的穿隧效应(tunnelingeffect)而导致漏电流过大的物理限制。为了有效延展逻辑元件的世代演进，高介电常数(以下简称为High-K)材料因具有可有效降低物理极限厚度，并且在相同的等效氧化厚度(equivalentoxidethickness，以下简称为EOT)下，有效降低漏电流并达成等效电容以控制沟道开关等优点，而被用以取代传统二氧化硅层或氮氧化硅层作为栅极介电层。

而传统的栅极材料多晶硅则面临硼穿透(boronpenetration)效应，导致元件效能降低等问题；且多晶硅栅极更遭遇难以避免的耗层效应(depletioneffect)，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。针对此问题，半导体业界更提出以新的栅极材料，例如利用具有功函数(workfunction)金属层的金属栅极来取代传统的多晶硅栅极，用以作为匹配High-K栅极介电层的控制电极。

然而，即使利用High-K栅极介电层取代传统二氧化硅或氮氧化硅介电层，并以具有匹配功函数的金属栅极取代传统多晶硅栅极，如何持续地增加半导体元件效能及可靠度一直为半导体业者所欲解决的问题。

发明内容

因此，本发明的目的在于提供一种具有优选元件表现与可靠度的金属栅极结构及其制作方法。

根据本发明所提供的权利要求，提供一种金属栅极结构，该金属栅极结构包括高介电常数(high-K)栅极介电层、设置于该高介电常数栅极介电层上的底部阻障(bottombarrier)层、设置于该底部阻障层上的三铝化钛(titaniumtri-aluminide，TiAl₃)功函数金属层、设置于该TiAl₃功函数金属层上的顶部阻障(topbarrier)层、以及设置于该顶部阻障层上的低阻抗(lowresistance)金属层。

根据本发明所提供的权利要求，还提供一种金属栅极结构的制作方法，该制作方法首先提供基底，且该基底上依序形成有高介电常数栅极介电层与底部阻障层。接下来于该基底上形成功函数金属(workfunctionmetal)层，最后对该功函数金属层同位(in-situ)进行热(anneal)处理。

根据本发明所提供的金属栅极结构及其制作方法，是利用同位进行的热处理使功函数金属进行相变化(phasetransformation)，而形成TiAl₃功函数金属层；同时提升铝的扩散率而达到调整(tuning)金属栅极的功函数至预期的3.9～4.3电子伏特(eV)的目的。据此，本发明所提供的金属栅极结构的制作方法可提供具有较高可靠度的金属栅极结构。

附图说明

图1至图7为本发明所提供的具有金属栅极结构的半导体元件的制作方法的第一优选实施例的示意图；其中图4为第一优选实施例的变化型的示意图。

图8至图10为本发明所提供的具有金属栅极结构的半导体元件的制作方法的第二优选实施例的示意图。

附图标记说明

100、200基底

102、202浅沟绝缘

108、208栅极沟槽

110、210半导体元件

112、212轻掺杂漏极

114、214间隙壁

116、216源极/漏极

118、218金属硅化物

120栅极结构

120a、220a金属栅极结构

122、222高介电常数栅极介电层

124、224氮化钛层

126氮化钽层

128虚置栅极层

130、230接触洞蚀刻停止层

132、232内层介电层

140、240铝化钛层

140a、240a三铝化钛功函数金属层

142、242顶部阻障层

144、244低阻抗金属层

150、250热处理

具体实施方式

请参阅图1至图7，图1至图7为本发明所提供的具有金属栅极结构的半导体元件的制作方法的第一优选实施例的示意图，且本优选实施例采用后栅极(gate-last)工艺。如图1所示，首先提供基底100，如硅基底、含硅基底、或硅覆绝缘(silicon-on-insulator，SOI)基底等，且基底100内形成有多个用以提供电性隔离的浅沟绝缘(shallowtrenchisolation，STI)102。接下来于基底100上形成至少一半导体元件110。半导体元件110包括栅极结构120，栅极结构120则包括栅极介电层、氮化钛(titaniumnitride，TiN)层124、虚置栅极层128如多晶硅层、与图案化硬掩模(图未示)，这些膜层是由下而上依序堆叠于基底100上。其中TiN层124是作为蚀刻停止层与底部阻障层。另外，栅极结构120还可包括介质层(interfaciallayer)(图未示)，形成于栅极介电层之前。值得注意的是，本优选实施例是与先栅极介电层(high-Kfirst)工艺整合，因此栅极介电层包括high-K栅极介电层122，其可选自包括氧化铪(hafniumoxide，HfO₂)、硅酸铪氧化合物(hafniumsiliconoxide，HfSiO₄)、硅酸铪氮氧化合物(hafniumsiliconoxynitride，HfSiON)、氧化铝(aluminumoxide，Al₂O₃)、氧化镧(lanthanumoxide，La₂O₃)、氧化钽(tantalumoxide，Ta₂O₅)、氧化钇(yttriumoxide，Y₂O₃)、氧化锆(zirconiumoxide，ZrO₂)、钛酸锶(strontiumtitanateoxide，SrTiO₃)、硅酸锆氧化合物(zirconiumsiliconoxide，ZrSiO₄)、与锆酸铪(hafniumzirconiumoxide，HfZrO₄)所组成的群组。

请继续参阅图1。半导体元件110尚包括轻掺杂漏极(lightdopeddrain，LDD)112。由于本优选实施例所提供的半导体元件110为n型半导体元件，因此LDD112为n型LDD。且半导体元件110的栅极结构120周围的侧壁尚包括间隙壁114；间隙壁114优选为复合膜层的结构。半导体元件110还包括n型源极/漏极116，与用以降低接触界面的电阻的金属硅化物118。在本优选实施例中，亦可利用选择性外延生长(selectiveepitaxialgrowth，SEG)方法来制作源极/漏极116。如前所述，由于本优选实施例中的半导体元件110为n型半导体元件，因此可利用包括有碳化硅(SiC)的外延层制作n型源极/漏极116。而在半导体元件110与基底100上依序形成有接触洞蚀刻停止层(contactetchstoplayer，CESL)130与内层介电(inter-layerdielectric，ILD)层132。上述形成栅极结构120、LDD112、间隙壁114、源极/漏极116、金属硅化物118、CESL130与ILD层132等元件的步骤为该领域中普通技术人员所熟知，故于此不再赘述。

请参阅图1与图2。接下来，进行平坦化工艺移除部分的ILD层132、CESL130与图案化硬掩模，而暴露出虚置栅极层128的顶部。随后，进行蚀刻工艺移除虚置栅极层128而形成栅极沟槽108。此外，由于TiN层124作为蚀刻停止层，因此在移除虚置栅极层128时，TiN层124是用以避免high-K栅极介电层122在蚀刻工艺中受到损害。如图2所示，在形成栅极沟槽108之后，TiN层124暴露于栅极沟槽108的底部。

请参阅图3。在形成栅极沟槽108之后，于基底100上与栅极沟槽108内依序形成氮化钽(tantalumnitride，TaN)层126与铝化钛(titaniumaluminide，TiAl)层140。其中TaN层126与TiN层124一同作为底部阻障层；而TiAl层140则用以作为功函数金属层。在本优选实施例中，TiAl层140为单层(single-layered)结构，但亦可为双层(bi-layered)结构。请参阅图4，图4为本第一优选实施例的变化型的示意图。根据本变化型，功函数金属层140为双层结构，且该双层结构包括如图4所示的钛/铝(Ti/Al)双层结构。

请继续参阅图3与图4。值得注意的是，形成功函数金属层，即形成TiAl层或钛/铝双层结构140时，于真空(vacuum)状态中进行。而在形成TiAl层140之后，于不移除真空状态的前提之下，同位(in-situ)地进行热处理(anneal)150。换句话说，形成功函数金属层140的步骤与热处理150同位进行于真空环境中。在本优选实施例中，热处理150的实施温度介于400℃至460℃，而其实施时间介于2分钟至10分钟。热处理150包括快速热处理(rapidthermalprocess，RTP)、激光尖峰退火(Laser-spikeannealing)处理、热炉管(furnace)处理，但不限于此。此外，热处理150中还可包括惰性(inert)气体如氩气(argon，Ar)的通入，且此热处理150不导入任何氧气体。

请参阅图5。值得注意的是，热处理150是用以使功函数金属层140进行相变化(phasetransformation)，即使TiAl层140进行相变化而形成三铝化钛(titaniumtri-aluminide，TiAl₃)功函数金属层140a，而非同位(in-situ)地进行热处理150或非于此时进行热处理150则无法完成形成三铝化钛的相变化。更重要的是，在TiAl层140进行相变化形成TiAl₃功函数金属层140a时，该层内的铝会往TiN层124与high-K栅极介电层122界面的方向扩散移动，并抵达high-K栅极介电层122的表面，由此调整(tunning)栅极结构的功函数。而通过同位进行的热处理，可增进铝的扩散，调整栅极结构的功函数至理想的N型栅极功函数预设值：3.9eV～4.3eV。另外，由于热处理150是在不移除真空状态的前提下进行，因此可避免TiAl层140接触空气而产生任何不利于电性表现的氧化物或氮化物。

请参阅图5与图6。在进行热处理150以形成TiAl₃功函数金属层140a后，同位地再于TiAl₃功函数金属层140a上直接形成顶部阻障(topbarrier)层142，例如氮化钛层，随后移除该真空环境。此外可在移除真空环境之后，获得包括氮氧化钛(titaniumoxynitride，TiON)的顶部阻障层142。而在形成顶部阻障层142之后，如图6所示，在于基底100与顶部阻障层142上形成填满栅极沟槽108的低阻抗金属层144，例如铝(aluminum，Al)层等，但不限于此。

请参阅图7。最后，进行平坦化工艺，例如化学机械抛光(chemicalmechanicalpolish，CMP)工艺，用以移除多余的低阻抗金属层144、顶部阻障层142、TiAl₃功函数金属层140a与TaN层126，而完成金属栅极结构120a的制作。且如图7所示，本优选实施例中金属栅极结构120a的TaN层126、TiAl₃功函数金属层140a与顶部阻障层142的剖面结构具有U型形状。此外，本实施例亦可再选择性去除ILD层132与CESL130等，然后重新形成具有伸张应力的CESL与介电层，以有效提升半导体元件110的电性表现，而金属硅化物118亦可移至去除ILD层132与CESL130后才形成，以避免形成金属栅极的高温损坏金属硅化物。

根据本第一优选实施例所提供的金属栅极结构120a的制作方法，与前栅极介电层工艺整合，并利用同位进行的热处理150使TiAl功函数金属层140进行相变化而形成TiAl₃功函数金属层140a；同时提升铝的扩散率而达到调整(tuning)金属栅极的功函数至预期的3.9～4.3eV的目的。换句话说，根据本优选实施例所提供的制作方法，可提供具有理想的功函数预设值的N型金属栅极结构120a。

接下来请参阅与图8至图10，图8至图10为本发明所提供的具有金属栅极结构的半导体元件的制作方法的第二优选实施例的示意图，且本优选实施例亦采用后栅极工艺。值得注意的是，第二优选实施例中与第一优选实施例相同的元件，可参考前述第一优选实施例所披露的材料选择，故于此皆不再赘述。

如图8所示，首先提供基底200，且基底200内形成有多个用以提供电性隔离的STI202。接下来于基底200上形成至少一半导体元件210。半导体元件210包括栅极结构(图未示)，栅极结构可包括栅极介电层(图未示)、虚置栅极层(图未示)与图案化硬掩模(图未示)，这些膜层是由下而上依序堆叠于基底200上。另外，栅极结构还可包括介质层(interfaciallayer)(图未示)。值得注意的是，本优选实施例与后栅极介电层(high-Klast)工艺整合，因此栅极介电层优选为传统的二氧化硅层。

半导体元件210尚包括LDD212。由于本优选实施例所提供的半导体元件210为n型半导体元件，因此LDD212为n型LDD。且半导体元件210的栅极结构周围的侧壁尚包括间隙壁214；间隙壁214优选为复合膜层的结构。半导体元件210还包括n型源极/漏极216，与用以降低接触界面的电阻的金属硅化物218。如前所述，本优选实施例亦可采用SEG方法，利用含有SiC的外延层制作n型源极/漏极216。而在半导体元件210与基底200上依序形成有CESL230与ILD层232。上述形成栅极结构、LDD212、间隙壁214、源极/漏极216、金属硅化物218、CESL230与ILD层232等元件的步骤为该领域中普通技术恩怨所熟知，故于此不再赘述。

请继续参阅图8。接下来，进行平坦化工艺移除部分的ILD层232、CESL230与图案化硬掩模，而暴露出虚置栅极层的顶部。随后，进行蚀刻工艺移除虚置栅极层与栅极介电层，而形成栅极沟槽208。如前所述，由于本优选实施例采用后栅极介电层工艺整合，因此栅极介电层与虚置栅极层一同移除，故基底200或介质层(图未示)暴露于栅极沟槽208的底部。

请仍然参阅图8。随后，依序于基底200上与栅极沟槽208内形成high-K栅极介电层222与作为底部阻障层的TiN层224，此外亦可视产品或工艺所需于TiN层224上形成TaN层(图未示)。而在形成TiN层224之后于基底200上与栅极沟槽208内形成TiAl层240，用以作为功函数金属层。在本优选实施例中，TiAl层240为单层结构，但本优选实施例亦不限形成具有钛/铝双层结构的功函数金属层。

如前所述，形成功函数金属层240，即形成铝化钛层或钛/铝双层结构时，于真空状态中进行。而在形成TiAl层240之后，于不移除真空状态的前提之下，同位地进行热处理250。换句话说，形成功函数金属层240的步骤与热处理250同位进行于真空环境中。在本优选实施例中，热处理250的实施温度与实施时间，以及可采用的型式与第一优选实施例相同，故于此亦不再赘述。

如前所述，热处理250是用以使功函数金属层240进行相变化，也就是使TiAl层240进行相变化而形成TiAl₃功函数金属层240a。更重要的是，在TiAl层240进行相变化形成TiAl₃功函数金属层240a时，该层内的铝会往TiN层224与high-K栅极介电层222界面的方向扩散移动，并抵达high-K栅极介电层222的表面，由此调整栅极结构的功函数。而通过同位进行的热处理，可增进铝的扩散，而调整栅极结构的功函数至理想的n型栅极功函数预设值：3.9eV～4.3eV。另外，由于热处理250是在不移除真空状态的前提下进行，因此可避免TiAl层240接触空气而产生任何不利于电性表现的氧化物或氮化物。

请参阅图9。在进行热处理250以形成TiAl₃功函数金属层240a后，于TiAl₃功函数金属层上形成顶部阻障层242，例如TiN层，随后移除该真空环境。此外可在移除真空环境之后，获得包括TiON的顶部阻障层242。而在形成顶部阻障层242之后，如图9所示，在于基底200上形成填满栅极沟槽208的低阻抗金属层244，例如铝层，但不限于此。

请参阅图10。最后，进行平坦化工艺，例如CMP工艺，用以移除多余的低阻抗金属层244、顶部阻障层242、TiAl₃功函数金属层240a、底部阻障层224与high-K栅极介电层222，而完成金属栅极结构220a的制作。且如图10所示，本优选实施例中金属栅极结构220a的high-K栅极介电层222、底部阻障层224、TiAl₃功函数金属层240a与顶部阻障层242的剖面结构具有U型形状。同样地，本实施例亦可再选择性去除ILD层232与CESL230等，然后重新形成CESL与介电层，以有效提升MOS晶体管的电性表现。

根据本第二优选实施例所提供的金属栅极结构220a的制作方法，与后栅极介电层工艺整合，并利用同位进行的热处理使TiAl功函数金属层240进行相变化而形成TiAl₃功函数金属层240a；同时提升铝的扩散率而达到调整金属栅极的功函数至预期的3.9～4.3eV的目的。换句话说，根据本优选实施例所提供的制作方法，可提供具有理想的功函数预设值的金属栅极结构220a。

综上所述，本发明提供采用后栅极工艺，且可与前栅极介电层工艺或后栅极介电层工艺整合的金属栅极制作方法，该制作方法是利用同位进行的热处理使功函数金属进行相变化，而形成TiAl₃功函数金属层；同时提升铝的扩散率，而达到调整金属栅极的功函数至预期的3.9～4.3eV的目的。据此，本发明所提供的金属栅极的制作方法可提供具有较高可靠度的N型金属栅极结构。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (12)

1.一种金属栅极结构的制作方法，包括：

提供基底，且该基底上依序形成有高介电常数栅极介电层与底部阻障层；

于该基底上形成功函数金属层；

对该功函数金属层同位进行真空环境中的热处理；以及

于该功函数金属层上再同位形成顶部阻障层，且该顶部阻障直接接触该功函数金属层。

2.如权利要求1所述的制作方法，其中该功函数金属层包括单层结构或双层结构。

3.如权利要求2所述的制作方法，其中该单层结构包括铝化钛层。

4.如权利要求2所述的制作方法，其中该双层结构包括钛/铝双层结构。

5.如权利要求1所述的制作方法，其中该热处理的实施温度介于400℃至460℃。

6.如权利要求1所述的制作方法，其中该热处理的实施时间介于2分钟至10分钟。

7.如权利要求1所述的制作方法，其中该热处理包括快速热处理、激光尖峰退火处理或热炉管处理。

8.如权利要求1所述的制作方法，其中该热处理是用以使该功函数金属层进行相变化，而形成三铝化钛功函数金属层。

9.如权利要求1所述的制作方法，其中形成该功函数金属层的步骤、进行该热处理的步骤、与形成该顶部阻障层的步骤同位进行于真空环境中。

10.如权利要求9所述的制作方法，还包括：

于形成该顶部阻障层之后移除该真空环境。

11.如权利要求9所述的制作方法，还包括于该顶部阻障层上形成低阻抗金属层的步骤。

12.如权利要求11所述的制作方法，还包括进行平坦化工艺的步骤，于形成该低阻抗金属层之后进行。