CN101154048A - 双镶嵌结构形成方法 - Google Patents
双镶嵌结构形成方法 Download PDFInfo
- Publication number
- CN101154048A CN101154048A CNA2006101169027A CN200610116902A CN101154048A CN 101154048 A CN101154048 A CN 101154048A CN A2006101169027 A CNA2006101169027 A CN A2006101169027A CN 200610116902 A CN200610116902 A CN 200610116902A CN 101154048 A CN101154048 A CN 101154048A
- Authority
- CN
- China
- Prior art keywords
- antireflecting coating
- dual
- layer
- photoresist layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种双镶嵌结构形成方法，包括：形成双镶嵌基体，所述双镶嵌基体包含顺序叠加的刻蚀终止层、介质层、第一抗反射涂层及图案化的第一光致抗蚀剂层；顺序刻蚀第一抗反射涂层、介质层，形成通孔；移除图案化的第一光致抗蚀剂层及第一抗反射涂层；涂覆第二抗反射涂层；利用确定机台完成所述第二抗反射涂层的第一烘干过程；利用上述机台或另一机台完成所述第二抗反射涂层的第二烘干过程，并形成图案化所述第二光致抗蚀剂层；刻蚀第二抗反射涂层及介质层，并去除通孔底部刻蚀终止层，形成沟槽。可在集成电路的制造过程中不必引入附加工艺或强化生产调度即可有效抑制光致抗蚀剂中毒现象发生。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种双镶嵌结构形成方法。
背景技术
随着集成电路向深亚微米尺寸发展，器件尺寸的缩小使得金属导线的电阻值上升，同时寄生电容效应变得愈发严重。近年来，通过在集成电路中制作具有高可靠度和低成本的内连线，即使用低介电常数的介电层及低电阻值的金属材料的双镶嵌工艺，来降低金属导线的电阻值及器件内的寄生电容效应。
图1为说明现有方法中形成双镶嵌结构的流程示意图，如图1所示，现有双镶嵌方法为：首先，在下层材料表面顺序叠加刻蚀终止层、介质层、第一抗反射涂层及图案化的第一光致抗蚀剂层，形成双镶嵌基体，并顺序刻蚀第一抗反射涂层、介质层，形成通孔；随后，移除图案化的第一光致抗蚀剂层及第一抗反射涂层，并选定操作机台，形成第二抗反射涂层，第二抗反射涂层覆盖介质层表面并填充通孔；利用上述机台或另一机台形成第二光致抗蚀剂层，并图案化第二光致抗蚀剂层；最后，刻蚀第二抗反射涂层及预定厚度的介质层后，移除图案化的第二光致抗蚀剂层及第二抗反射涂层，并去除刻蚀终止层，形成沟槽。但实际生产发现，应用此方法刻蚀后的沟槽内表面通常具有聚合物块状凸起及侧壁结构缺陷，业界将此现象归结为由于光致抗蚀剂层性质变异，即光致抗蚀剂层的毒化现象引起的。所述光致抗蚀剂层的毒化是由于介质中的碱性气体进入第二光致抗蚀剂层，并在第二光致抗蚀剂层曝光后中和曝光后的第二光致抗蚀剂层中的酸性成分所造成的。
现有方法中通常通过形成阻障层，进而利用阻挡层阻止介质层与光致抗蚀剂的直接接触，即利用阻挡层阻止介质层中的碱性气体进入光致抗蚀剂层，继而控制光致抗蚀剂中毒现象的发生。详见中国专利“02105710.9”和“02128694.9”。即现有方法中为阻止光致抗蚀剂中毒现象的发生，需引入附加工艺，使得集成电路的制作工艺趋于复杂化，延长了产品的生产周期。若能在不引入附加工艺的前提下形成在刻蚀过程中无光致抗蚀剂中毒现象发生的双镶嵌结构，则既可解决现有技术中存在的问题，又不会引起现行制作工艺的复杂化。
分析发现，在通孔刻蚀及刻蚀后清洗过程中会产生氨气(NH3)等碱性气体，此气体中的大部分随刻蚀过程中动态气流排出，但仍有部分碱性气体扩散至介质层中，且扩散至介质层中的部分碱性气体在第二抗反射涂层的形成过程中扩散至第二抗反射涂层中。若形成第二抗反射涂层与后续步骤间的间隔时间过长，此气体便有足够的时间扩散至第二抗反射涂层顶部，进而在形成第二光致抗蚀剂层的过程中进入第二光致抗蚀剂层，并在第二光致抗蚀剂层曝光后中和曝光后的第二光致抗蚀剂层中的酸性成分，造成光致抗蚀剂中毒，致使通过第二光致抗蚀剂层的图案化过程无法得到完整的设计图形，影响沟槽刻蚀效果。由此，如何减少上述碱性气体在第二抗反射涂层中的扩散成为抑制光致抗蚀剂中毒现象的发生的主要指导方向。通常，第二抗反射涂层的形成过程包含两个烘干步骤，即第一烘干步骤和第二烘干步骤，上述碱性气体在第二烘干步骤后相对于第一烘干步骤后具有更强的扩散能力，而现有工艺中通常将形成第二抗反射涂层与后续步骤间的间隔时间安排在形成第二抗反射涂层的第二烘干步骤之后，为降低上述碱性气体在第二抗反射涂层中的扩散，通常将形成第二光致抗蚀剂层步骤前所需的等待时间控制在0.5小时以内，如此，虽可抑制光致抗蚀剂中毒现象的发生，但也对生产调度提出了相当高的要求。
若能在不形成光致抗蚀剂中毒缺陷的同时，既能减少上述碱性气体在第二抗反射涂层中的扩散，又能允许在形成第二光致抗蚀剂层步骤前有足够的等待时间，即增强生产调度的灵活性，将极大地满足生产要求。
发明内容
本发明提供了一种双镶嵌结构形成方法，使得在集成电路的制造过程中不必引入附加工艺或强化生产调度即可有效抑制光致抗蚀剂中毒现象发生。
本发明提供的一种双镶嵌结构形成方法，包括：
形成双镶嵌基体，所述双镶嵌基体包含顺序叠加的刻蚀终止层、介质层、第一抗反射涂层及图案化的第一光致抗蚀剂层；
顺序刻蚀第一抗反射涂层、介质层，形成通孔；
移除图案化的第一光致抗蚀剂层及第一抗反射涂层；
涂覆第二抗反射涂层；
利用确定机台完成所述第二抗反射涂层的第一烘干过程；
利用上述机台或另一机台完成所述第二抗反射涂层的第二烘干过程，并形成图案化所述第二光致抗蚀剂层；
刻蚀第二抗反射涂层及介质层，并去除通孔底部刻蚀终止层，形成沟槽。
所述第二抗反射涂层的第一烘干过程与第二烘干过程的间隔时间范围为0～72小时；所述抗反射涂层材料包括氮氧化硅、碳氧化硅以及深紫外光吸收氧化物等材料中的一种或其组合；所述介质层材料包括黑钻石、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、有机聚合物材料如聚酰亚胺、有机硅氧烷聚合物、聚亚芳基醚、碳掺杂硅酸盐玻璃、倍半硅氧烷玻璃、氟化或非氟化硅酸盐玻璃、金刚石状无定形碳以及芳族烃聚合物等材料中的一种或其组合；所述第二抗反射涂层的第一烘干温度为100～150摄氏度；所述第二抗反射涂层的第二烘干温度为200～300摄氏度；所述第二光致抗蚀剂层的烘干温度为90～110摄氏度。
与现有技术相比，本发明具有以下优点：
1.通过改变形成第二光致抗蚀剂层前所需等待时间所处各步骤间的间隔时段，使得在集成电路的制造过程中不必引入附加工艺即可有效抑制光致抗蚀剂中毒现象发生；
2.通过将形成第二光致抗蚀剂层前所需的等待时间移至所述第二抗反射涂层的第一烘干过程之后，使得在相同的等待时间内扩散至第二抗反射涂层中的碱性气体减少，继而没有足够的碱性气体扩散至第二光致抗蚀剂层，进而不再发生光致抗蚀剂中毒现象；
3.通过将形成第二光致抗蚀剂层前所需的等待时间移至所述第二抗反射涂层的第一烘干过程之后，可延长此等待时间，且无光致抗蚀剂中毒现象发生，极大地增强了生产安排的灵活性。
附图说明
图1为说明现有方法中形成双镶嵌结构的流程示意图；
图2为说明本发明方法实施例的形成双镶嵌结构的流程示意图；
图3A～3F为说明本发明方法实施例的双镶嵌结构形成方法示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于具有本发明优势的本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为说明本发明方法实施例的形成双镶嵌结构的流程示意图，如图2所示，应用本发明提供的方法形成双镶嵌结构的步骤包括：在下层材料表面顺序叠加刻蚀终止层、介质层、第一抗反射涂层及图案化的第一光致抗蚀剂层，形成双镶嵌基体；顺序刻蚀第一抗反射涂层、介质层，形成通孔；移除图案化的第一光致抗蚀剂层及第一抗反射涂层；利用确定的机台旋涂第二抗反射涂层，并完成所述第二抗反射涂层的第一烘干过程，所述第二抗反射涂层覆盖介质层表面并填充通孔；利用上述机台或另一机台完成所述第二抗反射涂层的第二烘干过程，并形成图案化所述第二光致抗蚀剂层；刻蚀第二抗反射涂层及预定厚度的介质层后，移除图案化的第二光致抗蚀剂层及第二抗反射涂层，并去除通孔底部刻蚀终止层，形成沟槽。
图3为说明本发明方法实施例的双镶嵌结构形成方法示意图，如图所示，应用本发明提供的方法形成双镶嵌结构的具体步骤包括：
首先，如图3A所示，在下层材料10表面顺序叠加刻蚀终止层20、介质层30、第一抗反射涂层40及图案化的第一光致抗蚀剂层50，形成双镶嵌基体。
所述抗反射涂层40材料包括氮氧化硅(SiON)、碳氧化硅(SiOC)以及深紫外光吸收氧化物(Deep Ultraviolet Absorbing Oxide，DUO)等材料中的一种或其组合；所述介质层30材料包括黑钻石(Black Diamond，BD)、氟硅玻璃(FSG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)、有机聚合物材料如聚酰亚胺、有机硅氧烷聚合物、聚亚芳基醚、碳掺杂硅酸盐玻璃、倍半硅氧烷玻璃、氟化或非氟化硅酸盐玻璃、金刚石状无定形碳以及芳族烃聚合物等材料中的一种或其组合；所述刻蚀终止层20材料包括氮化硅(Si3N4)以及碳化硅(SiC)等。
所述形成介质层30、抗反射涂层40及光致抗蚀剂层50的方法可采用任何传统的工艺，涉及的技术方案在任何情况下均未被视作本发明的组成部分，在此不再赘述。
然后，如图3B所示，顺序刻蚀第一抗反射涂层40、介质层30，形成通孔80。
随后，如图3C所示，移除图案化的第一光致抗蚀剂层50及第一抗反射涂层40。
继而，如图3D所示，利用确定的机台旋涂第二抗反射涂层60，并完成所述第二抗反射涂层的第一烘干过程。
所述第二抗反射涂层60覆盖介质层表面并填充通孔；所述第二抗反射涂层的烘干过程包括第一烘干过程及第二烘干过程，所述第一烘干过程及第二烘干过程分别具有第一烘干温度及第二烘干温度；所述第二烘干温度高于所述第一烘干温度；所述第一烘干过程用以去除所述第二抗反射涂层材料中的溶剂成分，以形成所述第二抗反射涂层的初步固化；所述第二烘干过程用以通过高温进行所述抗反射涂层的回流及修复过程，以形成表面平整且具有规则内部结构的抗反射涂层。
由于上述的通孔刻蚀及刻蚀后的清洗过程中会在通孔内或通孔周边介质层中产生氨气(NH3)等碱性气体，此碱性气体在经历高温过程后，经过一定的时间，会在所述第二抗反射涂层中发生扩散。当前的实际生产过程中，所述第二抗反射涂层的第一烘干过程和第二烘干过程在同一操作机台上进行；而所述第二光致抗蚀剂层的烘干过程可在另一操作机台上进行。所述第二光致抗蚀剂层的烘干过程在同一操作机台上进行时，若更换操作机台的间隔时间过长，即在进行后续图案化第二光致抗蚀剂层之前存留时间过长，此碱性气体将会扩散至第二抗反射涂层顶部，并在形成第二光致抗蚀剂层的过程中进入第二光致抗蚀剂层，进而在第二光致抗蚀剂层曝光后中和曝光后的第二光致抗蚀剂层中的酸性成分，造成光致抗蚀剂中毒。
当前，为降低上述碱性气体在第二抗反射涂层中的扩散，通常将形成第二光致抗蚀剂层步骤前所需的等待时间控制在0.5小时以内，对生产调度的要求非常严格，不利于灵活地进行生产安排。
本发明提供的方法为将所述形成第二光致抗蚀剂层前所需的等待时间移至所述第二抗反射涂层的第一烘干过程之后，即实际操作时，所述第二抗反射涂层的第二烘干过程与形成第二光致抗蚀剂层的过程在同一操作机台上进行；而所述第二抗反射涂层的第一烘干过程可在另一操作机台上进行，以使得所述平整化第二抗反射涂层与形成所述第二光致抗蚀剂层的步骤可顺序进行，进而将形成所述平整化的第二抗反射涂层与第二光致抗蚀剂层的时间间隔降至最小，以缩短此碱性气体在所述抗反射涂层在回流及修复过程后的扩散时间；同时，上述碱性气体在第一烘干步骤后相对于第二烘干步骤后具有更弱的扩散能力，将形成第二光致抗蚀剂层前所需的等待时间移至所述第二抗反射涂层的第一烘干过程之后，可使得在相同的等待时间内扩散至第二抗反射涂层中的碱性气体减少，继而没有足够的碱性气体扩散至第二光致抗蚀剂层，进而不再发生光致抗蚀剂中毒现象；此外，通过将形成第二光致抗蚀剂层前所需的等待时间移至所述第二抗反射涂层的第一烘干过程之后，还可延长此等待时间，且无光致抗蚀剂中毒现象发生。
作为本发明的实施例，所述第二抗反射涂层的第一烘干温度为100～150摄氏度：所述第二抗反射涂层的第一烘干过程与第二烘干过程的间隔时间范围为0～72小时。
随后，如图3E所示，利用上述机台或另一机台完成所述第二抗反射涂层60的第二烘干过程，并形成图案化所述第二光致抗蚀剂层70。
作为本发明的实施例，所述第二抗反射涂层的第二烘干温度为200～300摄氏度；所述第二光致抗蚀剂层的烘干温度为90～110摄氏度。
所述图案化第二光致抗蚀剂层包含第二光致抗蚀剂的曝光、显影步骤。
进而，如图3F所示，刻蚀第二抗反射涂层60及预定厚度的介质层30后，移除图案化的第二光致抗蚀剂层70及第二抗反射涂层60，并去除通孔底部刻蚀终止层20，形成沟槽90。
所述预定厚度根据产品要求确定，所述预定厚度小于介质层厚度。
所述刻蚀第一抗反射涂层及介质层以形成通孔、移除第一光致抗蚀剂层及第一抗反射涂层的方法以及刻蚀第二抗反射涂层及介质层以形成沟槽的方法可采用任何传统的工艺，涉及的技术方案在任何情况下均未被视作本发明的组成部分，在此不再赘述。
需强调的是，上述实施例中的双镶嵌结构仅用于举例的目的，所述双镶嵌结构仍可包括其它公知的附加层；此外，图示各层也不是都必须存在，如抗反射涂层即可根据实际需要使用；图示各层可部分或全部用其它不同层代替。特别地，在上述双镶嵌结构中增加或去除部分膜层，如将所述介质层分为第一介质层及第二介质层，或在所述第一介质层及第二介质层之间增加第二刻使终止层，均不影响本发明方法的实施。
采用本发明提供的方法，通过改变形成第二光致抗蚀剂层前所需等待时间所处各步骤间的间隔时段，使得在集成电路的制造过程中不必引入附加工艺即可有效抑制光致抗蚀剂中毒现象发生；通过将形成第二光致抗蚀剂层前所需的等待时间移至所述第二抗反射涂层的第一烘干过程之后，使得在相同的等待时间内扩散至第二抗反射涂层中的碱性气体减少，继而没有足够的碱性气体扩散至第二光致抗蚀剂层，进而不再发生光致抗蚀剂中毒现象；通过将形成第二光致抗蚀剂层前所需的等待时间移至所述第二抗反射涂层的第一烘干过程之后，可延长此等待时间，且无光致抗蚀剂中毒现象发生，极大地增强了生产安排的灵活性。
尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (7)
1.一种双镶嵌结构形成方法，包括：
形成双镶嵌基体，所述双镶嵌基体包含顺序叠加的刻蚀终止层、介质层、第一抗反射涂层及图案化的第一光致抗蚀剂层；
顺序刻蚀第一抗反射涂层、介质层，形成通孔；
移除图案化的第一光致抗蚀剂层及第一抗反射涂层；
涂覆第二抗反射涂层；
利用确定机台完成所述第二抗反射涂层的第一烘干过程；
利用上述机台或另一机台完成所述第二抗反射涂层的第二烘干过程，并形成图案化所述第二光致抗蚀剂层；
刻蚀第二抗反射涂层及介质层，并去除通孔底部刻蚀终止层，形成沟槽。
2.根据权利要求1所述的双镶嵌结构形成方法，其特征在于：所述第二抗反射涂层的第一烘干过程与第二烘干过程的间隔时间范围为0～72小时。
3.根据权利要求1所述的双镶嵌结构形成方法，其特征在于：所述抗反射涂层材料包括氮氧化硅、碳氧化硅以及深紫外光吸收氧化物等材料中的一种或其组合。
4.根据权利要求1所述的双镶嵌结构形成方法，其特征在于：所述介质层材料包括黑钻石、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃、有机聚合物材料如聚酰亚胺、有机硅氧烷聚合物、聚亚芳基醚、碳掺杂硅酸盐玻璃、倍半硅氧烷玻璃、氟化或非氟化硅酸盐玻璃、金刚石状无定形碳以及芳族烃聚合物等材料中的一种或其组合。
5.根据权利要求1所述的双镶嵌结构形成方法，其特征在于：所述第二抗反射涂层的第一烘干温度为100～150摄氏度。
6.根据权利要求1所述的双镶嵌结构形成方法，其特征在于：所述第二抗反射涂层的第二烘干温度为200～300摄氏度。
7.根据权利要求1所述的双镶嵌结构形成方法，其特征在于：所述第二光致抗蚀剂层的烘干温度为90～110摄氏度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101169027A CN101154048A (zh) | 2006-09-30 | 2006-09-30 | 双镶嵌结构形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101169027A CN101154048A (zh) | 2006-09-30 | 2006-09-30 | 双镶嵌结构形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101154048A true CN101154048A (zh) | 2008-04-02 |
Family
ID=39255772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101169027A Pending CN101154048A (zh) | 2006-09-30 | 2006-09-30 | 双镶嵌结构形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101154048A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106019816A (zh) * | 2016-05-16 | 2016-10-12 | 上海华力微电子有限公司 | 一种减少光刻胶中毒的方法 |
-
2006
- 2006-09-30 CN CNA2006101169027A patent/CN101154048A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106019816A (zh) * | 2016-05-16 | 2016-10-12 | 上海华力微电子有限公司 | 一种减少光刻胶中毒的方法 |
| CN106019816B (zh) * | 2016-05-16 | 2019-08-20 | 上海华力微电子有限公司 | 一种减少光刻胶中毒的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7709373B1 (en) | System and method for imprint lithography to facilitate dual damascene integration in a single imprint act | |
| US6720256B1 (en) | Method of dual damascene patterning | |
| US9373580B2 (en) | Dual hard mask lithography process | |
| US8466068B2 (en) | Methods and apparatus for forming memory lines and vias in three dimensional memory arrays using dual damascene process and imprint lithography | |
| CN101266941B (zh) | 双镶嵌制造工艺 | |
| US20050277277A1 (en) | Dual damascene process | |
| US8227336B2 (en) | Structure with self aligned resist layer on an interconnect surface and method of making same | |
| US7235474B1 (en) | System and method for imprint lithography to facilitate dual damascene integration with two imprint acts | |
| US6638853B1 (en) | Method for avoiding photoresist resist residue on semioconductor feature sidewalls | |
| US20150331317A1 (en) | Photoresist and Method | |
| US20180102282A1 (en) | Means to decouple the diffusion and solubility switch mechanisms of photoresists | |
| CN101154048A (zh) | 双镶嵌结构形成方法 | |
| CN101154047B (zh) | 返工处理方法 | |
| KR100861173B1 (ko) | 액침 노광 공정을 이용한 반도체 소자의 패턴 형성 방법 | |
| CN101320683A (zh) | 再加工半导体衬底的方法和形成半导体器件的图案的方法 | |
| US20220260918A1 (en) | Pattern formation method and material for manufacturing semiconductor devices | |
| US20080227287A1 (en) | Method For Dual Damascene Process | |
| US10770293B2 (en) | Method for manufacturing a semiconductor device | |
| US7279267B2 (en) | Method for manipulating the topography of a film surface | |
| Takei et al. | New advanced BARC and gap fill materials based on sublimate reduction for 193nm lithography | |
| Takei | Resist poisoning studies of gap fill materials for patterning metal trenches in via-first dual damascene process | |
| US20030170992A1 (en) | Method of passivating and/or removing contaminants on a low-k dielectric/copper surface | |
| Dall'Asta et al. | Marangoni effect-based under-layer for a Dual Damascene via-first approach: a scalable solution to the unwanted photoresist swing effect | |
| CN101728260B (zh) | 通孔刻蚀方法 | |
| US7375030B2 (en) | Method to assay sacrificial light absorbing materials and spin on glass materials for chemical origin of defectivity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20080402 |