CN109216165B - 多重图形及半导体器件的制造方法 - Google Patents

Abstract

本发明提供一种多重图形及半导体器件的制造方法，通过一次光刻刻蚀工艺刻蚀硬掩膜层形成第一图形，然后通过原位自生工艺和选择性去除工艺，可以在所述第一图形的基础上形成多重图形，由此省略了现有的双重曝光技术中的第二次光刻刻蚀工艺，从而可以将第二次光刻刻蚀工艺的成本节约下来，并避免第二次光刻刻蚀工艺造成的图形缺陷以及返工问题，最终制造出更小线宽的半导体器件。

Description

多重图形及半导体器件的制造方法

技术领域

本发明涉及集成电路制造技术领域，尤其涉及一种多重图形及半导体器件的制造方法。

背景技术

随着集成电路设计的最小线宽和间距的不断缩小，当曝光线条的特征尺寸接近于曝光系统的理论分辨极限时，光刻成像就会发生严重的畸变，从而导致光刻图形质量的严重下降。双重曝光(Double Pattern)技术和自对准四重图形(SAQP：Self-alignedQuadruple Patterning)技术的应用，可以大大减小光学邻近效应的影响，并减轻单模收缩(single pattern shrinkage)的问题，实现更小的图形特征尺寸(Critical dimension，CD)。

然而上述的双重曝光(Double Pattern)技术和自对准四重图形曝光(SAQP：Self-aligned Quadruple Patterning)技术，工艺复杂，成本高，而且当集成电路芯片工艺进入到7nm及以下节点后，应用这些技术后的光刻后尺寸(ADI CD)不能像以前预期的那样进一步降低，无法满足制程线宽进一步微缩的要求。

发明内容

本发明的目的在于一种多重图形及半导体器件的制造方法，能够降低成本，减少工序，满足制程线宽的进一步微缩要求。

为了实现上述目的，本发明提供一种多重图形的制造方法，包括以下步骤：

提供半导体衬底，在所述半导体衬底表面上依次形成硬掩膜层以及图案化光刻胶层；

以所述图案化光刻胶层为掩膜，刻蚀所述硬掩膜层，以形成第一图形；

采用原位自生工艺在所述第一图形的侧壁上形成预定厚度的侧墙；

去除所述第一图形，以形成多重图形。

可选的，所述原位自生工艺采用的气体包含氢气和/或氩气。

可选的，所述硬掩膜层包含掺杂剂，所述原位自生工艺为原位析出工艺，采用原位析出工艺使所述第一图形的侧壁上析出所述掺杂剂以形成所述侧墙。

可选的，所述掺杂的掩膜层中的掺杂剂为过渡金属元素或者非金属元素。

可选的，所述过渡金属元素包括镁(Mg)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、铜(Cu)、银(Ag)和锌(Zn)中的至少一种。所述非金属元素包括氮(N)、碳(C)、硼(B)和磷(P)中的至少一种。

可选的，所述原位自生工艺为原位掺杂工艺或者原位外延生长工艺，采用原位掺杂工艺或者原位外延生长工艺使所述第一图形的侧壁上形成所述预定厚度的侧墙。

可选的，所述硬掩膜层的材料为多晶硅、非晶硅、纯金属、合金或金属化合物。

可选的，所述纯金属为铜、铝、金、银、钽、钛、镍或钨，所述合金包括铜、铝、金、银、钽、钛、镍和钨中的两种以上。

可选的，所述金属化合物为金属氮化物、金属氧化物、金属碳化物、金属硅化物、金属硼化物或金属磷化物。

可选的，所述侧墙的材料为氧化物、碳化物、氮化物、硼化物、硅化物、磷化物或金属。

可选的，所述硬掩膜层和所述图案化光刻胶层之间还形成有刻蚀停止层；以所述图案化光刻胶层为掩膜，刻蚀所述硬掩膜层，以形成第一图形的过程包括：以所述图案化光刻胶层为掩膜，刻蚀所述刻蚀停止层至所述硬掩膜层表面；然后，去除所述图案化光刻胶层；接着，以所述刻蚀停止层为掩膜，刻蚀所述硬掩膜层，以形成第一图形。

可选的，所述刻蚀停止层的材料为氮化硅(SiNx)、碳化硅(SiC)、氧氮化硅(SiON)、氧碳化硅(SiOC)和碳氮化硅(SiCN)中的至少一种。

可选的，所述刻蚀停止层和所述图案化光刻胶层之间还形成有覆盖层；以所述图案化光刻胶层为掩膜，刻蚀所述硬掩膜层，以形成第一图形的过程包括：以所述图案化光刻胶层为掩膜，依次刻蚀所述覆盖层和刻蚀停止层至所述硬掩膜层表面，然后去除所述图案化光刻胶层和覆盖层，接着，以所述刻蚀停止层为掩膜，刻蚀所述硬掩膜层，以形成第一图形。

可选的，所述覆盖层包括未掺杂二氧化硅基材料、掺杂二氧化硅基材料、有机硅酸盐玻璃、多孔硅酸盐玻璃、氮化硅基材料、氮氧化硅基材料、碳化硅基材料、有机聚合物材料、无定形碳和含硅抗反射涂料中的至少一种。

可选的，所述多重图形的制造方法还包括：

选择性去除所述第一图形后，所述侧墙形成所述多重图形；或者在选择性去除所述第一图形之后，再次采用原位自生工艺在所述侧墙的侧壁上形成子侧墙，去除所述侧墙，所述子侧墙形成所述多重图形。

本发明提供一种半导体器件的制造方法，包括以下步骤：

采用上述的多重图形的制造方法，在一半导体衬底表面上形成多重图形；

以所述多重图形为掩膜，刻蚀所述半导体衬底，以形成半导体器件。

可选的，所述半导体衬底包括半导体基底以及形成在所述半导体基底表面上的待刻蚀层，以所述多重图形为掩膜，至少刻蚀所述待刻蚀层，以形成半导体器件。

可选的，所述半导体衬底还包括形成在所述待刻蚀层表面的刻蚀保护层，所述刻蚀保护层的材料为氮化硅、碳化硅、氧氮化硅、氧碳化硅和碳氮化硅中的至少一种。

与现有技术相比，本发明的技术方案具有以下有益效果：

通过一次光刻刻蚀(LE)工艺刻蚀硬掩膜层形成第一图形，然后通过原位自生工艺和选择性去除工艺，可以在所述第一图形的基础上形成多重图形，由此省略了现有的双重曝光技术中的第二次光刻刻蚀(LE)工艺，从而可以将第二次光刻刻蚀(LE)工艺的成本节约下来，并避免第二次光刻刻蚀(LE)工艺造成的图形缺陷以及返工问题。

附图说明

图1A至1E是一种双重图形的形成方法中的器件结构剖面示意图；

图2是本发明一个实施例的多重图形的制造方法的流程图；

图3A至3D是本发明一实施例的多重图形的制造方法中器件结构剖面示意图；

图4A至4D是本发明另一实施例的多重图形的制造方法中器件结构剖面示意图；

图5A至5E是本发明又一实施例的多重图形的制造方法中器件结构剖面示意图。

具体实施方式

一种采用双重曝光技术形成双重图形的方法，包括以下步骤：

首先，请参考图1A，提供半导体衬底100，在所述半导体衬底100表面上依次形成底层SiOC 101(作为刻蚀保护层)、硬掩膜层102(可以为氮化钛，TiN)，顶层SiOC 103(作为传输两次光刻图案的盖料层以及刻蚀停止层)、第一有机分布层(Organicdistribut1nLayer,ODL)104、第一含硅抗反射涂层(Si-ARC)105以及第一图案化光刻胶层106(光刻工艺形成)，其中所述第一图案化光刻胶层106上的图案定义了所要形成第一图形103a；

然后，请参考图1B，以所述第一图案化光刻胶层106为掩膜，蚀刻所述第一Si-ARC层105、第一ODL层104以及顶层SiOC 103，以在顶层SiOC 103中形成第一图形；去除第一图案化光刻胶层106、第一Si-ARC层105以及第一ODL层104；

接着，在顶层SiOC 103以及硬掩膜层102表面上形成第二ODL层107、第二Si-ARC层108以及第二图案化光刻胶层109(光刻工艺形成)；

之后，请参考图1D，以所述第二图案化光刻胶层109为掩膜，蚀刻所述第二Si-ARC层108、第二ODL层107以及顶层SiOC 103，以在顶层SiOC 103中形成第二图形，实质上顶层SiOC 103的特征尺寸(CD)被缩小；去除第二图案化光刻胶层109、第二Si-ARC层108以及第二ODL层107；

以具有第二图形的顶层SiOC 103为掩膜，刻蚀硬掩膜层102，以形成图案化硬掩膜层。

上述的双重图形的形成方法中，硬掩膜层102表面上具有用于传输两次光刻图案的盖料层，当第二图案化光刻胶层109的形成失败，和/或，以第二图案化光刻胶层109为掩膜，刻蚀第二Si-ARC层108和第二ODL层107失败时，会重新返工，即具有第一图形的顶层SiOC 103的基础上再次进行第二光刻刻蚀工艺，这种方式虽然能够保证光刻图案的效果，但是返工时需要从具有第一图形的顶层SiOC 103表面上剥除之前损坏的第二图案化光刻胶层109、第二Si-ARC层108和第二ODL层107，这可能会导致具有第一图形的顶层SiOC 103的部分损耗以及其中的第一图形的CD更改，进而造成最终形成的图案化硬掩膜层中图案不符合要求，例如，当第一图案化光刻胶层106和第二图案化光刻胶层109定义的沟槽尺寸和形状一致时，容易造成最终形成的图案化硬掩膜层中对应的沟槽尺寸和形状不一致。

在为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

请参考图2，本发明提供一种多重图形的制造方法，包括以下步骤：

S1，提供半导体衬底，在所述半导体衬底表面上依次形成硬掩膜层以及图案化光刻胶层；

S2，以所述图案化光刻胶层为掩膜，刻蚀所述硬掩膜层，以形成第一图形；

S3，采用原位自生工艺在所述第一图形的侧壁上形成预定厚度的侧墙；

S4，选择性去除所述第一图形，以形成多重图形。

本发明一实施例中具体采用原位析出工艺或原位掺杂工艺作为所述原位自生工艺来实现本发明的多重图形的制造。下面结合附图2和附图3A至3D对这种方案进行详细的介绍。

请参考图3A，在步骤S1中，提供的半导体衬底300可以包括半导体基底以及半导体基底上的待刻蚀层，所述半导体基底可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulksilicon)基底、锗基底、锗硅基底、砷化镓基底或者绝缘体上锗基底等。所述半导体基底中可以形成有阱、鳍片、浅沟槽隔离结构等。所述待刻蚀层可以包括氧化硅层、氮化硅层、多晶硅层、非晶硅层、低介电常数材料层、高介电常数材料层、无定形碳层和金属层中的一种或几种。在半导体衬底300表面上可以先通过化学气相沉积(CVD)等工艺形成刻蚀保护层301，然后通过CVD、物理气相沉积(PVD)或原子层沉积(ALD)等工艺形成硬掩膜层(HM)302。之后为了提高光刻图案的转移效果，可以在硬掩膜层(HM)302表面上先形成一层刻蚀停止层303，接着通过旋涂工艺、真空蒸镀工艺、溅射沉积工艺或者化学气相沉积工艺等形成至少一层覆盖层，最后在顶层覆盖层表面上进行光刻胶涂覆、曝光、显影等一系列光刻工艺，形成图案化光刻胶层306，图案化光刻胶层306中具有用于形成第一图形302’的图案(理想的垂直刻蚀情况下，图案线宽等于2*D2+D3，开口宽度等于D1)。其中，刻蚀保护层301和刻蚀停止层303的材料可以相同，也可以不同，可以选自氮化硅(SiNx)、碳化硅(SiC)、氧氮化硅(SiON)、氧碳化硅(SiOC)和碳氮化硅(SiCN)中的至少一种，本实施例中，刻蚀保护层301和刻蚀停止层303均为氧碳化硅(SiOC)，SiOC可以防止后续形成的图案化光刻胶层306中渗入硬掩膜层302的N元素，并且后续可以通过湿法刻蚀工艺很容易的去除。

所述硬掩膜层302的选材需根据步骤S3中选用的原位自生工艺的类型决定，当步骤S3中采用原位析出工艺时，所述硬掩膜层302为掺杂的掩膜材料，即硬掩膜层302中包含掺杂剂，所述掺杂剂为过渡金属元素或者非金属元素，所述过渡金属元素包括镁(Mg)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、铜(Cu)、银(Ag)和锌(Zn)中的至少一种，所述非金属元素包括氮(N)、碳(C)、硼(B)和磷(P)中的至少一种。所述掩膜层的材料为多晶硅、非晶硅、纯金属、合金或金属化合物，其中，所述纯金属为铜、铝、金、银、钽、钛、镍或钨；所述合金包括铜、铝、金、银、钽、钛、镍和钨中的至少一种；所述金属化合物为金属氮化物、金属氧化物、金属碳化物、金属硅化物、金属硼化物或金属磷化物；例如掺杂的氮化钛(TiN)层作为所述硬掩膜层302，以用于步骤S3中采用原位析出工艺，但不限于此，此外，硬掩模层302的应力可以由掺杂剂比例和组成来计算。当步骤S3中采用原位掺杂工艺时，所述硬掩膜层302为未掺杂的掩膜层，未掺杂的掩膜层材料为多晶硅、非晶硅、纯金属、合金或金属化合物，其中，所述纯金属为铜、铝、金、银、钽、钛、镍或钨；所述合金包括铜、铝、金、银、钽、钛、镍和钨中的至少一种；所述金属化合物为金属氮化物、金属氧化物、金属碳化物、金属硅化物、金属硼化物或金属磷化物。

优选的，在所述刻蚀停止层303和所述图案化光刻胶层306之间还形成有覆盖层，所述覆盖层包括未掺杂二氧化硅基材料、掺杂二氧化硅基材料、有机硅酸盐玻璃、多孔硅酸盐玻璃、氮化硅基材料、氮氧化硅基材料、碳化硅基材料、有机聚合物材料、无定形碳(α-碳)和含硅抗反射涂料中的至少一种，所述覆盖层主要用于降低在对上覆的光刻胶进行曝光中使用的光的反射、用于提供高蚀刻选择比和低线边缘粗糙度(LER)以及用于提供平坦的表面。本实施例中，所述覆盖层包括有机分布层(ODL)304以及含硅抗反射层(Si-ARC)305，其中有机分布层(ODL)304由吸光性物质和高分子化合物形成的有机聚合物材料，对光或放射线有较大吸光度，与含硅抗反射层(Si-ARC)305等发生混合(不溶于抗蚀剂溶剂)、涂布时或加热干燥时低分子物质不会扩散到涂布在其上的含硅抗反射层(Si-ARC)305中，具有比含硅抗反射层(Si-ARC)305更大的干蚀刻速度。含硅抗反射层(Si-ARC)305主要是当形成图案化光刻胶层306的材料暴露于一定波长的光辐射之下(用来在光刻胶中产生高分辨率图案)时，可以减少图案化光刻胶层306形成时的反射光，并且减少在图案化光刻胶层306中的驻波图案的形成，保护有机分布层(ODL)304及其下方各层不受该图案化光刻胶层306形成时的光辐射的影响。

请参考图3B，在步骤S2中，首先，以图案化光刻胶层306为掩膜，通过干法刻蚀等工艺，依次刻蚀含硅抗反射层(Si-ARC)305、有机分布层(ODL)304以及刻蚀停止层303，刻蚀停止在硬掩膜层302表面，此时图案化光刻胶层306中的图案转移到刻蚀停止层303中；然后，为了避免高深宽比刻蚀工艺的难度，以及避免图案化光刻胶层306、含硅抗反射层(Si-ARC)305、有机分布层(ODL)304等在后续硬掩膜层302刻蚀过程中产生大量的有机聚合物(polymer)而影响硬掩膜层302的刻蚀效果，可以先通过湿法刻蚀工艺等去除图案化光刻胶层306、含硅抗反射层(Si-ARC)305、有机分布层(ODL)304；接着，以刻蚀停止层303为掩膜，刻蚀硬掩膜层302，刻蚀停止层303的图案转移到硬掩膜层302中，即剩余的硬掩膜层形成第一图形302’，此时第一图形302’的线宽为D，间隔(即开口)宽度为D1。步骤S1和S2相当于现有技术中双重曝光技术中的第一次光刻刻蚀过程。

请参考图3B和3C，在步骤S3中，当步骤S1中形成的硬掩膜层302为包含掺杂剂的掩膜层时，第一图形302’中包含所述掺杂剂，可以采用原位析出工艺，在包含氢气(H₂)和/或氩气(Ar)的氛围下，对第一图形302’进行处理，每个第一图形302’的左右侧壁上分别原位析出预定厚度D2的所述掺杂剂，形成侧墙302a，中间剩余的第一图形302b的线宽变为D3＝D-2*D2，D3可以等于D1，也可以不等于D1，这需要根据集成电路的制造要求来确定，当D3等于D1时，各个侧墙302a均匀分布，而当D3不等于D1时，每个第一图形302’左右侧壁上的两个侧墙302a为一组，按组均匀分布，每组内的侧墙间隔相同。当步骤S1中形成的硬掩膜层302为未掺杂的掩膜层时，可以采用原位掺杂工艺，在包含氢气(H₂)和/或氩气(Ar)的氛围下，对第一图形302’的左右侧壁进行一定厚度的掺杂处理，每个第一图形302’的左右侧壁上分别原位掺杂出预定厚度D2的掺杂层，形成侧墙302a，中间剩余的第一图形302b(即步骤S1中形成的硬掩膜层)的线宽变为D3＝D-2*D2。

不管是通过原位析出工艺还是通过原位掺杂工艺形成侧墙302a，所述侧墙302a的材料相应的可以为氧化物、碳化物、氮化物、硼化物、硅化物、磷化物或金属，刻蚀停止层303在形成的侧墙302a过程中持续保护中间剩余的第一图形302b，从而控制形成侧墙302a的线宽。侧墙302a(即析出的物质或者掺杂形成的物质)与中间剩余的第一图形302b的材料性质不同，后续可以通过选择性刻蚀工艺去除。

请参考图3D，在步骤S4中，可以先通过化学机械平坦化工艺去除刻蚀停止层303，暴露出中间剩余的第一图形302b顶部；然后通过湿法腐蚀工艺去除中间剩余的第一图形302b，侧墙302a形成第二图形，即双重图形。

本发明另一实施例中具体采用原位外延生长工艺作为所述原位自生工艺来实现本发明的多重图形的制造。下面主要结合附图2和附图4A至4D，来对本实施例这种方案进行详细的介绍，本实施例最终形成的第二图形与图3A至3D所示的实施例形成的第二图形相同。

请参考图4A，在本实施例的步骤S1中，在半导体衬底300上依次形成刻蚀保护层301、硬掩膜层302、刻蚀停止层303、ODL层304、Si-ARC层305以及图案化光刻胶层306a，与上一实施例的步骤S1相比，半导体衬底300、刻蚀保护层301、刻蚀停止层303、ODL层304、Si-ARC层305的材料和工艺可以分别相同；硬掩膜层302可以是掺杂的掩膜材料，即硬掩膜层302中包含掺杂剂，硬掩膜层302也可以是未掺杂的掩膜材料，即硬掩膜层302不包含掺杂剂，但形成的图案化光刻胶层306a与图3A所示的图案化光刻胶层306中的图形有所区别，图案化光刻胶层306a定义的图形的线宽(理想的垂直刻蚀情况下，图形线宽等于D3)相对较小，开口宽度(理想的垂直刻蚀情况下，开口宽度D10＝2D2+D1)相对较大。

请参考图4B，本实施例的步骤S2中，采用图案化光刻胶层306a为掩膜，刻蚀图案化光刻胶层306a下方相应的覆盖层以及刻蚀停止层303，以将图案化光刻胶层306a中的图案转移到刻蚀停止层303，之后以刻蚀停止层303为掩膜刻蚀硬掩膜层302，形成具有较小线宽D3和较大开口尺寸D10的第一图形302”(即剩余的硬掩膜层302)。

请参考图4C，本实施例的步骤S3中，采用原位外延生长工艺在第一图形302”侧壁上外延生长出预定厚度D2的侧墙302c，相邻的第一图形302”之间紧挨的侧墙302c之间的间距为D1，即D10＝2*D2+D1。侧墙302c与第一图形302”的材料性质不同，可以通过选择性刻蚀工艺去除。侧墙302c的材料可以为氧化物、碳化物、氮化物、硼化物、硅化物、磷化物或金属。

请参考图4C和4D，本实施例的步骤S4中，可以先通过化学机械平坦化工艺去除刻蚀停止层303，暴露出中间的第一图形302”顶部；然后通过湿法腐蚀工艺去除第一图形302”，侧墙302c形成与图3D所示相同的第二图形。

本发明又一实施例中具体采用原位掺杂工艺作为所述原位自生工艺来实现本发明的多重图形的制造。下面主要结合附图2和附图5A至5E来对本实施例这种方案进行详细的介绍，本实施例最终形成的第二图形与图3A至3D所示的实施例形成的第二图形相同。

请参考图5A，在本实施例的步骤S1中，在半导体衬底300上依次形成刻蚀保护层301、硬掩膜层302、刻蚀停止层303、ODL层304、Si-ARC层305以及图案化光刻胶层306a，与上一实施例的步骤S1相比，半导体衬底300、刻蚀保护层301、刻蚀停止层303、ODL层304、Si-ARC层305的材料和工艺可以分别相同，硬掩膜层302中不包含掺杂剂，即其材料是未掺杂的掩膜材料，形成的图案化光刻胶层306a与图4A所示的图案化光刻胶层306a中的图形相同。

请参考图5B，本实施例的步骤S2中，采用图案化光刻胶层306a为掩膜，刻蚀图案化光刻胶层306a下方相应的覆盖层以及刻蚀停止层303，以将图案化光刻胶层306a中的图案转移到刻蚀停止层303，之后以刻蚀停止层303为掩膜刻蚀硬掩膜层302，形成具有较小线宽D3和较大开口尺寸D10的第一图形302”(即剩余的硬掩膜层302)。

请参考图5C和图5D，本实施例的步骤S3中，首先，采用原位掺杂生长工艺在第一图形302”以及刻蚀停止层303的表面上沉积形成掺杂的硬掩膜材料302d，掺杂的硬掩膜材料302d在第一图形302”侧壁上的覆盖厚度不低于预定厚度D2，其中，原位掺杂生长工艺即在沉积硬掩膜材料的同时向所述硬掩膜材料中掺杂进需要的掺杂剂；然后通过侧墙刻蚀工艺刻蚀掺杂的硬掩膜材料302d，以在第一图形302”侧壁上或者在第一图形302”和刻蚀停止层303的侧壁上形成预定厚度D2的侧墙302d’，本实施例中侧墙302d’覆盖在第一图形302”和刻蚀停止层303的侧壁上，相邻的第一图形302”之间紧挨的侧墙302d’之间的间距为D1，即D10＝2*D2+D1。第一图形302”的材料为未掺杂的硬掩膜材料，例如为多晶硅，而侧墙302d’的材料是掺杂的硬掩膜材料，例如为掺碳的多晶硅，两者的材料性质不同，因此在后续过程中可以通过选择性刻蚀工艺去除第一图形302”。

请参考图5D和5E，本实施例的步骤S4中，可以先通过化学机械平坦化工艺去除刻蚀停止层303，暴露出中间的第一图形302”顶部；然后通过湿法腐蚀工艺去除第一图形302”，侧墙302d’形成与图3D所示相同的第二图形。

需要说明的是，上述各实施例均形成了双重图形，当需要形成更多重图形时，可以在步骤S4形成的第二图形(即侧墙302a/302c/302d’)的顶部形成保护层后，再次通过步骤S3中的原位自生工艺在第二图形(即侧墙302a/302c/302d’)侧壁上形成子侧墙(即新的图形)，之后选择性去除第二图形(即侧墙302a/302c/302d’)获得第三图形(即子侧墙)，之后可以通过原位自生工艺在所述第三图形侧壁上再次形成新的侧墙(即第四图形)，选择性去除第三图形，获得第四图形，…，以此类推，直至形成的多重图形的线宽和间隔(间距)满足器件制造要求，形成的多重图形可以用作掩膜层，以应用于7nm及以下节点的半导体器件的制造。

由上所述，本发明的多重图形的制造方法，通过一次光刻刻蚀(LE)工艺刻蚀硬掩膜层形成第一图形，然后通过原位自生工艺和选择性去除工艺，可以在所述第一图形的基础上形成多重图形，由此省略了现有的双重曝光技术中的第二次光刻刻蚀(LE)工艺，从而可以将第二次光刻刻蚀(LE)工艺的成本节约下来，并避免第二次光刻刻蚀(LE)工艺造成的图形缺陷以及返工问题。

本发明提供一种半导体器件的制造方法，包括以下步骤：

首先，采用上述的多重图形的制造方法，在一半导体衬底表面上形成多重图形；

然后，以所述多重图形为掩膜，刻蚀所述半导体衬底，以形成半导体器件。

其中，所述半导体衬底包括半导体基底以及半导体基底上的待刻蚀层和刻蚀保护层，所述半导体基底中可以形成有阱、鳍片、浅沟槽隔离结构等。所述待刻蚀层可以包括氧化硅层、氮化硅层、多晶硅层、非晶硅层、低介电常数材料层、高介电常数材料层、无定形碳层和金属层中的一种或几种。所述刻蚀保护层的材料可以包括氮化硅、碳化硅、氧氮化硅、氧碳化硅和碳氮化硅中的至少一种。

通过上述的半导体器件的制造方法，可以实现7nm及以下节点的半导体器件的制造。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种多重图形的制造方法，其特征在于，包括以下步骤：

提供半导体衬底，在所述半导体衬底表面上依次形成硬掩膜层以及图案化光刻胶层；

以所述图案化光刻胶层为掩膜，刻蚀所述硬掩膜层，以形成第一图形；

采用原位自生工艺在所述第一图形的侧壁上形成预定厚度的侧墙；

选择性去除所述第一图形，并再次采用原位自生工艺在所述侧墙的侧壁上形成子侧墙，并去除所述侧墙，所述子侧墙形成第二图形；

至少执行一次先在前一图形的侧壁上采用所述原位自生工艺形成子侧墙，而后选择性去除所述前一图形的工艺，以形成线宽和间隔均满足7nm及以下节点的半导体器件制造要求的多重图形，所述多重图形用作掩膜层。

2.如权利要求1所述的多重图形的制造方法，其特征在于，所述原位自生工艺采用的气体包含氢气和/或氩气。

3.如权利要求1所述的多重图形的制造方法，其特征在于，所述硬掩膜层包含掺杂剂，所述原位自生工艺为原位析出工艺，采用原位析出工艺使所述第一图形的侧壁上析出所述掺杂剂以形成所述侧墙。

4.如权利要求3所述的多重图形的制造方法，其特征在于，所述掺杂的掩膜层中的掺杂剂为过渡金属元素或者非金属元素。

5.如权利要求4所述的多重图形的制造方法，其特征在于，所述过渡金属元素包括镁、锰、铁、钴、镍、铜、银和锌中的至少一种；所述非金属元素包括氮、碳、硼和磷中的至少一种。

6.如权利要求1所述的多重图形的制造方法，其特征在于，所述原位自生工艺为原位掺杂工艺或者原位外延生长工艺，采用原位掺杂工艺或者原位外延生长工艺使所述第一图形的侧壁上形成所述预定厚度的侧墙。

7.如权利要求1至6中任一项所述的多重图形的制造方法，其特征在于，所述硬掩膜层的材料为多晶硅、非晶硅、纯金属、合金或金属化合物。

8.如权利要求7所述的多重图形的制造方法，其特征在于，所述纯金属为铜、铝、金、银、钽、钛、镍或钨；所述合金包括铜、铝、金、银、钽、钛、镍和钨中的两种以上；所述金属化合物为金属氮化物、金属氧化物、金属碳化物、金属硅化物、金属硼化物或金属磷化物。

9.如权利要求1所述的多重图形的制造方法，其特征在于，所述侧墙的材料为氧化物、碳化物、氮化物、硼化物、硅化物、磷化物或金属。

10.如权利要求1所述的多重图形的制造方法，其特征在于，所述硬掩膜层和所述图案化光刻胶层之间还形成有刻蚀停止层；

以所述图案化光刻胶层为掩膜，刻蚀所述硬掩膜层，以形成第一图形的过程包括：以所述图案化光刻胶层为掩膜，刻蚀所述刻蚀停止层至所述硬掩膜层表面；然后，去除所述图案化光刻胶层；接着，以所述刻蚀停止层为掩膜，刻蚀所述硬掩膜层，以形成第一图形。

11.如权利要求10所述的多重图形的制造方法，其特征在于，所述刻蚀停止层的材料为氮化硅、碳化硅、氧氮化硅、氧碳化硅和碳氮化硅中的至少一种。

12.如权利要求10所述的多重图形的制造方法，其特征在于，所述刻蚀停止层和所述图案化光刻胶层之间还形成有覆盖层；

以所述图案化光刻胶层为掩膜，刻蚀所述硬掩膜层，以形成第一图形的过程包括：以所述图案化光刻胶层为掩膜，依次刻蚀所述覆盖层和刻蚀停止层至所述硬掩膜层表面，然后去除所述图案化光刻胶层和覆盖层，接着，以所述刻蚀停止层为掩膜，刻蚀所述硬掩膜层，以形成第一图形。

13.如权利要求12所述的多重图形的制造方法，其特征在于，所述覆盖层包括未掺杂二氧化硅基材料、掺杂二氧化硅基材料、有机硅酸盐玻璃、多孔硅酸盐玻璃、氮化硅基材料、氮氧化硅基材料、碳化硅基材料、有机聚合物材料、无定形碳和含硅抗反射涂料中的至少一种。

14.一种半导体器件的制造方法，其特征在于，包括以下步骤：

采用权利要求1至13中任一项所述的多重图形的制造方法，在一半导体衬底表面上形成多重图形；

以所述多重图形为掩膜，刻蚀所述半导体衬底，以形成半导体器件。

15.如权利要求14所述的半导体器件的制造方法，其特征在于，所述半导体衬底包括半导体基底以及形成在所述半导体基底表面上的待刻蚀层，以所述多重图形为掩膜，至少刻蚀所述待刻蚀层，以形成半导体器件。

16.如权利要求15所述的半导体器件的制造方法，其特征在于，所述半导体衬底还包括形成在所述待刻蚀层表面的刻蚀保护层，所述刻蚀保护层的材料为氮化硅、碳化硅、氧氮化硅、氧碳化硅和碳氮化硅中的至少一种。

Images