CN104425223A - 图形化方法 - Google Patents
图形化方法 Download PDFInfo
- Publication number
- CN104425223A CN104425223A CN201310383321.XA CN201310383321A CN104425223A CN 104425223 A CN104425223 A CN 104425223A CN 201310383321 A CN201310383321 A CN 201310383321A CN 104425223 A CN104425223 A CN 104425223A
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- etched
- patterned
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000000059 patterning Methods 0.000 title abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 61
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 274
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 125000006850 spacer group Chemical group 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 239000002344 surface layer Substances 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 230000003667 anti-reflective effect Effects 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种图形化方法，包括：提供基底；在所述基底上由下至上依次形成待刻蚀层、柱体材料层和硬掩膜层；图形化所述硬掩膜层和柱体材料层，形成图形化的硬掩膜层和柱体；在所述图形化的硬掩膜层和柱体侧壁形成侧墙；去除所述图形化的硬掩膜层和柱体；去除所述图形化的硬掩膜层和柱体后，以所述侧墙为掩膜，刻蚀所述待刻蚀层，形成图形化的待刻蚀层。本技术方案提供的图形化方法可以得到尺寸精确的图形化的待刻蚀层。
Description
技术领域
本发明涉及半导体领域，特别涉及到一种图形化方法。
背景技术
半导体行业集成度的发展有赖于光刻技术，为了在芯片上集成数目更多、尺寸更小的器件，必须开发出新的光刻技术以不断地缩减所述器件的尺寸。
光刻技术的一个发展方向是缩短光刻所采用的光的波长。目前，光刻技术正致力于发展极紫外（EUV）光刻技术。然而，目前EUV光刻技术还有很多问题没有解决，无法将EUV光刻技术进行量产。光刻技术的另一个发展方向是双重图形技术。双重图形技术的原理是将一套高密度的电路图形分解成两套分立的、密度低的图形，然后将图形印制到目标晶圆上。目前，实现双重图形的方法主要包括：自对准双重图形（Self-aligned Double Patterning，SADP）和二次刻蚀双重图形（Double Etch Double Patterning，DEDP）。
其中，自对准双重图形技术因可实现拥有优异的线宽和优异的节距控制效果的高密度线条而得到广泛应用。但现有技术中，自对准双重图形技术会造成图形化的待刻蚀层的尺寸不精确。
发明内容
本发明解决的问题是现有技术中，图形化的待刻蚀层尺寸不精确。
为解决上述问题，本发明提供一种图形化方法，包括：提供基底；在所述基底上由下至上依次形成待刻蚀层、柱体材料层和硬掩膜层；图形化所述硬掩膜层和柱体材料层，形成图形化的硬掩膜层和柱体；在所述图形化的硬掩膜层和柱体侧壁形成侧墙；去除所述图形化的硬掩膜层和柱体；去除所述图形化的硬掩膜层和柱体后，以所述侧墙为掩膜，刻蚀所述待刻蚀层，形成图形化的待刻蚀层。
可选的，形成侧墙的方法包括：在待刻蚀层上表面、图形化的硬掩膜层和柱体侧壁，以及图形化的硬掩膜层上表面形成侧墙材料层；刻蚀所述侧墙材料层，露出待刻蚀层的上表面和图形化的硬掩膜层的上表面，在所述图形化的硬掩膜层和柱体侧壁形成侧墙。
可选的，形成侧墙的方法包括：在待刻蚀层上表面、图形化的硬掩膜层和柱体侧壁，以及图形化的硬掩膜层上表面形成侧墙材料层，侧墙材料层上表面平坦；刻蚀所述侧墙材料层，露出待刻蚀层的上表面和图形化的硬掩膜层的上表面，在所述图形化的硬掩膜层和柱体侧壁形成侧墙。
可选的，形成侧墙材料层的方法为CVD、PVD或ALD。
可选的，形成图形化的待刻蚀层后，还包括：使用H2等离子体，或H2和N2的等离子体刻蚀所述图形化的待刻蚀层的侧壁。
可选的，刻蚀所述图形化的待刻蚀层的侧壁的温度为60-300℃。
可选的，刻蚀所述图形化的待刻蚀层的侧壁的速率为
可选的，所述待刻蚀层的为单晶硅层或多晶硅层。
可选的，所述待刻蚀层为单晶硅层，图形化的待刻蚀层为鳍部；或者，所述待刻蚀层为多晶硅层，图形化的待刻蚀层为栅极。
可选的，去除所述图形化的硬掩膜层和柱体的方法为湿法刻蚀或干法刻蚀。
可选的，所述硬掩膜层为氧化硅层、氮化硅层、氮化钛层或电介质抗反射涂覆层。
可选的，所述侧墙的材料为氧化硅或氮化硅。
可选的，所述侧墙的材料为氧化硅，所述氧化硅的形成方法为等离子体加强CVD法或ALD法。
可选的，所述柱体材料层为先进图案膜层、氮掺杂的碳化硅层、氧化硅层、氮化硅层或氮化钛层。
可选的，图形化所述硬掩膜层和柱体材料层的方法包括：在所述硬掩膜层上形成图形化的光刻胶；以所述图形化的光刻胶为掩膜，刻蚀所述硬掩膜层和柱体材料层，形成图形化的硬掩膜层和柱体；去除所述图形化的光刻胶。
可选的，在所述硬掩膜层上形成图形化的光刻胶前，先在所述硬掩膜层上形成底部抗反射层，所述图形化的光刻胶形成在底部抗反射层上。
与现有技术相比，本发明的技术方案具有以下优点：
本技术方案先在所述柱体和图形化的硬掩膜层侧壁形成侧墙，然后再去除所述图形化的硬掩膜层。由于侧墙的形成在去除所述图形化的硬掩膜层之前，去除所述图形化的硬掩膜层时，所述侧墙不会受到损伤，所述侧墙可保持垂直于所述待刻蚀层上表面。可以避免现有技术中侧墙不垂直于所述待刻蚀层上表面的问题，最终得到尺寸精确的图形化的待刻蚀层。
进一步，形成图形化的待刻蚀层后，还包括：使用H2等离子体，或H2和N2的等离子体刻蚀所述图形化的待刻蚀层的侧壁。可以优化图形化的待刻蚀层的形貌。
附图说明
图1至图7是现有技术中图形化方法各阶段的剖面结构示意图；
图8至图14是本发明第一实施例中图形化方法各阶段的剖面结构示意图；
图15和图16是本发明第二实施例中图形化方法各阶段的剖面结构示意图。
具体实施方式
现有技术中，自对准双重图形技术的具体步骤主要包括：
参考图1，提供基底1，在基底1上由下至上依次形成待刻蚀层2、柱体材料层3、硬掩膜层4和图形化的光刻胶5。
所述柱体材料层3通常为氧化物层。
参考图2，以所述图形化的光刻胶5为掩膜，刻蚀所述硬掩膜层4和柱体材料层3，刻蚀至所述柱体材料层3的下表面，形成图形化的硬掩膜层41和柱体（Core）31。并去除所述图形化的光刻胶5。
参考图3，去除所述图形化的硬掩膜层41。
在去除所述图形化的硬掩膜层41时，由于不可避免对所述柱体31造成损伤，使得所述柱体31的截面呈上小下大的梯形。
参考图4，在所述柱体31的侧壁形成侧墙6。
形成侧墙6的方法包括：
在所述柱体31和所述待刻蚀层2上形成侧墙材料层，所述侧墙材料层上表面平坦；
刻蚀所述侧墙材料层，露出所述柱体31的上表面，在所述柱体31的侧壁形成侧墙6。
所述侧墙6的线宽为D1。
所述侧墙6的材料一般为氮化物。
由于所述柱体31的截面呈上小下大的梯形，所以在所述柱体31侧壁形成的侧墙6不与所述待刻蚀层2的上表面相垂直。
参考图5，去除所述柱体31。由于所述柱体31的材料为氧化物，可以采用氢氟酸湿法刻蚀去除所述柱体31。所述侧墙6的材料一般为氮化物，可以确保不会损伤所述侧墙6。
参考图6，以所述侧墙6为掩膜，刻蚀所述待刻蚀层2，形成图形化的待刻蚀层21。
参考图7，去除所述侧墙6。所述图形化的待刻蚀层21的线宽为D2。
由于侧墙6不垂直于所述待刻蚀层2的上表面，以所述侧墙6为掩膜，刻蚀所述待刻蚀层2时，会导致位于所述柱体31下方的所述待刻蚀层2不能被完全去除。最终，形成的图形化的待刻蚀层21的线宽D2大于所述侧墙6的线宽D1。造成图形化的待刻蚀层21的尺寸不精确。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
本实施例提供一种图形化方法，包括：
参考图8，提供基底110。
在具体实施例中，所述基底110的材料可以为硅、硅锗、绝缘体上硅（siliconon insulator，简称SOI）等常规的半导体材料。
参考图9，在所述基底110上由下至上依次形成待刻蚀层120、柱体材料层130和硬掩膜层140，在所述硬掩膜层140上形成图形化的光刻胶150。
在具体实施例中，所述待刻蚀层120为单晶硅层，所述待刻蚀层120图形化后得到鳍部。
在其他实施例中，所述待刻蚀层120为多晶硅层，所述待刻蚀层120图形化后得到栅极。
所述柱体材料层130为先进图案膜层（APF，Advanced Patterning Film）、氮掺杂的碳化硅层、氧化硅层、氮化硅层或氮化钛层。
所述先进图案膜层为无定形碳和电介质抗反射涂覆（Darc）层的叠层材料层，图形化后，可以改善在先进图案膜层中刻蚀沟槽顶部与底部的高宽比，即使刻蚀沟槽的侧壁保持垂直。
在具体实施例中，所述硬掩膜层140为氧化硅层、氮化硅层、氮化钛层或电介质抗反射涂覆层。
由于硬掩膜层140是作为刻蚀柱体材料层130的掩膜，所以刻蚀柱体材料层130时，所述刻蚀柱体材料层130与硬掩膜层140具有高的刻蚀选择比。
所以，所述柱体材料层130为先进图案膜层或氮掺杂的碳化硅层时，硬掩膜层140可以为氧化硅层、氮化硅层或氮化钛层；所述柱体材料层130为氧化硅层时，硬掩膜层140可以为氮化硅层。
由于使用图形化的光刻胶150作为掩膜时，所述图形化的光刻胶150容易被消耗。可能导致所述待刻蚀层120还未被完全图形化，所述图形化的光刻胶150就已经被全部消耗，无法完成所述待刻蚀层120的图形化。所以形成所述硬掩膜层140，以所述图形化的光刻胶150为掩膜，先图形化所述硬掩膜层140，然后再以图形化的硬掩膜层作为掩膜，由于所述硬掩膜层140不容易被消耗，所以能够完成所述待刻蚀层120的图形化。
在其他实施实例中，在所述硬掩膜层140上形成图形化的光刻胶150前，在所述硬掩膜层140上形成底部抗反射层，所述图形化的光刻胶150形成在所述底部抗反射层上。所述底部抗反射层能够减小光的反射效应，在形成图形化的光刻胶150时，可实现将精细图案精确转移至图形化的光刻胶150中。
在其他实施例中，在所述基底110上形成所述待刻蚀层120前，可以先在所述基底110上形成刻蚀停止层，所述待刻蚀层120形成在所述刻蚀停止层上。所述刻蚀停止层可以防止刻蚀所述待刻蚀层120时，由于过刻蚀而损伤所述基底110。
参考图10，以所述图形化的光刻胶150为掩膜，刻蚀所述硬掩膜层140和柱体材料层130，形成图形化的硬掩膜层141和柱体131；然后去除所述图形化的光刻胶150。
刻蚀所述硬掩膜层140和柱体材料层130的方法为湿法刻蚀或干法刻蚀。
在所述图形化的硬掩膜层141和柱体131的侧壁形成侧墙。
形成所述侧墙的方法包括：
参考图11，在待刻蚀层120上表面、图形化的硬掩膜层141和柱体131侧壁，以及图形化的硬掩膜层141上表面形成侧墙材料层161。
所述侧墙材料层161的材料为氧化硅或氮化硅。
在具体实施例中，所述侧墙材料层161的材料为氧化硅时，所述侧墙材料层161的形成方法为等离子体加强CVD法或ALD法。
参考图12，刻蚀所述侧墙材料层161，露出所述图形化的硬掩膜层141的上表面和待刻蚀层120的上表面，在所述图形化的硬掩膜层141和所述柱体131的侧壁形成侧墙160。
所述侧墙160的线宽为W。
刻蚀所述图形化的硬掩膜层141和所述柱体131时，所述图形化的硬掩膜层141和所述柱体131与所述侧墙160具有较高的刻蚀选择比；刻蚀所述待刻蚀层120时，所述待刻蚀层120与所述侧墙160也要具有较高的刻蚀选择比。
参考图13，去除图形化的硬掩膜层141和所述柱体131。
如果先去除所述图形化的硬掩膜层141，再在所述柱体131侧壁形成侧墙160，由于去除所述图形化的硬掩膜层141时，所述柱体131也造成了损伤，会使得形成的侧墙160不垂直于所述待刻蚀层120的上表面，最终使得到的图形化的待刻蚀层的尺寸不精确。
本实施例先在所述图形化的硬掩膜层141和柱体131的侧壁形成侧墙160，然后再去除所述图形化的硬掩膜层141。由于侧墙160的形成在去除所述图形化的硬掩膜层141之前，可以避免现有技术中侧墙不垂直于所述待刻蚀层120的上表面的问题，最终得到尺寸精确的图形化的待刻蚀层。
在具体实施例中，去除图形化的硬掩膜层141和所述柱体131的方法为干法刻蚀或者湿法刻蚀。
由于刻蚀所述图形化的硬掩膜层141和所述柱体131时，所述图形化的硬掩膜层141和所述柱体131与所述侧墙160具有较高的刻蚀选择比。所以去除图形化的硬掩膜层141和所述柱体131时，不会损伤所述侧墙160。
参考图14，去除图形化的硬掩膜层141和所述柱体131后，以所述侧墙160为掩膜，刻蚀所述待刻蚀层120，形成图形化的待刻蚀层121，然后去除所述侧墙160。
由于所述侧墙160垂直于所述待刻蚀层120的上表面，最终得到的图形化的待刻蚀层121的尺寸精确，其线宽也为W。
第二实施例
本实施例与第一实施例的区别在于，形成所述侧墙的方法包括：
参考图15，在待刻蚀层120上表面、图形化的硬掩膜层141和柱体131侧壁，以及图形化的硬掩膜层141上表面形成侧墙材料层161，侧墙材料层161上表面平坦。
参考图16，刻蚀所述侧墙材料层161，露出所述图形化的硬掩膜层141的上表面和待刻蚀层120的上表面，在所述图形化的硬掩膜层141和所述柱体131的侧壁形成侧墙160。
本实施例中，在基底上由下至上依次形成待刻蚀层、柱体材料层、硬掩膜层和图形化的光刻胶，形成图形化的硬掩膜层和柱体，去除图形化的硬掩膜层和所述柱体，形成图形化的待刻蚀层的步骤可以参考第一实施例。
第三实施例
本实施例与第一实施例的区别在于：
参考图14，形成图形化的待刻蚀层121后，还包括：
使用H2等离子体，或H2和N2的等离子体刻蚀所述图形化的待刻蚀层121的侧壁。
若所述图形化的待刻蚀层121的线宽W大于预定尺寸，可以使用H2等离子体刻蚀所述图形化的待刻蚀层121，以减小所述图形化的待刻蚀层121的线宽，最终达到所需的关键尺寸。
使用H2等离子体刻蚀所述图形化的待刻蚀层121的侧壁还可以优化所述图形化的待刻蚀层121的形貌。
在具体实施例中，刻蚀所述图形化的待刻蚀层121的温度为60-300℃。刻蚀所述图形化的待刻蚀层121的速率为为了减小H2等离子体刻蚀所述图形化的待刻蚀层121的速率，可以在所述H2等离子体中混入N2等离子体，以减小刻蚀的速率，有助于精确控制最终得到的所述图形化的待刻蚀层121的尺寸。
本实施例中，在基底上由下至上依次形成待刻蚀层、柱体材料层、硬掩膜层和图形化的光刻胶，形成图形化的硬掩膜层和柱体，形成侧墙，去除图形化的硬掩膜层和所述柱体和形成图形化的待刻蚀层的步骤可以参考第一实施例。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种图形化方法，其特征在于，包括：
提供基底；
在所述基底上由下至上依次形成待刻蚀层、柱体材料层和硬掩膜层；
图形化所述硬掩膜层和柱体材料层，形成图形化的硬掩膜层和柱体；
在所述图形化的硬掩膜层和柱体侧壁形成侧墙；
去除所述图形化的硬掩膜层和柱体；
去除所述图形化的硬掩膜层和柱体后，以所述侧墙为掩膜，刻蚀所述待刻蚀层，形成图形化的待刻蚀层。
2.如权利要求1所述的图形化方法，其特征在于，形成侧墙的方法包括：
在待刻蚀层上表面、图形化的硬掩膜层和柱体侧壁，以及图形化的硬掩膜层上表面形成侧墙材料层；
刻蚀所述侧墙材料层，露出待刻蚀层的上表面和图形化的硬掩膜层的上表面，在所述图形化的硬掩膜层和柱体侧壁形成侧墙。
3.如权利要求1所述的图形化方法，其特征在于，形成侧墙的方法包括：
在待刻蚀层上表面、图形化的硬掩膜层和柱体侧壁，以及图形化的硬掩膜层上表面形成侧墙材料层，侧墙材料层上表面平坦；
刻蚀所述侧墙材料层，露出待刻蚀层的上表面和图形化的硬掩膜层的上表面，在所述图形化的硬掩膜层和柱体侧壁形成侧墙。
4.如权利要求2或3所述的图形化方法，其特征在于，形成侧墙材料层的方法为CVD、PVD或ALD。
5.如权利要求1所述的图形化方法，其特征在于，形成图形化的待刻蚀层后，还包括：
使用H2等离子体，或H2和N2的等离子体刻蚀所述图形化的待刻蚀层的侧壁。
6.如权利要求5所述的图形化方法，其特征在于，刻蚀所述图形化的待刻蚀层的侧壁的温度为60-300℃。
7.如权利要求5或6所述的图形化方法，其特征在于，刻蚀所述图形化的待刻蚀层的侧壁的速率为
8.如权利要求1所述的图形化方法，其特征在于，所述待刻蚀层为单晶硅层或多晶硅层。
9.如权利要求8所述的图形化方法，其特征在于，所述待刻蚀层为单晶硅层，图形化的待刻蚀层为鳍部；或者，
所述待刻蚀层为多晶硅层，图形化的待刻蚀层为栅极。
10.如权利要求1所述的图形化方法，其特征在于，去除所述图形化的硬掩膜层和柱体的方法为湿法刻蚀或干法刻蚀。
11.如权利要求1所述的图形化方法，其特征在于，所述硬掩膜层为氧化硅层、氮化硅层、氮化钛层或电介质抗反射涂覆层。
12.如权利要求1所述的图形化方法，其特征在于，所述侧墙的材料为氧化硅或氮化硅。
13.如权利要求12所述的图形化方法，其特征在于，所述侧墙的材料为氧化硅，所述氧化硅的形成方法为等离子体加强CVD法或ALD法。
14.如权利要求1所述的图形化方法，其特征在于，所述柱体材料层为先进图案膜层、氮掺杂的碳化硅层、氧化硅层、氮化硅层或氮化钛层。
15.如权利要求1所述的图形化方法，其特征在于，图形化所述硬掩膜层和柱体材料层的方法包括：
在所述硬掩膜层上形成图形化的光刻胶；
以所述图形化的光刻胶为掩膜，刻蚀所述硬掩膜层和柱体材料层，形成图形化的硬掩膜层和柱体；
去除所述图形化的光刻胶。
16.如权利要求15所述的图形化方法，其特征在于，在所述硬掩膜层上形成图
形化的光刻胶前，先在所述硬掩膜层上形成底部抗反射层，所述图形化的
光刻胶形成在底部抗反射层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310383321.XA CN104425223B (zh) | 2013-08-28 | 2013-08-28 | 图形化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310383321.XA CN104425223B (zh) | 2013-08-28 | 2013-08-28 | 图形化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425223A true CN104425223A (zh) | 2015-03-18 |
| CN104425223B CN104425223B (zh) | 2017-11-03 |
Family
ID=52973910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310383321.XA Active CN104425223B (zh) | 2013-08-28 | 2013-08-28 | 图形化方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104425223B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109216165A (zh) * | 2017-07-06 | 2019-01-15 | 中芯国际集成电路制造（天津）有限公司 | 多重图形及半导体器件的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080076070A1 (en) * | 2006-09-08 | 2008-03-27 | Samsung Electronics Co., Ltd. | Methods of Forming Fine Patterns In Integrated Circuits Using Atomic Layer Deposition |
| CN101315515A (zh) * | 2007-06-01 | 2008-12-03 | 应用材料公司 | 利用具有插入区域的间隔物掩模的频率三倍化 |
| CN101393847A (zh) * | 2007-07-16 | 2009-03-25 | 应用材料公司 | 用于在刻蚀室中使用先进图案膜进行刻蚀的方法 |
| US20120052683A1 (en) * | 2007-11-08 | 2012-03-01 | Lam Research Corporation | Pitch reduction using oxide spacer |
| CN102822943A (zh) * | 2010-04-02 | 2012-12-12 | 东京毅力科创株式会社 | 掩模图案的形成方法以及半导体装置的制造方法 |
-
2013
- 2013-08-28 CN CN201310383321.XA patent/CN104425223B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080076070A1 (en) * | 2006-09-08 | 2008-03-27 | Samsung Electronics Co., Ltd. | Methods of Forming Fine Patterns In Integrated Circuits Using Atomic Layer Deposition |
| CN101315515A (zh) * | 2007-06-01 | 2008-12-03 | 应用材料公司 | 利用具有插入区域的间隔物掩模的频率三倍化 |
| CN101393847A (zh) * | 2007-07-16 | 2009-03-25 | 应用材料公司 | 用于在刻蚀室中使用先进图案膜进行刻蚀的方法 |
| US20120052683A1 (en) * | 2007-11-08 | 2012-03-01 | Lam Research Corporation | Pitch reduction using oxide spacer |
| CN102822943A (zh) * | 2010-04-02 | 2012-12-12 | 东京毅力科创株式会社 | 掩模图案的形成方法以及半导体装置的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109216165A (zh) * | 2017-07-06 | 2019-01-15 | 中芯国际集成电路制造（天津）有限公司 | 多重图形及半导体器件的制造方法 |
| CN109216165B (zh) * | 2017-07-06 | 2020-11-03 | 中芯国际集成电路制造（天津）有限公司 | 多重图形及半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425223B (zh) | 2017-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5532303B2 (ja) | 半導体デバイスのクリティカルディメンジョンを縮小する方法 | |
| US10211062B2 (en) | Semiconductor structures and fabrication methods thereof | |
| KR101262471B1 (ko) | 반도체 구조체 내에 격리된 활성 영역, 트렌치, 및 전도성 라인을 형성하기 위한 방법 | |
| US10699939B2 (en) | FinFET semiconductor structure with equal pitches and fabrication method thereof | |
| US8222140B2 (en) | Pitch division patterning techniques | |
| US9536987B2 (en) | Line-end cutting method for fin structures of FinFETs formed by double patterning technology | |
| CN104900495B (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
| US11309182B2 (en) | Semiconductor structure and method for forming the same | |
| CN108417631B (zh) | 鳍状结构旁的绝缘层和移除鳍状结构的方法 | |
| CN108962990A (zh) | 半导体结构及其形成方法 | |
| WO2015023877A1 (en) | Sidewall image transfer with a spin-on hardmask | |
| CN104425220A (zh) | 图案的形成方法 | |
| KR100744071B1 (ko) | 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| CN109037068A (zh) | 半导体结构及其形成方法 | |
| US10957550B2 (en) | Semiconductor structure and formation method thereof | |
| CN104701145B (zh) | 半导体结构的形成方法 | |
| CN103681275B (zh) | 一种具有高度可控鳍片的半导体器件以及制备方法 | |
| CN104517888A (zh) | 一种制作半导体器件的方法 | |
| US10522619B2 (en) | Three-dimensional transistor | |
| US11557480B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN104425223A (zh) | 图形化方法 | |
| CN104064474B (zh) | 双重图形化鳍式晶体管的鳍结构制造方法 | |
| CN104299899A (zh) | 间隔层双曝光刻蚀方法 | |
| US11309183B2 (en) | Semiconductor structure and forming method thereof | |
| CN104425217A (zh) | 图形化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |