CN105304475A - 一种多重图形化掩膜的制备方法 - Google Patents

一种多重图形化掩膜的制备方法 Download PDF

Info

Publication number
CN105304475A
CN105304475A CN201510608977.6A CN201510608977A CN105304475A CN 105304475 A CN105304475 A CN 105304475A CN 201510608977 A CN201510608977 A CN 201510608977A CN 105304475 A CN105304475 A CN 105304475A
Authority
CN
China
Prior art keywords
layer
preparation
sacrifice layer
mask
multiple graphical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510608977.6A
Other languages
English (en)
Inventor
鲍宇
周海锋
方精训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510608977.6A priority Critical patent/CN105304475A/zh
Publication of CN105304475A publication Critical patent/CN105304475A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)

Abstract

本发明涉及半导体器件制备技术领域，尤其涉及一种多重图形化掩膜的制备方法，通过沉积牺牲层作为掩膜或者作为侧墙层来制备多重图形化掩膜，有效改善了传统技术方案中制备多重化掩膜层的侧墙的两侧侧壁的形貌的差异，提高了半导体器件的性能，增加了半导体器件的良率。

Description

一种多重图形化掩膜的制备方法
技术领域
本发明涉及半导体器件制备技术领域，尤其涉及一种多重图形化掩膜的制备方法。
背景技术
在半导体制造领域，光刻胶材料用于将掩膜图像转印到一层或多层的材料层中，例如将掩膜图像转印到金属层、介质层或半导体衬底上。但随着半导体工艺的特征尺寸的不断缩小，利用光刻工艺在材料层中形成小特征尺寸的掩膜图形变得越来越困难。
为了提高半导体器件的集成度，业界已提出了多种图形化掩膜的制备方法，其中，自对准双重图形工艺即为其中的一种，但是，利用该自对准双重图形形成的半导体图形两侧的侧壁的形貌会不同，会影响半导体器件的性能。
因此，如何即能够利用多重图形化掩膜层形成侧墙，又能使减小掩膜层的侧墙的两侧侧壁的差异成为本领域技术人员面临的一大难题。
发明内容
鉴于上述问题，本发明提供一种多重图形化掩膜的制备方法，通过沉积牺牲层作为掩膜或者作为侧墙层来制备多重图形化掩膜，该技术方案具体为：
一种多重图形化掩膜的制备方法，其中，所述方法包括：
提供一衬底，于所述衬底上从下往上依次制备硬掩膜层和多晶硅层；
图形化所述多晶硅层，并于图形化的多晶硅层的侧壁制备牺牲层；
于位于所述图形化的多晶硅层的上表面生长一外延层；
以所述外延层为掩膜，制备一侧墙层；
去除所述图形化的牺牲层。
上述的多重图形化掩膜的制备方法，其中，所述方法中制备所述牺牲层后，采用机械研磨的方法使所述牺牲层的上表面与所述图形化的多晶硅层上表面处于同一水平面。
上述的多重图形化掩膜的制备方法，其中，以所述外延层掩膜，刻蚀至所述硬掩膜层以制备所述侧墙层。
上述的多重图形化掩膜的制备方法，其中，所述外延层的下表面完全覆盖所述图形化的多晶硅层的上表面。
上述的多重图形化掩膜的制备方法，其中，所述外延层下表面的面积大于所述图形化的多晶硅层的上表面的面积。
上述的多重图形化掩膜的制备方法，其中，所述图形化的多晶硅层与所述外延层一起构成一“T”形结构。
上述的多重图形化掩膜的制备方法，其中，硬掩膜层的材质为氮化硅。
上述的多重图形化掩膜的制备方法，其中，所述牺牲层材质为氧化硅、氮化硅、氮氧化硅、非晶碳或氮化钛。
上述的多重图形化掩膜的制备方法，其中，所述多晶硅层的厚度大于20nm。
一种多重图形化掩膜的制备方法，其中，所述方法包括：
提供一衬底，于所述衬底上从下往上依次制备硬掩膜层和第一牺牲层；
图形化所述第一牺牲层，并于图形化的第一牺牲层的侧壁制备第二牺牲层；
去除预定厚度的第二牺牲层，裸露部分图形化的第一牺牲层；
于所述裸露的第一牺牲层的侧壁生长一侧墙层；
以所述侧墙层为掩膜，刻蚀去除部分第二牺牲层；
去除所述侧墙层和图形化的第一牺牲层。
上述的多重图形化掩膜的制备方法，其中，所述方法中于图形化的第一牺牲层的侧壁制备第二牺牲层后，通过机械研磨工艺使所述第二牺牲层与所述第一牺牲层的上表面处于水平状态。
上述的多重图形化掩膜的制备方法，其中，所述硬掩膜层的材质为氮化硅。
上述的多重图形化掩膜的制备方法，其中，所述第一牺牲层材质为氧化硅、氮化硅、氮氧化硅、非晶碳或氮化钛。
上述的多重图形化掩膜的制备方法，其中，所述第一牺牲层的厚度大于40nm。
上述的多重图形化掩膜的制备方法，其中，所述第二牺牲层的深度大于10nm。
上述的多重图形化掩膜的制备方法，其中，所述侧墙层的材质为氧化硅、氮化硅、氮氧化硅、非晶碳或氮化钛。
上述技术方案具有如下优点或有益效果：
采用本技术方案，有效改善了传统技术方案中制备多重化掩膜层的侧墙的两侧侧壁的形貌的差异，提高了半导体器件的性能，增加了半导体器件的良率。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明一实施例中多重图形化掩膜的制备方法的流程图；
图2-7为本发明一实例中制备多重图形化掩膜的过程结构示意图；
图8为本发明另一实例中多重图形化掩膜的制备方法的流程图；
图9-15为本发明另一实例中制备多重图形化掩膜的过程机构示意图。
具体实施方式
为了让具备本项发明所属领域常规知识的人员轻松实施本项发明，参照下面所示的附图，对本项发明的实例进行详细说明。但，本项发明可按照不同的形态实施，不仅仅局限于在此说明的实例。为了更加明确地说明本项发明，省略了图纸中与说明无关的部分；而且，在整个说明书中，向类似部分赋予类似的图纸符号。
在本项发明的整个说明书中，某一个部分与另一个部分的“连接”，不仅包括“直接连接”，还包括通过其他元器件相连的“电气性连接”。
在本项发明的整个说明书中，某一个部件位于另一个部件的“上方”，不仅包括某一个部件与另一个部件相接处的状态，还包括两个部件之间还设有另一个部件的状态。
在本项发明的整个说明书中，某个部分“包括”某个构成要素是指，在没有特别禁止器材的前提下，并不是排除其他构成要素，而是还能包括其他构成要素。
在本项发明的整个说明书中采用的程度用语“约”、“实质上”等，如果提示有制造及物质容许误差，就表示相应数值或接近该数值；其目的是，防止不良人员将涉及准确数值或绝对数值的公开内容用于不当用途。在本项发明的整个说明书中使用的程度用语“～(中的)阶段”或“～的阶段”，并不是“为了～的阶段”。
本说明书中的‘部件’是指，由硬件构成的单元(unit)、由软件构成的单元、由软件和硬件构成的单元。
另外，一个单元可由两个以上的硬件构成或者两个以上的单元由一个硬件构成。本说明书中，通过终端、装置或设备实施的操作或功能，其中的一部分可利用与相应终端、装置或设备相连的服务器代替实施。同样，通过服务器实施的操作或功能，其中的一部分也可以利用与该服务器相连的终端、装置或设备代替实施。接下来，参照附图，对本项发明的实例进行详细说明。
参见图1所示，为本发明一实施例中多重图形化掩膜的制备方法的流程图，首先，提供一衬底1，并在衬底1上从下往上依次制备硬掩膜层2和多晶硅层3，优选的，采用沉积的方法制备硬掩膜层2和多晶硅层3，形成如图2所示的结构示意图。
继续图形化多晶硅层3，作为一种优选的方法，可以于多晶硅层3的上表面旋涂一层光刻胶，以光刻胶为掩膜刻蚀制备图案化的多晶硅层31，其中，在图案化多晶硅层前需预设一个区域作为图案化的区域，多晶硅层3被图案化后形成参见图3所示的结构示意图。
继续在图形化的多晶硅层31的侧壁制备牺牲层4，作为一种优选的方式，制备该牺牲层4可以采用沉积的方式，即在多晶硅层的未与图形化的多晶硅层31接触的上表面沉积一牺牲层4，沉积工艺进行之后，采用机械研磨工艺使沉积制备的牺牲层4的上表面与图形化的多晶硅层31的上表面处于同一水平面，形成参见图4所示的结构示意图。
接着，在位于所述图形化的多晶硅层31的上表面生长一外延层5，优选的，外延层5的材质为多晶硅，其中，外延层5的下表面完全覆盖图形化的多晶硅层31的上表面并延伸至图形化的多晶硅层31两边的牺牲层4的上表面，即，生长的外延层5与图形化的多晶硅层3形成一个“T”形结构，参见图5所示。
继续，以外延层5为掩膜，刻蚀牺牲层4至硬掩膜层2的上表面，在图形化的多晶硅层3的两侧分别制备一个侧墙层41，形成参见图6所示的结构。
最后，去除外延层5及图形化的多晶硅层31，形成参见图7所示的结构示意图，即为本发明一实施例中多重图形化掩膜。
优选的，硬掩膜层的材质为氮化硅。
优选的，牺牲层材质为氧化硅、氮化硅、氮氧化硅、非晶碳或氮化钛。
优选的，多晶硅层的厚度大于20nm。
与此同时，本发明提供另外一种多重图形化掩膜的制备方法，该方法具体包括：
提供一衬底1，并在衬底1上从下往上依次制备硬掩膜层2和第一牺牲层30，其中，制备硬掩膜层2和第一牺牲层30可以采取沉积的方法制备，形成参见图9所示的结构示意图。
图形化第一牺牲层30，可以在第一牺牲层30的上表面旋涂一层光刻胶，以光刻胶为掩膜，刻蚀制备图形化的第一牺牲层94，形成参见图10所示的结构示意图。
继续，在图形化的第一牺牲层94的两侧制备第二牺牲层105，可以采用沉积的方法在硬掩膜层2的未与图形化的第一牺牲层105接触的上表面沉积一层第二牺牲层105，沉积完第二牺牲层105之后，采用机械研磨的方法使第二牺牲层105的上表面与图形化的第一牺牲层94的上表面处于同一水平面，形成参见图11所示的结构示意图。
继续，预设一厚度，该厚度可以为第二牺牲层105的厚度的二分之一，去除预设厚度的第二牺牲层，裸露部分图形化的第一牺牲层94的侧壁，形成参见图12所示的结构示意图。
继续，在图形化的第一牺牲层94的裸露的侧壁分别生长一侧墙层107，该侧墙层的材质可以与第一牺牲层的材质相同，生长侧墙层107后形成参见图13所示的结构示意图。
接着，以侧墙层107为掩膜，刻蚀剩余的部分第二牺牲层至应掩膜层2，形成参见图14所示的结构示意图，剩余的第二牺牲层形成图中118所表示的结构。
继续，去除侧墙层107和图形化的第一牺牲层94，形成参见图15所示的结构，即为本发明另一种实施例中制备的多重图形化掩膜的结构。
作为本发明一个优选实施例，硬掩膜层2的材质为氮化硅。
作为本发明一个优选实施例，第一牺牲层材质为氧化硅、氮化硅、氮氧化硅、非晶碳或氮化钛。
作为本发明一个优选实施例，第一牺牲层的厚度大于40nm。
作为本发明一个优选实施例，第二牺牲层的深度大于10nm。
作为本发明一个优选实施例，侧墙层的材质为氧化硅、氮化硅、氮氧化硅、非晶碳或氮化钛。
综上所述，本发明通过沉积牺牲层作为掩膜或者作为侧墙层来制备多重图形化掩膜，有效改善了传统技术方案中制备多重化掩膜层的侧墙的两侧侧壁的形貌的差异，提高了半导体器件的性能，增加了半导体器件的良率。
前面所述的本项发明相关说明只限于某一个实例；只要是具备本项发明所属技术领域的常规知识，在无需变更本项发明技术性思想或者必要特点，就能将本项发明变更为其他形态。因此，前面所述的实例涵盖本项发明的任何一种实施形态，并不仅仅局限于本说明书中的形态。例如，定义为单一型的各构成要素可分散实施；同样，定义为分散的构成要素，也能以结合形态实施。
本项发明的范畴并不局限于上述详细说明，可涵盖后面所述的专利申请范围；从专利申请范围的定义、范围以及同等概念中导出的所有变更或者变更形态均包括在本项发明的范畴内。

Claims (16)

1.一种多重图形化掩膜的制备方法，其特征在于，所述方法包括：
提供一衬底，于所述衬底上从下往上依次制备硬掩膜层和多晶硅层；
图形化所述多晶硅层，并于图形化的多晶硅层的侧壁制备牺牲层；
于位于所述图形化的多晶硅层的上表面生长一外延层；
以所述外延层为掩膜，制备一侧墙层；
去除所述图形化的牺牲层。
2.如权利要求1所述的多重图形化掩膜的制备方法，其特征在于，所述方法中制备所述牺牲层后，采用机械研磨的方法使所述牺牲层的上表面与所述图形化的多晶硅层上表面处于同一水平面。
3.如权利要求1所述的多重图形化掩膜的制备方法，其特征在于，以所述外延层掩膜，刻蚀至所述硬掩膜层的上表面以制备所述侧墙层。
4.如权利要求1所述的多重图形化掩膜的制备方法，其特征在于，所述外延层的下表面完全覆盖所述图形化的多晶硅层的上表面。
5.如权利要求4所述的多重图形化掩膜的制备方法，其特征在于，所述外延层下表面的面积大于所述图形化的多晶硅层的上表面的面积。
6.如权利要求5所述的多重图形化掩膜的制备方法，其特征在于，所述图形化的多晶硅层与所述外延层一起构成一“T”形结构。
7.如权利要求1所述的多重图形化掩膜的制备方法，其特征在于，硬掩膜层的材质为氮化硅。
8.如权利要求1所述的多重图形化掩膜的制备方法，其特征在于，所述牺牲层材质为氧化硅、氮化硅、氮氧化硅、非晶碳或氮化钛。
9.如权利要求8所述的多重图形化掩膜的制备方法，其特征在于，所述多晶硅层的厚度大于20nm。
10.一种多重图形化掩膜的制备方法，其特征在于，所述方法包括：
提供一衬底，于所述衬底上从下往上依次制备硬掩膜层和第一牺牲层；
图形化所述第一牺牲层，并于图形化的第一牺牲层的侧壁制备第二牺牲层；
去除预定厚度的第二牺牲层，裸露部分图形化的第一牺牲层；
于所述裸露的第一牺牲层的侧壁生长一侧墙层；
以所述侧墙层为掩膜，刻蚀去除部分第二牺牲层；
去除所述侧墙层和图形化的第一牺牲层。
11.如权利要求10所述的多重图形化掩膜的制备方法，其特征在于，所述方法中于图形化的第一牺牲层的侧壁制备第二牺牲层后，通过机械研磨工艺使所述第二牺牲层与所述第一牺牲层的上表面处于水平状态。
12.如权利要求10所述的多重图形化掩膜的制备方法，其特征在于，所述硬掩膜层的材质为氮化硅。
13.如权利要求10所述的多重图形化掩膜的制备方法，其特征在于，所述第一牺牲层材质为氧化硅、氮化硅、氮氧化硅、非晶碳或氮化钛。
14.如权利要求10所述的多重图形化掩膜的制备方法，其特征在于，所述第一牺牲层的厚度大于40nm。
15.如权利要求10所述的多重图形化掩膜的制备方法，其特征在于，所述第二牺牲层的深度大于10nm。
16.如权利要求10所述的多重图形化掩膜的制备方法，其特征在于，所述侧墙层的材质为氧化硅、氮化硅、氮氧化硅、非晶碳或氮化钛。
CN201510608977.6A 2015-09-22 2015-09-22 一种多重图形化掩膜的制备方法 Pending CN105304475A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510608977.6A CN105304475A (zh) 2015-09-22 2015-09-22 一种多重图形化掩膜的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510608977.6A CN105304475A (zh) 2015-09-22 2015-09-22 一种多重图形化掩膜的制备方法

Publications (1)

Publication Number Publication Date
CN105304475A true CN105304475A (zh) 2016-02-03

Family

ID=55201573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510608977.6A Pending CN105304475A (zh) 2015-09-22 2015-09-22 一种多重图形化掩膜的制备方法

Country Status (1)

Country Link
CN (1) CN105304475A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216165A (zh) * 2017-07-06 2019-01-15 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120034782A1 (en) * 2010-08-04 2012-02-09 Hynix Semiconductor Inc. Method of Forming Fine Patterns
CN102969345A (zh) * 2011-08-31 2013-03-13 中芯国际集成电路制造(上海)有限公司 具有t型鳍部的鳍式场效应管及其形成方法
CN103578930A (zh) * 2012-07-20 2014-02-12 中芯国际集成电路制造(上海)有限公司 多重图形化的掩膜层的形成方法、半导体结构
US20140256136A1 (en) * 2013-03-06 2014-09-11 United Microelectronics Corp. Method for forming fin-shaped structures
CN104064471A (zh) * 2014-05-21 2014-09-24 上海华力微电子有限公司 一种用于双重图形化工艺流程的侧墙形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120034782A1 (en) * 2010-08-04 2012-02-09 Hynix Semiconductor Inc. Method of Forming Fine Patterns
CN102969345A (zh) * 2011-08-31 2013-03-13 中芯国际集成电路制造(上海)有限公司 具有t型鳍部的鳍式场效应管及其形成方法
CN103578930A (zh) * 2012-07-20 2014-02-12 中芯国际集成电路制造(上海)有限公司 多重图形化的掩膜层的形成方法、半导体结构
US20140256136A1 (en) * 2013-03-06 2014-09-11 United Microelectronics Corp. Method for forming fin-shaped structures
CN104064471A (zh) * 2014-05-21 2014-09-24 上海华力微电子有限公司 一种用于双重图形化工艺流程的侧墙形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216165A (zh) * 2017-07-06 2019-01-15 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法
CN109216165B (zh) * 2017-07-06 2020-11-03 中芯国际集成电路制造（天津）有限公司 多重图形及半导体器件的制造方法

Similar Documents

Publication Publication Date Title
CN105321873B (zh) 导电结构及其形成方法
KR100968328B1 (ko) 실리콘-게르마늄 에피택셜 성장에서의 수율 향상
CN102820227B (zh) 一种深沟槽超级pn结的形成方法
CN107112218A (zh) Iii‑n器件中的凹陷欧姆接触
CN103065959A (zh) 一种减小硅刻蚀负载效应的方法
TW201508892A (zh) 半導體裝置與其製作方法
CN108713249A (zh) 低电容穿衬底穿孔结构
DE102007050843A1 (de) Integrierte Schaltung mit Kohlenstoffnanoröhren und Verfahren zu deren Herstellung unter Verwendung von geschützten Katalysatorschichten
CN105304475A (zh) 一种多重图形化掩膜的制备方法
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
US7867841B2 (en) Methods of forming semiconductor devices with extended active regions
CN102623340B (zh) 沟槽型双层栅mos器件的制备方法
CN104377123B (zh) 成长低应力igbt沟槽型栅极的方法
CN102412186A (zh) 一种大尺寸通孔的制作方法
CN107623030A (zh) 高电子迁移率晶体管的制造方法及高电子迁移率晶体管
CN106910708A (zh) 具有局部互连结构的器件及其制造方法
CN105206512A (zh) 改进多重图形化掩膜层的方法
CN103187353A (zh) 浅沟槽隔离区的形成方法
CN104425368A (zh) 通孔限定方案
CN101859725B (zh) 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法
CN104362088B (zh) 沟槽型双层栅mos多晶硅间高密度等离子体氧化膜的制造方法
CN103094185A (zh) 接触孔的形成方法
KR20140029058A (ko) 반도체 소자 및 그 형성 방법
CN105226014A (zh) 一种第一层金属沟槽刻蚀方法
CN104752254B (zh) 测试结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160203

RJ01 Rejection of invention patent application after publication