TW201508892A - 半導體裝置與其製作方法 - Google Patents

半導體裝置與其製作方法 Download PDF

Info

Publication number
TW201508892A
TW201508892A TW103125243A TW103125243A TW201508892A TW 201508892 A TW201508892 A TW 201508892A TW 103125243 A TW103125243 A TW 103125243A TW 103125243 A TW103125243 A TW 103125243A TW 201508892 A TW201508892 A TW 201508892A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
metal layer
substrate
opening
Prior art date
Application number
TW103125243A
Other languages
English (en)
Other versions
TWI562316B (en
Inventor
Ying-Chieh Liao
han-wei Yang
Chen-Chung Lai
Kang-Min Kuo
Bor-Zen Tien
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201508892A publication Critical patent/TW201508892A/zh
Application granted granted Critical
Publication of TWI562316B publication Critical patent/TWI562316B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明揭露之半導體裝置具有改良的鈍化層完整性。裝置包含基板、第一層、與金屬層。第一層係形成於基板上。第一層包含通孔開口，及與通孔開口緊臨之錐形部份。金屬層係形成於第一層之通孔開口及錐形部份上。金屬層實質上不含間隙與空洞。

Description

半導體裝置與其製作方法
本發明係關於半導體裝置，更特別關於具有不含間隙及空洞的金屬層之半導體裝置與其製作方法。
半導體裝置的製程係用以形成日常電子裝置中的積體電路。上述製程為多步驟的流程如光微影與化學製程，可依序形成電子電路於半導體材料組成的晶圓上。矽為用於製程的常見半導體材料，但其他種類的半導體材料亦可用於製程。
常用於半導體裝置的層狀物之一為鈍化層。鈍化層通常形成於其他層上，以保護其他層免受製程中的其他材料如溶液、氣體、電漿、或類似物影響。鈍化層中多餘的間隙或空洞會造成其下方層狀物的損傷。
本發明一實施例提供之半導體裝置，其具有改良的鈍化層完整性，包括：基板；第一層，形成於基板上，其中第一層包括通孔開口與緊鄰通孔開口的錐形部份，且錐形部份包含一或多個調整棒開口；以及金屬層，形成於第一層之通孔開口與錐形部份上，其中金屬層實質上不含間隙與空洞。
本發明一實施例提供之半導體裝置，具有改良的鈍化層完整性，包括：基板；硬遮罩層，形成於基板上，其中 硬遮罩層包括通孔開口、與通孔開口緊鄰的錐形部份，以及錐形部份中的多個調整棒開口；以及金屬層，形成於硬遮罩層之通孔開口與錐形部份上，其中金屬層實質上不含間隙與空洞。
本發明一實施例提供之半導體裝置的製作方法，包括：提供基板；形成第一層於基板上；形成通孔開口與多個調整棒開口於第一層中；產生第一層的錐形部份於調整棒開口周圍；以及藉由錐形部份、調整棒開口、與通孔開口形成金屬層於裝置上，其中金屬層實質上不含間隙與空洞。
a‧‧‧通孔高度
b‧‧‧通孔寬度
L‧‧‧調整棒長度
S‧‧‧間隔距離
W‧‧‧寬度
100‧‧‧半導體裝置製作系統
102‧‧‧半導體裝置
104‧‧‧製程工具
106‧‧‧控制構件
200‧‧‧方法
202、204、206、208、210、212、402、404、406、408、410、412‧‧‧步驟
302、502‧‧‧基板
304、504‧‧‧TME層
306、506‧‧‧第一鈍化層
308‧‧‧硬遮罩層
310‧‧‧角度
312‧‧‧錐形角度
314、514‧‧‧金屬層
316‧‧‧光阻層
317、516‧‧‧第二鈍化層
320‧‧‧調整棒開口
322‧‧‧通孔開口
508‧‧‧薄膜
510‧‧‧調整間隔物
512‧‧‧錐形階狀角度
第1圖係一實施例中，半導體製作系統的方塊圖。
第2圖係以錐形輪廓與調整棒/間隔物增加鈍化層完整性之方法的流程圖。
第3A圖係用於製作半導體裝置的遮罩上視圖，且半導體裝置具有改良的鈍化層覆蓋率以用於導電孔。
第3B圖係採用上述方法製作的半導體裝置之剖視圖。
第3C圖係圖案化硬遮罩層後的半導體裝置之剖視圖。
第3D圖係錐形蝕刻硬遮罩層後的半導體裝置之剖視圖。
第3E圖係形成金屬層後的半導體裝置之剖視圖。
第3F圖係具有光阻層覆蓋金屬層之通孔部份的半導體裝置之剖視圖。
第3G圖係圖案化金屬層後的半導體裝置之剖視圖。
第3H圖係形成另一鈍化層後的半導體裝置之剖視圖。
第4圖係以調整間隔物增加階狀角度與鈍化層覆蓋率之方 法的流程圖。
第5A圖係以上述方法製作的半導體裝置之剖視圖。
第5B圖係形成薄膜於裝置上後的半導體裝置之剖視圖。
第5C圖係形成調整間隔物後的半導體裝置之剖視圖。
第5D圖係形成金屬層後的半導體裝置之剖視圖。
第5E圖係圖案化金屬層後的半導體裝置之剖視圖。
第5F圖係形成第二鈍化層後之半導體裝置之剖視圖。
下述內容將搭配圖式說明，而類似標號通常用以標示類似單元，且多種結構並未依比例繪示。在下述說明中，為了方便說明，將採用特定方式以利了解。對本技術領域中具有通常知識者而言，實際應用時可稍微調整下述的一或多個實施例。在其他例子中，將取方塊圖說明已知的結構與裝置以利了解。
一般而言，半導體製程關於相對大量的製程步驟於晶圓或半導體材料上，以製作所需的半導體積體電路。上述製程為多步驟的流程如光微影與化學製程，以依序形成電子電路於半導體材料組成的晶圓上。
上述製程步驟可分為前段(FEOL)製程與後段(BEOL)製程。在一實例中，需要超過三百個依序的製程步驟以形成積體電路於半導體晶圓上。
第1圖係半導體裝置製作系統100的方塊圖，可在製程中自半導體裝置移除氮化物相關的沉澱。上述移除製程採用磷酸。
半導體裝置製作系統100包含製程工具104與控制構件106。系統可操作於半導體裝置102或晶圓上。半導體裝置102包含氧化物層。
製程工具104可包含一或多種工具、溫度腔室、與類似物以用於製作半導體。控制構件106啟動製程以增加鈍化層的覆蓋率。在一實例中，製程採用調整棒與錐形遮罩以改善間隙填充。在另一實例中，此製程採用錐形或階狀角度以增加鈍化層的覆蓋率。方法中的其他細節將描述如下。
第2圖係採用錐形輪廓與調整棒/間隔物以增加鈍化層完整性的方法200之流程圖。在形成金屬層前，先形成具有錐形輪廓與調整棒的硬遮罩層。如此一來，可減少金屬層中的空洞或類似物，進而使形成於金屬層上的鈍化層具有改良的覆蓋率。方法200可減少鈍化層中的間隙或空洞，增加鈍化層的覆蓋率，以及保護鈍化層下的層狀物。
方法200將搭配第3A至3H圖說明以利了解。然而應理解的是，這些圖式的順序僅用以說明而非侷限方法200。第3A至3H圖為採用方法200製作之半導體裝置。
第3A圖係用以製作半導體裝置的遮罩318的上視圖，且半導體裝置具有改良的鈍化層覆蓋率以用於導電孔。遮罩318係用以形成硬遮罩層中的調整棒如下述。遮罩對應下述的調整棒開口318處具有較大的棱角(corner angle)，以改良覆蓋率。遮罩亦顯示及定義調整棒長度L與通孔寬度b。
步驟202提供之半導體裝置具有基板、第一鈍化層、與硬遮罩。基板可包含一或多層及/或結構。基板包含頂 金屬層(Top Metal Layer)(下稱「TME層」)。第一鈍化層係形成於基板上。第一鈍化層包含鈍化材料如氮化矽、氧化矽、或類似物。第一鈍化層之形成方法可為適當沉積製程如化學氣相沉積、電漿增強化學氣相沉積、或類似方法。硬遮罩層係形成於第一鈍化層上。
第3B圖係採用方法200製作之半導體裝置的剖視圖。此半導體裝置為說明例。
裝置包含基板302與TME層304形成其中。第一鈍化層306係形成於基板302上。此外，硬遮罩層308係形成於第一鈍化層306上。
步驟204圖案化硬遮罩層以形成通孔開口與調整棒開口。通孔開口露出部份較下方的層狀物如第一鈍化層。調整棒開口露出調整部份。
第3C圖係圖案化硬遮罩層後的半導體裝置之剖視圖。步驟204圖案化硬遮罩層308。圖案化的硬遮罩層308包含通孔開口322與調整棒開口320。
步驟206進行錐形蝕刻，以形成硬遮罩層的錐形部份。以一角度進行錐形蝕刻，可讓靠近通孔區的部份比遠離通孔區的部份被蝕刻的更多。錐形蝕刻採用調整間隔物與蝕刻負載。錐形蝕刻定義錐形部份(或階狀膜)，包含用於硬遮罩層的錐形角度、通孔寬度、與通孔高度。
第3D圖係錐形蝕刻硬遮罩層後的半導體裝置之剖視圖。步驟204先圖案化硬遮罩層308，而步驟206的錐形蝕刻再形成硬遮罩層308的錐形部份。錐形部份又稱作階狀膜。錐 形蝕刻定義之錐形角度312大於90度。在另一實例中，錐形角度312大於100度。錐形角度312與角度310總計為180度。
錐形蝕刻亦定義用於硬遮罩層的通孔寬度b與通孔高度a。調整棒具有間隔距離S(即調整棒開口的寬度)以及寬度W(即調整棒開口之間的間距)。上述部份如第3D圖所示。
在一實例中，寬高比b/a介於約2至5之間。在一實例中，通孔寬度b大於或等於約2μm。硬遮罩間隔物(又稱作調整棒)的數目大於或等於1。在一實例中，間隔距離S大於或等於約0.5μm。調整棒的寬度W大於或等於約0.5μm。值得注意的是，間隔距離S與寬度W可彼此不同。在一實例中，第3A圖的調整棒長度L介於約0.5μm至2μm之間。
步驟208形成金屬層於裝置上。金屬層的形成方法可為合適的金屬沉積製程，比如濺鍍或類似方法。在一實例中，金屬層包含金屬材料如鋁銅合金。硬遮罩層的調整棒與錐形輪廓有利於適當地形成金屬層，特別是在通孔區中。
第3E圖係形成金屬層後的半導體裝置之剖視圖。金屬層314係形成於裝置上。在此實例中，金屬層314包含鋁銅合金。如圖所示，部份的金屬層314延伸穿過硬遮罩層308、調整棒、與第一鈍化層306，向下至較下方的基板302與TME層304。
步驟210採用光阻層圖案化金屬層，以形成導電通孔。形成光阻層並搭配合適的圖案化製程，可移除部份金屬層。保留的部份金屬層即形成導電通孔。上述步驟可採用合適的金屬圖案化製程。可以理解的是，上述步驟亦可採用其他合 適的圖案化製程。
第3F圖係具有光阻層316覆蓋金屬層314之通孔部份的半導體裝置之剖視圖。
第3G圖係圖案化金屬層314後的半導體裝置之剖視圖。金屬層314的保留部份即導電通孔。圖案化步驟後亦移除光阻層316。
步驟212形成第二鈍化層於裝置上。第二鈍化層亦包含合適的鈍化材料如氮化矽、氧化矽、或類似物。形成於導電通孔上的鈍化層具有合適或增加的覆蓋率。如此一來，鈍化層可保護其下方的層狀物如導電通孔。
與上述方法相較，形成鈍化層於導電通孔上的其他技術具有問題。採用調整棒與錐形部份可減少導電通孔中的空洞或間隙。空洞或間隙使鈍化層無法適當形成，進而損傷鈍化層下方的層狀物。
第3H圖係形成另一鈍化層後的半導體裝置之剖視圖。第二鈍化層317係形成於半導體裝置上。如圖所示，第二鈍化層317覆蓋所有或實質上所有保留的金屬層314。
可以理解的是，方法200的變化亦屬本發明範疇。硬遮罩調整棒的數目、尺寸、與形狀，以及錐形角度可視情況變化。此外，方法200可包含額外步驟及/或製程。
第4圖係採用調整間隔物以增加階狀角度與鈍化層覆蓋率之方法的流程圖。方法400在形成金屬層前，先採用調整間隔物以減少金屬層中的間隙及/或空洞。如此一來，形成於金屬層上的鈍化層可改善鈍化層的覆蓋率，並減少鈍化層 中的間隙。
方法400搭配第5A至5F圖說明以利了解。然而可以理解的是，上述圖式的排列僅用以說明而非侷限方法400。第5A至5F圖係採用方法400製作之半導體裝置。
方法400的起始步驟402提供半導體裝置，其包含基板、TME層、與第一鈍化層。基板可包含一或多層及/或結構。基板包含TME層。第一鈍化層係形成於基板上。第一鈍化層包含鈍化材料如氮化矽、氧化矽、或類似物。第一鈍化層的形成方法可為合適沉積製程如化學氣相沉積、電漿增強化學氣相沉積、或類似方法。上述方法可移除位於TME層上的部份鈍化層。
第5A圖係採用方法400製作的半導體裝置之剖視圖。上述裝置係說明例以利了解。可以理解的是，其他變化的半導體裝置亦屬本發明範疇。
步驟402提供之裝置包含基板502，其具有TME層504形成其中。第一鈍化層506係形成於基板502上。第一鈍化層506具有開口於至少部份的TME層504上。
步驟404形成薄膜於裝置上。薄膜的蝕刻率與第一鈍化層不同。在一實例中，薄膜與第一鈍化層之間的蝕刻選擇性大於1。在另一實例中，薄膜的厚度為約0.6μm。
第5B圖係形成薄膜508於裝置上後的半導體裝置之剖視圖。步驟404形成薄膜508。薄膜508覆蓋第一鈍化層506與部份的TME層504。
步驟406進行間隔物蝕刻，以選擇性地移除部份薄 膜並保留調整間隔物。調整間隔物係形成於第一鈍化層之邊緣或側壁上，且調整間隔物亦可稱作薄膜的錐形部份。調整間隔物具有間隔物角度，通常大於約100度。此外，通孔距離係定義於間隔物之間與TME層上。
在一實例中，間隔物蝕刻對薄膜與第一鈍化層具有蝕刻選擇性。蝕刻自第一鈍化層與部份的TME層之表面移除薄膜。如此一來，可形成調整間隔物。
第5C圖係形成調整間隔物510後的半導體裝置之剖視圖。如圖所示，實質上移除第5B圖中的薄膜508，並保留調整間隔物510。步驟406蝕刻移除薄膜508。
調整間隔物510具有錐形階狀角度512與通孔寬度b。調整間隔物510之高度對應通孔高度a，亦與第一間隔物之高度符合。上述數值可依實際操作變化。
在一實例中，通孔寬度b為約2μm。寬高比b/a為約2至5之間。錐形階狀角度大於約100度。
步驟408形成金屬層於裝置上。金屬層的形成方法為合適的金屬沉積製程如濺鍍或類似方法。在一實例中，金屬層包括金屬材料如鋁銅合金。硬遮罩層的調整棒與錐形部份有利於適當地形成金屬層，特別在通孔區中。
第5D圖係形成金屬層514後的半導體裝置之剖視圖。在此實例中，步驟408形成的金屬層514包含鋁銅合金。如圖所示，部份的金屬層514延伸至TME層504的表面、第一鈍化層506、與調整間隔物510。
步驟410採用光阻層圖案化金屬層，以形成導電通 孔。形成光阻層並搭配合適的圖案化製程，可移除部份金屬層。保留的部份金屬層即形成導電通孔。上述步驟可採用合適的金屬圖案化製程。可以理解的是，上述步驟亦可採用其他合適的圖案化製程。
第5E圖係圖案化金屬層514後的半導體裝置之剖視圖。金屬層514的保留部份即導電通孔。圖案化步驟後亦移除光阻層。
步驟412形成第二鈍化層於裝置上。第二鈍化層亦包含合適的鈍化材料如氮化矽。形成於導電通孔上的鈍化層具有合適或增加的覆蓋率。如此一來，鈍化層可保護其下方的層狀物如導電通孔。
與上述方法相較，形成鈍化層於導電通孔上的其他技術會造成低覆蓋率的鈍化層，並造成間隙形成於鈍化層中。採用調整間隔物可減少導電通孔中的空洞或間隙。空洞或間隙使鈍化層無法適當形成，進而損傷鈍化層下方的層狀物。
第5E圖係形成第二鈍化層516後的半導體裝置之剖視圖。如圖所示，第二鈍化層516覆蓋所有或實質上所有保留的金屬層514。
應理解的是，方法200與400的適當變化亦屬本發明範疇。
可以理解的是，整篇說明書中用以舉例的結構與其形成方法(比如圖式所示之結構，以及上述形成方法)並不限於對應的結構。方法與結構應視作彼此獨立，且兩者可單獨存在。方法與結構不必然以圖式中的特定方式實施。
此外，本技術領域中具有通常知識者在閱讀及/或理解說明書與附圖後，應可進行等效置換及/或改良。本發明包含但不限於這些置換與改良。舉例來說，雖然圖示及內容中提及特定的掺雜種類，但本技術領域中具有通常知識者自可將其置換為其他掺雜種類。
本發明揭露之半導體裝置，具有改良的鈍化層完整性。裝置包括基板、第一層、與金屬層。第一層係形成於基板上。第一層包括通孔開口與緊鄰通孔開口的錐形部份。金屬層係形成於第一層之通孔開口與錐形部份上。金屬層實質上不含間隙與空洞。在一實例中，第一層為硬遮罩層。在另一實例中，第一層係鈍化層。
另一半導體裝置，具有改良的鈍化層完整性。裝置包括基板、硬遮罩層、與金屬層。硬遮罩層係形成於基板上。硬遮罩層包括通孔開口、與通孔開口緊鄰的錐形部份，以及錐形部份中的多個調整棒開口。金屬層係形成於硬遮罩層之通孔開口與錐形部份上。金屬層實質上不含間隙與空洞。
本發明揭露之半導體裝置的製作方法，包括提供基板。形成第一層於基板上。形成通孔開口與多個調整棒開口於第一層中。產生第一層的一錐形部份於調整棒開口周圍。藉由錐形部份、調整棒開口、與通孔開口形成金屬層於裝置上。金屬層實質上不含間隙與空洞。
本發明揭露另一半導體裝置的製作方法，包括提供基板。形成硬遮罩層於基板上。形成通孔開口與多個調整棒開口於硬遮罩層中。產生錐形輪廓或部份於硬遮罩層上的調整 棒開口周圍。藉由錐形部份、調整棒開口、與通孔開口形成金屬層於裝置上。金屬層實質上不含間隙與空洞。
本發明揭露半導體裝置的製作方法，包括提供基板。形成第一鈍化層於基板上。形成硬遮罩層於基板上。形成通孔開口與調整棒開口於硬遮罩層中。藉由調整棒開口形成金屬層於裝置上。金屬層實質上不含間隙與空洞。圖案化金屬層以形成導電孔洞。形成第二鈍化層於導電孔洞上。第二鈍化層不含間隙。
本發明揭露另一半導體裝置的製作方法，包括提供基板。形成第一層於基板上。圖案化第一層以定義開口。形成薄膜於裝置上。進行間隔物蝕刻以移除部份薄膜，並保留調整間隔物於開口側壁。藉由調整間隔物形成金屬層於裝置上，以減少形成間隙於金屬層中。
此外，一或多個實施方式揭露的特定結構或實施例，可依需要與其他實施方式中一或多個其他結構及/或實施例隨意組合。此外，用語「包含」、「具有」，「含」、及/或其變化，可延伸解釋為包括性的意義，比如「包括」。此外，「實例」僅僅是某一實例而非最佳實例。可以理解的是，上述結構、層、及/或單元對應另一者之特定尺寸及/或方向，僅用於簡化說明和方便理解，其實際尺寸及/或方向可能不同於上述內容。
302‧‧‧基板
304‧‧‧TME層
306‧‧‧第一鈍化層
308‧‧‧硬遮罩層
314‧‧‧金屬層
317‧‧‧第二鈍化層

Claims (11)

  1. 一種半導體裝置，包括：一基板；一第一層，形成於該基板上，其中該第一層包括一通孔開口與緊鄰該通孔開口的一錐形部份，且該錐形部份包含一或多個調整棒開口；以及一金屬層，形成於該第一層之該通孔開口與該錐形部份上，其中該金屬層實質上不含間隙與空洞。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該金屬層係一導電通孔。
  3. 如申請專利範圍第1項所述之半導體裝置，更包括一鈍化層形成於該基板上及該第一層下，其中部份該金屬層填入該或該些調整棒開口。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該第一層的該錐形部份具有一錐形輪廓，且該錐形輪廓的角度大於約100度。
  5. 如申請專利範圍第1項所述之半導體裝置，更包括一第二鈍化層形成於該金屬層上。
  6. 一種半導體裝置，包括：一基板；一硬遮罩層，形成於該基板上，其中該硬遮罩層包括一通孔開口、與該通孔開口緊鄰的一錐形部份，以及該錐形部份中的多個調整棒開口；以及一金屬層，形成於該硬遮罩層之該通孔開口與該錐形部份 上，其中該金屬層實質上不含間隙與空洞。
  7. 如申請專利範圍第6項所述之半導體裝置，其中該些調整棒開口的寬度大於或小於該些調整棒開口之間的間距。
  8. 如申請專利範圍第6項所述之半導體裝置，更包括一鈍化層形成於該基板上，且該鈍化層之多個調整棒開口對應該硬遮罩層之該些調整棒開口，其中部份該金屬層實質上填入該鈍化層之該些調整棒開口。
  9. 一種半導體裝置的製作方法，包括：提供一基板；形成一第一層於該基板上；形成一通孔開口與多個調整棒開口於該第一層中；產生該第一層的一錐形部份於該些調整棒開口周圍；以及藉由該錐形部份、該些調整棒開口、與該通孔開口形成一金屬層，其中該金屬層實質上不含間隙與空洞。
  10. 如申請專利範圍第9項所述之半導體裝置的製作方法，更包括圖案化該金屬層以形成一導電通孔於該通孔開口周圍。
  11. 如申請專利範圍第9項所述之半導體裝置的製作方法，其中該錐形部份具有一錐形輪廓，且該錐形輪廓的角度大於約100度。
TW103125243A 2013-08-23 2014-07-24 Semiconductor device and method for fabricating the same TWI562316B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/974,400 US9076804B2 (en) 2013-08-23 2013-08-23 Systems and methods to enhance passivation integrity

Publications (2)

Publication Number Publication Date
TW201508892A true TW201508892A (zh) 2015-03-01
TWI562316B TWI562316B (en) 2016-12-11

Family

ID=52479636

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125243A TWI562316B (en) 2013-08-23 2014-07-24 Semiconductor device and method for fabricating the same

Country Status (4)

Country Link
US (6) US9076804B2 (zh)
KR (1) KR101626661B1 (zh)
CN (1) CN104425567B (zh)
TW (1) TWI562316B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076804B2 (en) 2013-08-23 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods to enhance passivation integrity
KR101846908B1 (ko) * 2016-10-31 2018-04-10 현대자동차 주식회사 차량용 히트 펌프 시스템
CN108630540B (zh) 2017-03-24 2021-05-28 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN110911465B (zh) * 2019-11-29 2022-11-25 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
US11929280B2 (en) 2020-09-22 2024-03-12 Changxin Memory Technologies, Inc. Contact window structure and method for forming contact window structure
CN114256135A (zh) * 2020-09-22 2022-03-29 长鑫存储技术有限公司 开口结构及其形成方法、接触插塞及其形成方法
EP4002437B1 (en) 2020-09-22 2023-08-02 Changxin Memory Technologies, Inc. Method of forming a contact window structure
CN112540913B (zh) * 2020-11-27 2024-02-09 山东云海国创云计算装备产业创新中心有限公司 一种代码覆盖率确定的方法、系统、设备及可读存储介质
CN112992658B (zh) * 2021-04-15 2021-07-30 中芯集成电路制造(绍兴)有限公司 焊盘上化学镀方法、半导体器件及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
EP0482247A1 (en) * 1990-10-26 1992-04-29 International Business Machines Corporation Method for producing an integrated circuit structure with a dense multilayer metallization pattern
JPH05218021A (ja) * 1991-11-07 1993-08-27 Samsung Electron Co Ltd 半導体装置
US5633781A (en) * 1995-12-22 1997-05-27 International Business Machines Corporation Isolated sidewall capacitor having a compound plate electrode
JP3087685B2 (ja) * 1997-06-04 2000-09-11 日本電気株式会社 半導体装置の製造方法
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
US6649517B2 (en) * 2001-05-18 2003-11-18 Chartered Semiconductor Manufacturing Ltd. Copper metal structure for the reduction of intra-metal capacitance
US6630402B2 (en) * 2001-11-21 2003-10-07 General Semiconductor, Inc. Integrated circuit resistant to the formation of cracks in a passivation layer
KR20030043446A (ko) * 2001-11-28 2003-06-02 동부전자 주식회사 반도체소자 및 그 제조방법
US6590295B1 (en) * 2002-06-11 2003-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic device with a spacer redistribution layer via and method of making the same
US6660630B1 (en) * 2002-10-10 2003-12-09 Taiwan Semiconductor Manufacturing Co. Ltd. Method for forming a tapered dual damascene via portion with improved performance
KR100602079B1 (ko) * 2003-12-11 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자의 플러그 형성 방법
JP2005303140A (ja) * 2004-04-14 2005-10-27 Seiko Epson Corp 半導体装置の製造方法
JP4805587B2 (ja) * 2005-02-24 2011-11-02 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
US7470985B2 (en) * 2006-07-31 2008-12-30 International Business Machines Corporation Solder connector structure and method
US7517746B2 (en) * 2007-04-24 2009-04-14 United Microelectronics Corp. Metal oxide semiconductor transistor with Y shape metal gate and fabricating method thereof
US8357571B2 (en) * 2010-09-10 2013-01-22 Cree, Inc. Methods of forming semiconductor contacts
US8389402B2 (en) 2011-05-26 2013-03-05 Nanya Technology Corporation Method for via formation in a semiconductor device
US20130049218A1 (en) 2011-08-31 2013-02-28 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation
US9076804B2 (en) * 2013-08-23 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods to enhance passivation integrity

Also Published As

Publication number Publication date
US20150054163A1 (en) 2015-02-26
US20190115273A1 (en) 2019-04-18
US20160247741A1 (en) 2016-08-25
KR101626661B1 (ko) 2016-06-01
US20180012818A1 (en) 2018-01-11
US10515866B2 (en) 2019-12-24
KR20150022664A (ko) 2015-03-04
US20150311156A1 (en) 2015-10-29
US9076804B2 (en) 2015-07-07
CN104425567A (zh) 2015-03-18
TWI562316B (en) 2016-12-11
US10777480B2 (en) 2020-09-15
US10157810B2 (en) 2018-12-18
US9349688B2 (en) 2016-05-24
CN104425567B (zh) 2017-07-11
US9773716B2 (en) 2017-09-26
US20200111719A1 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
TW201508892A (zh) 半導體裝置與其製作方法
US9679805B2 (en) Self-aligned back end of line cut
TWI505324B (zh) 形成高密度圖案的方法
US9305837B2 (en) Semiconductor arrangement and formation thereof
US8883648B1 (en) Manufacturing method of semiconductor structure
JP2008060517A (ja) マスク構造物の形成方法及びこれを利用した微細パターン形成方法
CN104821308A (zh) 半导体装置以及半导体装置的制造方法
TW201714269A (zh) 形成具有減少之側壁漸縮的互連特徵
KR20090089497A (ko) 반도체 소자의 미세패턴 제조 방법
TWI633625B (zh) 使用間隔物蝕刻溝槽形成柵欄導體
US20190131291A1 (en) Systems and Methods for a Sequential Spacer Scheme
CN102820260A (zh) 提高通孔图形性能表现的方法
US9378954B2 (en) Plasma pre-treatment for improved uniformity in semiconductor manufacturing
JP2007135129A (ja) 圧電振動片の製造方法およびその製造方法により製造した圧電振動片
US8716139B2 (en) Method of patterning a semiconductor device
TWI497784B (zh) 磁性感測裝置及其製作方法
CN104752254B (zh) 测试结构的形成方法
US20150076707A1 (en) Integrated circuit via structure and method of fabrication
CN104241189B (zh) 沟槽的制造方法
US8912099B2 (en) Method of manufacturing semiconductor device
KR101175278B1 (ko) 반도체 장치 제조방법
US20140264886A1 (en) Forming Fence Conductors Using Spacer Pattern Transfer
CN107527953A (zh) 半导体器件及其制备方法
KR20050096694A (ko) 반도체 소자 제조 방법