KR20030043446A - 반도체소자 및 그 제조방법 - Google Patents

반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR20030043446A
KR20030043446A KR1020010074628A KR20010074628A KR20030043446A KR 20030043446 A KR20030043446 A KR 20030043446A KR 1020010074628 A KR1020010074628 A KR 1020010074628A KR 20010074628 A KR20010074628 A KR 20010074628A KR 20030043446 A KR20030043446 A KR 20030043446A
Authority
KR
South Korea
Prior art keywords
layer
aluminum oxide
metal wiring
oxide layer
stress
Prior art date
Application number
KR1020010074628A
Other languages
English (en)
Inventor
이재석
김승현
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR1020010074628A priority Critical patent/KR20030043446A/ko
Priority to US10/304,697 priority patent/US6657299B2/en
Priority to JP2002345700A priority patent/JP3908158B2/ja
Publication of KR20030043446A publication Critical patent/KR20030043446A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자 및 그 제조방법을 제공한다. 본 발명은 반도체기판 상에 반도체소자의 최상층 금속배선을 형성하고, 상기 최상층 금속배선의 표면에 알루미늄 산화층과 같은 스트레스 완화층을 형성한 후 상기 스트레스 완화층 및 상기 반도체기판 상에 상기 최상층 금속배선과의 스트레스가 작고 고경도를 갖는 알루미늄 산화막과 같은 패시베이션층을 형성한다.
따라서, 본 발명은 패키징공정에서 외부 충격에 의한 패시베이션층의 균열이 방지되므로 반도체소자의 누설전류가 감소하고 항복전압이 향상될 수 있다.

Description

반도체소자 및 그 제조방법{Semiconductor and Manufacturing Method For The Same}
본 발명은 반도체소자의 패시베이션에 관한 것으로, 더욱 상세하게는 패키징공정을 진행하더라도 패시베이션층의 균열을 방지함으로써 패시베이션층의 신뢰성을 높이고 반도체소자의 특성 악화를 방지하도록 한 반도체소자 및 그 제조방법에 관한 것이다.
일반적으로, 반도체소자의 패시베이션층(Passivation Layer)은 최상층 금속배선 상에 형성되는 최종 보호막으로서, 패키징(Packaging) 공정에서 발생할 수 있는 칩 표면의 스크래치(Scratch)나 이물질 오염을 방지하는 역할을 한다. 이러한패시베이션층은 외부 습기와 같은 환경적 요인으로부터 반도체소자를 보호하는 수단이 된다. 상기 패시베이션층은 스트레스 완화용 각종 산화막과, 우수한 보호막의 역할을 담당하는 질화막의 조합으로 형성된다.
예를 들면, 지금까지는 반도체소자를 위한 최상층 금속배선이 형성된 반도체기판 상에 PE-TEOS(Tetra-Ethyl-Ortho-Silicate) 산화막을 PECVD(Plasma Enhanced Chemical Vapor Deposition)법에 의해 적층한 후 연이어 SiH4질화막을 PECVD법에 의해 적층함으로써 패시베이션층을 형성하여 왔다. 또한, 고밀도 플라즈마(High Density Plasma: HDP) CVD법에 의해 SiH4산화막을 적층한 후 연이어 PECVD법을 이용하여 SiH4질화막을 적층함으로써 패시베이션층을 형성하여 왔다.
그런데, 다층배선을 사용한 소자나 파워 소자와 같은 반도체소자의 경우, 최상층 금속배선, 예를 들어 알루미늄 재질의 금속배선은 일반적인 반도체소자의 최상층 금속배선이 5000∼6000Å의 두께로 이루어지는데 비하여 8000∼10000Å의 두꺼운 두께로 이루어진다. 또한, 상기 파워 소자의 최상층 금속배선은 비교적 넓은 면적으로 형성된다.
그러나, 종래에는 다층배선을 사용한 소자나 파워 소자의 패키징공정에서 패시베이션층의 균열이 발생하기 쉬운데, 이는 상기 패시베이션층이 두껍고 넓은 최상층 금속배선과의 스트레스가 크기 때문이다. 이로써, 패키징공정이 완료된 제품의 불량률이 높은 문제점이 있다.
상기 패시베이션층의 균열과 같은 반도체소자의 불량률을 저감시키기 위해서는 최상층 금속배선의 스트레스가 작으면서도 외부로부터의 충격에 견디기 쉬운 고경도 재질의 패시베이션층이 절실히 요구되고 있는 실정이다.
따라서, 본 발명의 목적은 최상층 금속배선과의 스트레스를 저감시킴으로써 패키징공정에서의 패시베이션층 균열 발생을 방지하도록 한 반도체소자 및 그 제조방법을 제공하는데 있다.
도 1은 본 발명에 의한 반도체소자를 나타낸 단면도.
도 2 내지 도 5는 본 발명에 의한 반도체소자의 제조방법을 나타내 공정 순서도.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체소자는
반도체기판; 상기 반도체기판 상에 형성된 알루미늄 재질의 최상층 금속배선; 상기 금속배선의 표면에 형성된, 상기 금속배선과의 스트레스 완화를 위한 스트레스 완화층; 및 상기 스트레스 완화층과 상기 반도체기판 상에 함께 적층된 패시베이션층용 알루미늄 산화층을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 스트레스 완화층이 고경도의 알루미늄 산화층으로 이루어질 수 있다. 스트레스 완화층이 100Å 미만의 두께로 형성되는 것이 바람직하다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체소자의 제조방법은
반도체기판 상에 알루미늄 재질의 최상층 금속배선을 형성하는 단계; 상기 금속배선의 표면 상에 상기 금속배선과의 스트레스 완화를 위한 스트레스 완화층을형성하는 단계; 및 상기 스트레스 완화층과 상기 반도체기판 상에 함께 알루미늄 산화층을 플라즈마 화학기상증착공정에 의해 적층함으로써 패시베이션층을 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 스트레스 완화층을 형성하는 단계는
상기 금속배선의 표면을 플라즈마처리공정에 의해 알루미늄 산화층으로 형성하는 단계; 및 상기 알루미늄 산화층을 열처리하는 단계를 이루어질 수 있다.
바람직하게는, 상기 금속배선을 N2O나 O2의 가스를 이용한 플라즈마공정에 의해 알루미늄 산화층으로 형성할 수 있다.
바람직하게는, 상기 알루미늄 산화층을 400℃ 이하의 저온에서 열처리할 수 있다. 또한, 상기 알루미늄 산화층을 알곤(Ar), 헬륨(He)과 같은 불활성 가스 분위기나, N2O, O2, N2, H2의 가스 분위기에서 열처리할 수 있다.
바람직하게는, 상기 패시베이션층의 항복전압을 높이기 위해 상기 패시베이션층을 열처리하는 것을 특징으로 하는 반도체소자의 제조방법.
이하, 본 발명에 의한 반도체소자 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명에 의한 반도체소자를 나타낸 단면도이다. 도 1을 참조하면, 반도체기판(10) 상에 예를 들어 알루미늄 재질을 주성분으로 하는 최상층 금속배선(12)이 일정 간격을 두고 이격하여 형성된다. 상기 금속배선(12)의 표면상에 스트레스 완화층(14)인 알루미늄 산화층이 형성된다. 상기 스트레스 완화층(14)과 반도체기판(10) 상에 패시베이션층(16)이 PECVD법에 의해 적층된다.
여기서, 상기 스트레스 완화층(14)은 상기 금속배선(12)과의 스트레스가 작으면서도 경도가 높으므로 상기 패시베이션층(16)이 상기 금속배선(12) 상에 직접 적층될 때 발생하기 쉬운 스트레스를 완화시켜주는 역할을 담당한다. 상기 스트레스 완화층(14)을 형성하는 것은 상기 금속배선(12) 상에 직접 적층된 패시베이션층(16)의 스트레스가 발생하기 쉬워서 반도체소자의 누설전류(leakage current)가 커지고 항복전압(breakdown voltage)이 낮아지는 것을 방지하기 위함이다.
상기 알루미늄 산화층(14)은 N2O나 O2가스를 이용하여 상기 금속배선(12)을 플라즈마 처리한 후 알곤(Ar), 헬륨(He)과 같은 불활성 가스나, N2O, O2, N2, H2등의 가스 분위기에서 예를 들어 400℃의 저온으로 10분∼24시간, 바람직하게는 4시간동안 열처리함으로써 형성된 AlxOy층이다. 또한, 상기 패시베이션층(16)은 열적으로 안정적이며 상기 금속배선(12)과의 스트레스가 작은, Al2O3가 주성분인 AlxOy와 같은 재질로 이루어지는 알루미늄 산화층이다.
한편, 반도체기판(10)에서는 본 발명과 관련성이 적어서 도면에 도시되지 않았으나, 다층배선을 갖는 소자나 파워 소자의 최상층 금속배선(12)을 제외한 나머지 부분들, 예를 들어 소오스/드레인과 같은 확산층, 게이트전극, 층간절연막, 금속배선 등이 형성되어 있음은 주지의 사실이다. 또한, 설명의 편의상 상기 최상층금속배선(12)이 2개만 배치되어 있는 것처럼 도시되어 있으나, 실제로는 상기 최상층 금속배선(12)이 상기 반도체기판(10) 상에 상당히 많이 배치되어 있다.
따라서, 본 발명에 의한 반도체소자에서는 상기 스트레스 완화층(14)이 패시베이션층(16)과 금속배선(12)의 스트레스를 완화시켜주므로 상기 패시베이션층(16)은 패키징공정에서의 외부 충격에 쉽게 견디고 균열 발생을 일으키지 않는다.
이와 같은 구성의 반도체소자를 제조하는 제조방법을 제 2 도 내지 제 4를 참조하여 설명하기로 한다.
도 2를 참조하면, 먼저, 반도체기판(10)을 준비한다. 상기 반도체기판(10)에서는 본 발명과 관련성이 적어서 도면에 도시되지 않았으나, 다층배선을 갖는 소자나 파워 소자의 최상층 금속배선(12)을 제외한 나머지 부분들, 예를 들어 소오스/드레인과 같은 확산층, 게이트전극, 층간절연막, 금속배선 등이 형성된다.
이어서, 예를 들어 스퍼터링공정을 이용하여 상기 반도체기판(10) 상에 최상층 금속배선(12)을 위한 알루미늄 재질의 금속층을 8000∼10000Å의 두께로 적층한다. 그런 다음, 사진식각공정을 이용하여 상기 금속층 상에 상기 상층 금속배선(12)에 해당하는 식각 마스크용 감광막의 패턴(도시 안됨)을 형성하고, 상기 감광막의 패턴에 마스킹되지 않은 금속층의 노출된 부분을 그 아래의 반도체기판(10)이 노출될 때까지 식각한다.
따라서, 상기 최상층 금속배선(12)의 패턴이 상기 반도체기판(10) 상에 형성된다. 설명의 편의상 상기 최상층 금속배선(12)이 2개만 배치되어 있는 것처럼 도시되어 있으나, 실제로는 상기 최상층 금속배선(12)이 상기 반도체기판(10) 상에 상당히 많이 배치되어 있다.
도 3을 참조하면, 상기 최상층 금속배선(12)의 형성이 완료되고 나면, 상기 최상층 금속배선(12)을 N2O 또는 O2가스를 이용한 플라즈마공정으로 처리하여 상기 최상층 금속배선(12)의 표면에 도 4의 스트레스 완화층(14)을 위한 알루미늄 산화층(13), 예를 들어 AlxOy층과 같은 알루미늄 산화층을 100Å미만의 얇은 두께로 형성한다.
도 4를 참조하면, 상기 알루미늄 산화층(13)이 형성되고 나면, 알곤(Ar), 헬륨(He)과 같은 불활성 가스나, N2O, O2, N2, H2등의 가스 분위기에서 예를 들어 400℃의 저온으로 10분∼24시간, 바람직하게는 4시간동안 급속 열처리 공정(Rapid Thermal process)이나 일반적인 퍼니스(furnace)를 이용한 열처리공정으로 상기 알루미늄 산화층(13)을 열처리한다. 따라서, 상기 알루미늄 산화층(13)이 스트레스 완화층(14)으로 형성된다.
여기서, 상기 스트레스 완화층(14)은 상기 금속배선(12)과의 스트레스가 작으면서도 경도가 높으므로 도 5의 패시베이션층(16)이 상기 금속배선(12) 상에 적층될 때 금속배선(14)과의 스트레스를 완화시켜주는 역할을 담당한다. 따라서, 상기 스트레스 완화층(14)은 패키징공정에서 상기 패시베이션층(16)의 균열이 발생하는 것을 방지하여 반도체소자의 누설전류(leakage current)를 줄이고 항복전압(breakdown voltage)을 높인다.
도 5를 참조하면, 상기 스트레스 완화층(14)이 형성되고 나면, PECVD공정을 이용하여 상기 스트레스 완화층(14)과 반도체기판(10)의 노출된 부분 상에 패시베이션층(16)을 상기 금속배선(12)과 거의 동일한 두께, 예를 들어 8000∼10000Å의 두께로 적층한다.
여기서, 상기 패시베이션층(16)은 열적으로 안정적이며 상기 금속배선(12)과의 스트레스가 작은, Al2O3가 주성분인 AlxOy와 같은 재질로 이루어지는 알루미늄 산화층이다.
상기 패시베이션층(16)의 적층이 완료되고 나면, 알곤(Ar), 헬륨(He)과 같은 불활성 가스나, N2O, O2, N2, H2등의 가스 분위기에서 예를 들어 400℃의 저온으로 10분∼24시간, 바람직하게는 4시간동안 급속 열처리 공정(Rapid Thermal process)이나 일반적인 퍼니스(furnace)를 이용한 열처리공정으로 상기 알루미늄 산화층(16)을 열처리한다. 이는 패시베이션층(16)의 항복전압을 높이기 위해 패시베이션층(16)의 밀도를 높여주기 위함이다.
따라서, 본 발명은 금속배선(14)과의 스트레스가 크지 않으면서도 고경도를 갖는 알루미늄 산화층을 패시베이션층(16)으로 사용하는 것이 가능하다. 그 결과, 패키징공정에서 외부 충격에 의한 패시베이션층(16)의 균열이 발생하는 불량률이 감소된다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체소자 및 그 제조방법은 반도체기판 상에 반도체소자의 최상층 금속배선을 형성하고, 상기 최상층 금속배선의 표면에 알루미늄 산화층과 같은 스트레스 완화층을 형성한 후 상기 스트레스 완화층 및 상기 반도체기판 상에 상기 최상층 금속배선과의 스트레스가 작고 고경도를 갖는 알루미늄 산화막과 같은 패시베이션층을 형성한다.
따라서, 본 발명은 패키징공정에서 외부 충격에 의한 패시베이션층의 균열이 방지되므로 반도체소자의 누설전류가 감소하고 항복전압이 향상될 수 있다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.

Claims (11)

  1. 반도체기판;
    상기 반도체기판 상에 형성된 알루미늄 재질의 최상층 금속배선;
    상기 금속배선의 표면에 형성된, 상기 금속배선과의 스트레스 완화를 위한 스트레스 완화층; 및
    상기 스트레스 완화층과 상기 반도체기판 상에 함께 적층된 패시베이션층용 알루미늄 산화층을 포함하는 반도체소자.
  2. 제 1 항에 있어서, 상기 스트레스 완화층이 알루미늄 산화층으로 이루어진 것을 특징으로 하는 반도체소자.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 스트레스 완화층이 100Å 미만의 두께로 형성된 것을 특징으로 하는 반도체소자.
  4. 반도체기판 상에 알루미늄 재질의 최상층 금속배선을 형성하는 단계;
    상기 금속배선의 표면 상에 상기 금속배선과의 스트레스 완화를 위한 스트레스 완화층을 형성하는 단계; 및
    상기 스트레스 완화층과 상기 반도체기판 상에 함께 알루미늄 산화층을 플라즈마 화학기상증착공정에 의해 적층함으로써 패시베이션층을 형성하는 단계를 포함하는 반도체소자의 제조방법.
  5. 제 4 항에 있어서, 상기 스트레스 완화층을 형성하는 단계는
    상기 금속배선의 표면을 플라즈마처리공정에 의해 알루미늄 산화층으로 형성하는 단계; 및
    상기 알루미늄 산화층을 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제 5 항에 있어서, 상기 금속배선을 N2O 가스를 이용한 플라즈마공정에 의해 알루미늄 산화층으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제 5 항에 있어서, 상기 금속배선을 O2가스를 이용한 플라즈마공정에 의해 알루미늄 산화층으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제 4 항에 있어서, 상기 알루미늄 산화층을 400℃ 이하의 저온에서 열처리하는 것을 특징으로 하는 반도체소자의 제조방법.
  9. 제 6 항 또는 제 7 항에 있어서, 상기 알루미늄 산화층을 알곤(Ar), 헬륨(He)과 같은 불활성 가스 분위기에서 열처리하는 것을 특징으로 하는 반도체소자의 제조방법.
  10. 제 6 항 또는 제 7 항에 있어서, 상기 알루미늄 산화층을 N2O, O2, N2, H2의 가스 분위기에서 열처리하는 것을 특징으로 하는 반도체소자의 제조방법.
  11. 제 4 항에 있어서, 상기 패시베이션층의 항복전압을 높이기 위해 상기 패시베이션층을 열처리하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020010074628A 2001-11-28 2001-11-28 반도체소자 및 그 제조방법 KR20030043446A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020010074628A KR20030043446A (ko) 2001-11-28 2001-11-28 반도체소자 및 그 제조방법
US10/304,697 US6657299B2 (en) 2001-11-28 2002-11-27 Semiconductor with a stress reduction layer and manufacturing method therefor
JP2002345700A JP3908158B2 (ja) 2001-11-28 2002-11-28 応力緩和層を有する半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010074628A KR20030043446A (ko) 2001-11-28 2001-11-28 반도체소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20030043446A true KR20030043446A (ko) 2003-06-02

Family

ID=19716400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010074628A KR20030043446A (ko) 2001-11-28 2001-11-28 반도체소자 및 그 제조방법

Country Status (3)

Country Link
US (1) US6657299B2 (ko)
JP (1) JP3908158B2 (ko)
KR (1) KR20030043446A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955832B1 (ko) * 2007-12-24 2010-05-06 주식회사 동부하이텍 반도체 소자의 층간 절연막 형성 방법
CN104425567A (zh) * 2013-08-23 2015-03-18 台湾积体电路制造股份有限公司 提高钝化完整性的系统和方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534366A (en) * 2004-03-05 2005-10-16 Koninkl Philips Electronics Nv Electronic device with stress relief element
US20050242444A1 (en) * 2004-04-30 2005-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a strengthened passivation structure
KR100584485B1 (ko) * 2004-07-20 2006-05-29 동부일렉트로닉스 주식회사 반도체 소자의 금속 부식 방지 방법
KR100567531B1 (ko) * 2004-11-24 2006-04-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN104851778B (zh) * 2014-02-17 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种晶圆级封装工艺中致密化钝化层的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145822A (ja) * 1985-12-20 1987-06-29 Nec Corp 半導体装置の製造方法
JPH0338039A (ja) * 1989-07-05 1991-02-19 Nippondenso Co Ltd 金属配線層を有する装置とその製造方法
KR980005807A (ko) * 1996-06-21 1998-03-30 김주용 반도체 소자의 보호막 형성 방법
US5962344A (en) * 1997-12-29 1999-10-05 Vanguard International Semiconductor Corporation Plasma treatment method for PECVD silicon nitride films for improved passivation layers on semiconductor metal interconnections

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999025906A1 (fr) * 1997-11-18 1999-05-27 Mitsubishi Chemical Corporation Fluide de conversion chimique destine a la formation d'une couche mince d'oxyde metallique
US6727593B2 (en) * 2001-03-01 2004-04-27 Kabushiki Kaisha Toshiba Semiconductor device with improved bonding
JP4523194B2 (ja) * 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 半導体装置とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145822A (ja) * 1985-12-20 1987-06-29 Nec Corp 半導体装置の製造方法
JPH0338039A (ja) * 1989-07-05 1991-02-19 Nippondenso Co Ltd 金属配線層を有する装置とその製造方法
KR980005807A (ko) * 1996-06-21 1998-03-30 김주용 반도체 소자의 보호막 형성 방법
US5962344A (en) * 1997-12-29 1999-10-05 Vanguard International Semiconductor Corporation Plasma treatment method for PECVD silicon nitride films for improved passivation layers on semiconductor metal interconnections

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955832B1 (ko) * 2007-12-24 2010-05-06 주식회사 동부하이텍 반도체 소자의 층간 절연막 형성 방법
CN104425567A (zh) * 2013-08-23 2015-03-18 台湾积体电路制造股份有限公司 提高钝化完整性的系统和方法

Also Published As

Publication number Publication date
US6657299B2 (en) 2003-12-02
JP3908158B2 (ja) 2007-04-25
US20030098501A1 (en) 2003-05-29
JP2003297824A (ja) 2003-10-17

Similar Documents

Publication Publication Date Title
KR100194912B1 (ko) 반도체 장치의 제조방법
KR20030055135A (ko) 반도체 장치 및 그 제조 방법
JP2010161396A (ja) 金属層間誘電体による拡散防止バリヤ層を有する集積回路およびその製造方法。
US7501706B2 (en) Semiconductor devices to reduce stress on a metal interconnect
KR100761361B1 (ko) 반도체 소자 및 그 제조방법
KR20030043446A (ko) 반도체소자 및 그 제조방법
KR100732773B1 (ko) 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법
US5943599A (en) Method of fabricating a passivation layer for integrated circuits
KR100271718B1 (ko) 반도체소자의 금속배선 형성방법
US6764899B2 (en) Method for fabricating semiconductor device
US20220020637A1 (en) Method for preparing semiconductor structure and semiconductor structure
KR100650264B1 (ko) 반도체소자의 금속절연막 형성방법
TW541622B (en) Method of post treatment for a metal line of semiconductor device
KR100511916B1 (ko) 반도체소자의 절연막 크랙 억제방법
KR100749633B1 (ko) 반도체 장치 제조방법
KR100307969B1 (ko) 에어갭을 갖는 반도체 소자의 다층 보호막 형성 방법
US20040145055A1 (en) Semiconductor device and thin film forming method
KR20050001098A (ko) 반도체 소자의 보호막 제조 방법
KR20030052811A (ko) 반도체소자의 제조방법
KR100549262B1 (ko) 반도체 소자의 제조 방법
KR101133513B1 (ko) 메탈 레이어간 절연층 형성 방법
KR20080060333A (ko) 반도체 소자의 절연층 제조방법
KR20020002179A (ko) 티에프티 반도체소자 제조방법
KR20070011785A (ko) 플라즈마 처리를 이용한 다층 박막 형성 방법 및 이를이용한 반도체 소자의 제조 방법
KR20080062558A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application