KR20080060333A - 반도체 소자의 절연층 제조방법 - Google Patents

반도체 소자의 절연층 제조방법 Download PDF

Info

Publication number
KR20080060333A
KR20080060333A KR1020060134286A KR20060134286A KR20080060333A KR 20080060333 A KR20080060333 A KR 20080060333A KR 1020060134286 A KR1020060134286 A KR 1020060134286A KR 20060134286 A KR20060134286 A KR 20060134286A KR 20080060333 A KR20080060333 A KR 20080060333A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
manufacturing
semiconductor device
stress
Prior art date
Application number
KR1020060134286A
Other languages
English (en)
Other versions
KR101164996B1 (ko
Inventor
최형복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134286A priority Critical patent/KR101164996B1/ko
Publication of KR20080060333A publication Critical patent/KR20080060333A/ko
Application granted granted Critical
Publication of KR101164996B1 publication Critical patent/KR101164996B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 금속배선으로 사용되는 금속에 영향을 주지 않으면서 SOG막의 스트레스 완화 특성을 충분히 확보할 수 있는 버퍼층을 형성하기 위한 반도체 소자의 절연층 제조방법을 제공하기 위한 것으로, 본 발명은 제1금속배선을 포함하는 기판 상에 제2금속배선을 형성하는 단계, 상기 제2금속배선 상에 스트레스방지층을 형성하는 단계, 상기 스트레스방지층 상에 절연층을 형성하는 단계를 포함하여 고속용 DRAM의 TLM(Tri Layer Metal)에 절연층인 저유전산화막의 크랙 및 리프팅을 방지하여 DC 패일(Direct Current fail)을 감소시킴으로써 제품의 수율을 증대시킬 수 있는 효과가 있다.
버퍼층, 크랙, 리프팅, 저유전산화막, 금속배선

Description

반도체 소자의 절연층 제조방법{METHOD FOR FABRICATING DIELECTRIC IN SEMICONDUCTOR DEVICE}
도 1은 종래 기술에 따른 반도체 소자의 절연층을 나타내는 CM 및 SEM사진,
도 2a 내지 도 2c는 본 발명의 바람직한 제1실시예에 따른 반도체 소자의 절연층 제조방법을 설명하기 위한 공정 단면도,
도 3a 내지 도 3d는 본 발명의 바람직한 제2실시예에 따른 반도체 소자의 절연층 제조방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
201 : 기판
202 : 제1금속배선
203 : 제1절연층
204 : 제2금속배선
205 : 버퍼층
206 : 제2절연층
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 절연층 제조방법에 관한 것이다.
DRAM 제품에서 Graphic용/DDR3등의 고속(High Speed)이 요구되는 제품은 금속배선을 2층으로 형성하는 DLM(Double Layer Metal)에서 금속배선을 3층으로 형ㅅ어하는 TLM(Tri layer metal)을 사용하고 있다. 또한, 제2금속배선(Metal-2 Line)의 낮은 Rs(Sheet Resistance)를 맞추기 위하여 제2금속배선의 두께는 점점 증가되고 있어 제2금속배선과 제3금속배선(Metal-3 Line) 간에 형성하는 절연막인 IMD(Inter Metal Dielectric)의 두께도 증가해야 한다.
그러나, 현재 절연막으로 사용되고 있는 IMD인 저유전(Low-k) SOG(Spin on Glass)계열은 두께가 증가할수록 스트레스(Stress)가 증가하는데, 이로인해 IMD의 열처리(Curing)시 제2금속배선의 에지(Edge)에서 스트레스(Stress)가 집중되어 크랙(Crack)과 리프팅(lifting)이 발생하고, 특히 웨이퍼 에지(Wafer Edge)에서 심화되는 문제점이 있다(도 1 참조).
이러한 문제를 개선하기 위해 스트레스(Stress)를 완화할 수 있는 버퍼층(Buffer layer)으로 카본(Carbon)함량이 적은 SiO2를 사용하고 있다. SiO2은 LPCVD(Low Pressure Chemical Vapor Deposition)으로 형성하는데, LPCVD공정은 600 ℃이상의 고온 공정이라 금속배선으로 사용되는 Al 등의 금속(Metal)에 영향이 있어 적용하기가 어려운 문제점이 있다. 또한, LPCVD공정보다 상대적으로 저온 공정인 PE-Oxide(Plasma Enhanced Oxide)는 PID(Plasma Induced Damage)에 의한 셀-주변(Cell-Peri)의 트랜지스터(Transistor) 특성을 악화시키는 문제점이 있고, 상대적으로 LPCVD로 형성된 SiO2보다 스트레스(Stress) 완화 특성이 떨어져 소자 슈링크(Device Shrink)에 따른 버퍼층(Buffer Layer)의 효과가 떨어지는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 금속배선으로 사용되는 금속에 영향을 주지 않으면서 SOG막의 스트레스 완화 특성을 충분히 확보할 수 있는 버퍼층을 형성하기 위한 반도체 소자의 절연층 제조방법을 제공하는데 그 목적이 있다.
본 발명에 의한 반도체 소자의 절연층 제조방법은 제1금속배선을 포함하는 기판 상에 제2금속배선을 형성하는 단계, 상기 제2금속배선 상에 스트레스방지층을 형성하는 단계, 상기 스트레스방지층 상에 절연층을 형성하는 단계를 포함하는 것 을 특징으로 한다.
또한, 제1금속배선을 포함하는 기판 상에 제2금속배선을 형성하는 단계, 상기 제2금속배선 상에 제1절연층을 형성하는 단계, 상기 제1절연층 상에 스트레스방지층을 형성하는 단계, 상기 스트레스방지층 상에 제2절연층을 형성하는 단계를 포함하는 것을 특징으로 한다.
특히, 스트레스방지층은 고유전절연막(High-K Dielectric)으로 형성하되 보론이 함유된 질화막으로 적어도 500℃이하에서 형성하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명의 바람직한 실시예는 제2금속배선 후 형성되는 절연층의 두께에 따라 나뉘게 된다.
실시예 1
도 2a 내지 2c는 본 발명의 바람직한 제1실시예에 따른 반도체 소자의 절연층 제조방법을 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 기판(201) 상에 제1금속배선(202, M1)을 형성한다. 여기서, 기판(201)은 반도체 기판에 게이트패턴, 비트라인패턴 및 캐패시터 등의 소정공정이 완료된 기판일 수 있다.
이어서, 제1금속배선(202) 상에 제1절연층(203, IMD:Inter Metal Dielectric)을 형성한다. 여기서, 제1절연층(203)은 산화막으로 형성하되 SOG(Spin On Glass)로 형성할 수 있다.
이어서, 제1절연층(203) 상에 제2금속배선(204, M2)을 형성한다. 여기서, 제2금속배선(204)은 낮은 Rs(Sheet Resistance)를 맞추기 위해 종래보다 두껍게 형성하고, Al로 형성할 수 있다.
도 2b에 도시된 바와 같이, 제2금속배선(204) 상에 버퍼층(205)을 형성한다. 여기서, 버퍼층(205)은 저유전절연층의 스트레스 악화를 방지하기 위한 스트레스방지층으로 고유전절연층(High-K Dielectric)으로 500Å∼1000Å의 두께로 형성한다. 또한, 고유전절연층(High-K Dielectric)으로 보론이 함유된 질화막(Boron Nitride)으로 형성할 수 있다.
버퍼층(205)은 제2금속배선(204)에 영향을 주지 않도록 적어도 500℃이하의 온도(예컨대, 450℃)에서 형성하는데, 이를 위해 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Ehanced Chemical Vapor Deposition) 및 ALD(Atomic Layer Deposition)의 그룹 중에서 선택된 어느 하나의 증착방법을 사용하여 형성할 수 있다. 또한, 보론이 함유된 질화막을 형성하기 위해 BCl3, BBR3, B2H6 및 BF3의 그룹 중에서 선택된 어느 하나의 보론함유 가스와 질소함유가스의 혼합가스를 사용하여 형성할 수 있고, 여기서 질소함유가스는 NH3, N2H4 또는 N2, H2 및 NH3의 혼합가스 중에서 선택된 어느 하나를 사용할 수 있다.
도 2c에 도시된 바와 같이, 버퍼층(205) 상에 제2절연층(206)을 형성한다. 여기서, 제2절연층(206)은 제1절연층(203)과 동일한 산화막으로 형성할 수 있고, 저유전산화막(Low-K Dielectric)으로 형성될 수 있다. 특히, 저유전산화막은 SOG, SOD(Spin On Dielectric), SiOC 및 SiOCH의 그룹 중에서 선택된 어느 하나로 형성할 수 있고, 7000Å∼12000Å의 두께로 형성할 수 있다.
위와 같이, 제2절연층(206) 형성 전에 버퍼층(205)을 미리 형성함으로써 두께가 점점 증가되고 있는 제2절연층(206)의 스트레스를 완화시킬 수 있어서 크랙(Crack) 및 리프팅(Lifting)의 발생을 방지할 수 있다.
이어서, 제2절연층(206) 상에 제3금속배선을 형성함으로써 TLM(Tri Layer Metal)구조를 형성할 수 있다.
실시예 2
도 3a 내지 3d는 본 발명의 바람직한 제2실시예에 따른 반도체 소자의 절연층 제조방법을 설명하기 위한 공정 단면도이다.
도 3a에 도시된 바와 같이, 기판(301) 상에 제1금속배선(302, M1)을 형성한다. 여기서, 기판(301)은 반도체 기판에 게이트패턴, 비트라인패턴 및 캐패시터 등의 소정공정이 완료된 기판일 수 있다.
이어서, 제1금속배선(302) 상에 제1절연층(303, IMD:Inter Metal Dielectric)을 형성한다. 여기서, 제1절연층(303)은 산화막으로 형성하되 SOG(Spin On Glass)로 형성할 수 있다.
이어서, 제1절연층(303) 상에 제2금속배선(304, M2)을 형성한다. 여기서, 제 2금속배선(304)은 낮은 Rs(Sheet Resistance)를 맞추기 위해 종래보다 두껍게 형성하고, Al로 형성할 수 있다.
도 3b에 도시된 바와 같이, 제2금속배선(304) 상에 제2절연층(305)을 형성한다. 여기서, 제2절연층(305)은 제1절연층(302)과 동일한 산화막으로 형성할 수 있고, 저유전산화막(Low-K Dielectric)으로 형성될 수 있다. 특히, 저유전산화막은 SOG, SOD(Spin On Dielectric), SiOC 및 SiOCH의 그룹 중에서 선택된 어느 하나로 형성할 수 있다.
도 3c에 도시된 바와 같이, 제2절연층(305) 상에 버퍼층(306)을 형성한다. 여기서, 버퍼층(306)은 저유전절연층의 스트레스 악화를 방지하기 위한 스트레스방지층으로 고유전절연층(High-K Dielectric)으로 500Å∼1000Å의 두께로 형성한다. 또한, 고유전절연층(High-K Dielectric)으로 보론이 함유된 질화막(Boron Nitride)으로 형성할 수 있다.
버퍼층(306)은 제2금속배선(304)에 영향을 주지 않도록 적어도 500℃이하의 온도(예컨대, 450℃)에서 형성하는데, 이를 위해 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Ehanced Chemical Vapor Deposition) 및 ALD(Atomic Layer Deposition)의 그룹 중에서 선택된 어느 하나의 증착방법을 사용하여 형성할 수 있다. 또한, 보론이 함유된 질화막을 형성하기 위해 BCl3, BBR3, B2H6 및 BF3의 그룹 중에서 선택된 어느 하나의 보론함유 가스와 질소함유가스의 혼합가스를 사용하여 형성할 수 있고, 여기서 질소함유가스는 NH3, N2H4 또는 N2, H2 및 NH3의 혼합가스 중에서 선택된 어느 하나를 사용할 수 있다.
도 3d에 도시된 바와 같이, 버퍼층(306) 상에 제3절연층(307)을 형성한다. 여기서, 제2절연층(307)은 제2절연층(305)과 동일한 산화막으로 형성할 수 있고, 저유전산화막(Low-K Dielectric)으로 형성될 수 있다. 특히, 저유전산화막은 SOG, SOD(Spin On Dielectric), SiOC 및 SiOCH의 그룹 중에서 선택된 어느 하나로 형성할 수 있다.
또한, 제2 및 제3절연층(305, 307)의 총 두께는 적어도 12000Å이상으로 형성할 수 있다. 제2 및 제3절연층(305, 307) 사이에 버퍼층(306)을 형성하는 이유는 절연층의 두께가 12000Å이상으로 증가할 경우 버퍼층(306)의 스트레스 완화작용이 어렵기 때문이다. 따라서, 12000Å이상의 절연층은 단층으로 형성하지 않고 사이에 버퍼층을 포함하는 다층의 절연층으로 형성한다.
위와 같이, 제2 및 제3절연층(305, 307) 사이에 버퍼층(306)을 형성함으로써 두께가 점점 증가되고 있는 제2 및 제3절연층(305, 307)의 스트레스를 완화시킬 수 있어서 크랙(Crack) 및 리프팅(Lifting)의 발생을 방지할 수 있다.
이어서, 제3절연층(307) 상에 제3금속배선을 형성함으로써 TLM(Tri Layer Metal)구조를 형성할 수 있다.
본 발명은 절연층의 두께가 7000Å∼12000Å일 경우는 버퍼층 상에 절연층을 형성하고, 절연층의 두께가 12000Å이상일 경우 사이에 버퍼층을 포함하는 다층의 절연층을 형성함으로써 절연층의 두께 증가로 인한 스트레스를 완화시킬 수 있는 장점이 있다.
또한, 버퍼층을 보론이 함유된 질화막으로 고유전절연막으로 형성하고 적어도 500℃이하에서 형성함으로써 하부 제2금속배선에 영향을 주지 않는 장점이 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 고속용 DRAM의 TLM(Tri Layer Metal)에 절연층인 저유전산화막의 크랙 및 리프팅을 방지하여 DC 패일(Direct Current fail)을 감소시킴으로써 제품의 수율을 증대시킬 수 있는 효과가 있다.

Claims (22)

  1. 제1금속배선을 포함하는 기판 상에 제2금속배선을 형성하는 단계;
    상기 제2금속배선 상에 스트레스방지층을 형성하는 단계; 및
    상기 스트레스방지층 상에 절연층을 형성하는 단계
    를 포함하는 반도체 소자의 절연층 제조방법.
  2. 제1항에 있어서,
    상기 스트레스방지층은 고유전절연막(High-K Dielectric)인 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  3. 제2항에 있어서,
    상기 스트레스방지층은 보론이 함유된 질화막인 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  4. 제3항에 있어서,
    상기 스트레스방지층은 적어도 500℃이하에서 형성하는 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  5. 제4항에 있어서,
    상기 스트레스방지층은 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Ehanced Chemical Vapor Deposition) 및 ALD(Atomic Layer Deposition)의 그룹 중에서 선택된 어느 하나의 증착방법을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  6. 제5항에 있어서,
    상기 스트레스방지층은 BCl3, BBR3, B2H6 및 BF3의 그룹 중에서 선택된 어느 하나의 보론함유 가스와 질소함유가스의 혼합가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  7. 제6항에 있어서,
    상기 질소함유가스는 NH3, N2H4 또는 N2, H2 및 NH3의 혼합가스 중에서 선택된 어느 하나의 질소함유가스를 사용하는 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  8. 제7항에 있어서,
    상기 스트레스방지층은 500Å∼1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  9. 제1항에 있어서,
    상기 절연층은 저유전산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  10. 제9항에 있어서,
    상기 저유전산화막은 SOG, SOD, SiOC 및 SiOCH의 그룹 중에서 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  11. 제10항에 있어서,
    상기 절연층은 7000Å∼12000Å의 두께로 형성하는 것을 특징으로 하는 반도 체 소자의 절연층 제조방법.
  12. 제1금속배선을 포함하는 기판 상에 제2금속배선을 형성하는 단계;
    상기 제2금속배선 상에 제1절연층을 형성하는 단계;
    상기 제1절연층 상에 스트레스방지층을 형성하는 단계; 및
    상기 스트레스방지층 상에 제2절연층을 형성하는 단계
    를 포함하는 반도체 소자의 절연층 제조방법.
  13. 제12항에 있어서,
    상기 스트레스방지층은 고유전절연막(High-K Dielectric)인 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  14. 제13항에 있어서,
    상기 스트레스방지층은 보론이 함유된 질화막인 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  15. 제14항에 있어서,
    상기 스트레스방지층은 적어도 500℃이하에서 형성하는 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  16. 제15항에 있어서,
    상기 스트레스방지층은 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Ehanced Chemical Vapor Deposition) 및 ALD(Atomic Layer Deposition)의 그룹 중에서 선택된 어느 하나의 증착방법을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  17. 제16항에 있어서,
    상기 스트레스방지층은 BCl3, BBR3, B2H6 및 BF3의 그룹 중에서 선택된 어느 하나의 보론함유 가스와 질소함유가스의 혼합가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  18. 제17항에 있어서,
    상기 질소함유가스는 NH3, N2H4 또는 N2, H2 및 NH3의 혼합가스 중에서 선택된 어느 하나의 질소함유가스를 사용하는 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  19. 제18항에 있어서,
    상기 스트레스방지층은 500Å∼1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  20. 제12항에 있어서,
    상기 제1 및 제2절연층은 저유전산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  21. 제20항에 있어서,
    상기 저유전산화막은 SOG, SOD, SiOC 및 SiOCH의 그룹 중에서 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
  22. 제21항에 있어서,
    상기 제1 및 제2절연층의 총 두께는 적어도 12000Å이상의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 절연층 제조방법.
KR1020060134286A 2006-12-27 2006-12-27 반도체 소자의 절연층 제조방법 KR101164996B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134286A KR101164996B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 절연층 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134286A KR101164996B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 절연층 제조방법

Publications (2)

Publication Number Publication Date
KR20080060333A true KR20080060333A (ko) 2008-07-02
KR101164996B1 KR101164996B1 (ko) 2012-07-13

Family

ID=39812867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134286A KR101164996B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 절연층 제조방법

Country Status (1)

Country Link
KR (1) KR101164996B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044456B (zh) * 2009-10-14 2012-01-11 无锡华润上华半导体有限公司 半导体结构及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100514527B1 (ko) * 2002-12-30 2005-09-13 동부아남반도체 주식회사 반도체 소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044456B (zh) * 2009-10-14 2012-01-11 无锡华润上华半导体有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
KR101164996B1 (ko) 2012-07-13

Similar Documents

Publication Publication Date Title
KR100761361B1 (ko) 반도체 소자 및 그 제조방법
JP2007227507A (ja) 半導体装置の製造方法および半導体装置
JP2015154078A (ja) ゲート絶縁層の製造方法
US20150249010A1 (en) Semiconductor device and method of manufacturing same
KR101164996B1 (ko) 반도체 소자의 절연층 제조방법
KR100675895B1 (ko) 반도체소자의 금속배선구조 및 그 제조방법
KR100514527B1 (ko) 반도체 소자 및 그 제조방법
CN103928391A (zh) 半导体结构的形成方法
KR20030043446A (ko) 반도체소자 및 그 제조방법
KR100945500B1 (ko) 반도체 소자의 제조방법
US7144828B2 (en) He treatment to improve low-k adhesion property
KR101204742B1 (ko) 반도체 소자의 제조방법
KR100399903B1 (ko) 반도체 소자 제조시의 층간 평탄화방법
KR101132299B1 (ko) 반도체 소자의 제조방법
KR100591183B1 (ko) 구리 다마신 공정을 이용하는 반도체 소자의 층간 절연막형성 방법
TW541622B (en) Method of post treatment for a metal line of semiconductor device
KR950007960B1 (ko) 반도체장치 및 그 제조방법
KR100796506B1 (ko) 저유전율 층간 절연막의 형성 방법 및 그 구조
JPH02234430A (ja) 半導体装置
KR100257749B1 (ko) 반도체 소자의 보호막 형성 방법
KR100743657B1 (ko) 반도체 소자의 제조방법
KR100924867B1 (ko) 반도체 소자의 제조 방법
KR100652316B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100891519B1 (ko) 반도체 소자의 금속배선 형성방법
JP5408116B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee