KR100749633B1 - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR100749633B1
KR100749633B1 KR1020060081730A KR20060081730A KR100749633B1 KR 100749633 B1 KR100749633 B1 KR 100749633B1 KR 1020060081730 A KR1020060081730 A KR 1020060081730A KR 20060081730 A KR20060081730 A KR 20060081730A KR 100749633 B1 KR100749633 B1 KR 100749633B1
Authority
KR
South Korea
Prior art keywords
film
teos
forming
protective film
layer
Prior art date
Application number
KR1020060081730A
Other languages
English (en)
Inventor
김경록
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060081730A priority Critical patent/KR100749633B1/ko
Application granted granted Critical
Publication of KR100749633B1 publication Critical patent/KR100749633B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 공정 기판에 플라즈마 인가 화학기상증착을 이용하여 보호막용 테트라에칠오르소실리케이트(TEOS)막을 형성하는 단계, 상기 보호막용 TEOS막 위에 실리콘 질화막을 형성하는 단계를 구비하며, 상기 보호막용 TEOS막이 형성하는 단계에서 실리콘 질화막 형성 전에 기판을 열처리하는 부속 단계를 더 구비하여 이루어지는 것을 특징으로 하는 반도체 장치 제조 방법이 개시된다. 이때, 상기 보호막용 TEOS막에 대하여 열처리하는 단계에서 열처리 온도는 350℃ 내지 450℃, 압력 10Torr 내지 30Torr, 시간은 30초 내지 180초간 이루어질 수 있다.
본 발명에 따르면 반도체 장치의 보호막에서 신터링 단계에서 발생할 수 있는 코인형 결함을 줄일 수 있고, 따라서, 결함에 의한 반도체 장치 불량을 줄여 공정 생산성을 높일 수 있으며, 반도체 장치의 신뢰성 저하, 수명 저하 등의 문제점을 개선할 수 있다.

Description

반도체 장치 제조방법{Method of fabricating semiconductor devices}
도1은 최상층 메탈 라인(10)이 형성된 상태의 하부 기판(1)에 보호막을 적층하여 형성한 상태를 나타내는 공정 단면도,
도2는 종래의 보호막에서 발생되는 코인형 결함을 나타내는 사진
도3은 본 발명의 일 실시예에 따른 공정 방법을 나타내는 흐름도이다.
본 발명은 반도체 장치 제조 방법에 관한 것으로, 보다 상세하게는 반도체 장치의 보호막 형성 방법에 관한 것이다.
반도체 장치의 보호막(Passivation Layer)은 반도체 장치의 맨 위층에 위치하며, 외부의 물리적, 화학적 자극에 대항하여 내부의 소자 기타 반도체 장치의 구조를 보호하는 역할을 한다.
보호막은 일반적으로 실리콘 산화막층 및 실리콘 질화막층 필름 두 층으로 이루어져 있다. 보호막의 산화막층은 최상층 메탈 라인 사이의 갭 필(gap fill)에 용이하도록 고밀도 화학기상증착(이하 HDP CVD라 함)을 이용하여 형성되는 경우가 많다.
가령, 도1과 같이, 반도체 장치의 특성에 따라 최상층 메탈 라인(10)이 형성된 상태의 하부 기판(1)에 고밀도 화학기상증착으로 절연막(20)을 형성한다. 고밀도 화학기상증착층 위에 플라즈마 인가 테오스(이하 PE-TEOS:plasma enhanced tetraethyleneorthosilicate라 함)막(30)을 수천 옹스트롬(Å) 두께로 증착하고, 이어서 실리콘 질화막(40)을 증착하여 보호막을 완성시킬 수 있다.
보호막 형성 후에는 반도체 장치 내의 트랜지스터 특성 개선을 위하여 400℃ 이상의 고온에서 신터링(Sintering) 공정을 진행한다. 일반적으로 PE-TEOS막(30)은 수분의 함량이 사일렌(SiH4) 가스를 사용하여 형성한 실리콘 산화막의 수분 함량보다 많다. 따라서, 그 위에 치밀한 구성을 가진 실리콘 질화막(40)이 증착되면 후속 열처리 공정 진행시 PE-TEOS막(30) 내에 함유된 수분이 쉽게 빠져나가지 못하게 된다.
결국, 수분은 PE-TEOS막(30) 위에 증착된 실리콘 질화막(40)에 압력을 작용시켜 실리콘 질화막을 파손시켜, 도2와 같은 동전 모양 결함(defect)을 발생시킨다.
이와 같은 모양의 결함은 넓은 도선(wide metal) 영역 내의 슬릿(slit) 구조에서 자주 발생하는 데 이 부위는 다른 부위보다 막에 대한 스트레스(stress) 집중이 높기 때문이다.
본 발명은 상술한 반도체 장치 형성시의 보호막 형성에서의 문제점을 제거하기 위한 것으로, 보호막에 작용하는 열 응력(Thermal stress)에 의해 보호막 표면에 동전 모양의 결함이 생기는 것을 방지할 수 있는 반도체 장치 형성 방법을 제공하는 것을 목적으로 한다.
본 발명은, 보호마 결함에 의해 제품에 불량이 발생하거나, 제품 품위가 떨어지고, 오작동을 일으키는 것을 방지할 수 있는 반도체 장치 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치 형성 방법은,
반도체 공정 기판에 플라즈마 인가 화학기상증착을 이용하여 보호막용 테트라에칠오르소실리케이트(TEOS)막을 형성하는 단계,
상기 보호막용 TEOS막 위에 실리콘 질화막을 형성하는 단계를 구비하며,
상기 보호막용 TEOS막이 형성하는 단계에서 실리콘 질화막 형성 전에 기판을 열처리하는 부속 단계를 더 구비하여 이루어지는 것을 특징으로 한다.
본 발명에서 보호막용 TEOS막을 형성하는 단계 전에 기판 최상층 메탈 배선을 덮는 HDP CVD 실리콘 산화막이 형성되는 단계가 더 구비될 수 있다.
본 발명에서 상기 보호막용 TEOS막에 대하여 열처리하는 단계에서 열처리 온도는 350℃ 내지 450℃, 압력 10Torr 내지 30Torr, 시간은 30초 내지 180초간 이루 어질 수 있다. 특히, 온도는 400℃에서 상하 10℃ 정도로 유지하면서 열처리할 수 있다.
이하 도면을 참조하면서 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다.
도3은 본 발명의 일 실시예에 따른 반도체 장치 제조 방법에서 보호막이 형성되는 중요 단계를 나타내는 흐름도이다.
도3을 참조하면, 먼저, 기판에 최상층 메탈 배선이 형성된다(S0). 다음으로, 메탈 배선이 형성된 기판에 HDP CVD 방법으로 실리콘 산화막이 형성된다(S1). 이때 소오스 가스로는 사일렌 가스를 사용할 수 있다. HDP CVD 방법은 이 분야에 통상적으로 알려져 있으므로 구체적인 기술은 생략한다. HDP CVD를 사용할 경우, 스텝 커버리지 특성이 양호하여 종횡비가 큰 갭을 가진 기판의 단차를 개선할 수 있다. 메탈 배선 위에 적층되는 실리콘 산화막도 패턴 상단 모서리가 없이 슬롭 형태로 형성될 수 있으므로 향후 적층되는 보호막도 기판 전체에 고르게 형성될 수 있다.
HDP CVD 실리콘 산화막이 형성된 기판에 PE-TEOS막이 형성된다(S2). PE-TEOS막은 PECVD(Plasma enhanced chemical vapor deposition)으로 실리콘 산화막을 형성할 때 소오스 가스로 TEOS 가스를 사용한 것이다. PE-TEOS막 형성은 구체적으로 4개의 부속 단계로 나뉘어진다. 즉, 안정적인 가스 흐름 단계(S21), PE-TEOS막 적층 단계(S22), PE-TEOS막에 대한 열처리 단계(S23), 공정 챔버 펌핑 단계(S24)의 4가지 단계로 나뉘어진다.
이때 PE-TEOS막을 적층한 뒤 열처리하는 단계에서의 공정 온도는 390 내지 410℃, CVD 챔버 내부 압력은 10 내지 15Torr으로 하며, 공정 시간은 증착막 두께에 따라 다르지만 3000Å 두께의 PE-TEOS 증착막에 대한 충분한 수분 제거가 이루어질 수 있도록 100초 정도로 할 수 있다. 다른 부속 단계들은 이미 주지의 단계들이므로 상세한 기술은 생략하며, 펌핑은 열처리 단계에서 기판에서 추출된 수분이나 가스가 충분히 배출될 수 있도록 이루어지게 된다.
PE-TEOS막 형성 후에는 보호막의 역할에 적합한 치밀한 조직의 실리콘 질화막이 CVD 방식으로 기판에 적층 형성된다(S3). PE-TEOS막에 대한 열처리 단계 후에 외부 수분이나 이물질이 부착되지 않도록 열처리 단계 후 실리콘 질화막의 형성 공정은 신속하게 이루어지는 것이 바람직하다.
이후 반도체 장치 소자의 성능 개선을 위한 신터링 공정(S4)이나, 보호막에 패드를 형성하는 공정이 이루어져 공정 기판의 반도체 장치가 완성되며, 공정 기판의 칩을 분리하는 소우 공정과 개별 칩을 패키징하는 공정이 뒤따르게 된다.
본 발명에서 PE-TEOS막에 대한 열처리 단계는 PE-TEOS막 증착 챔버에서 인시튜 방식으로 진행되거나, 별도의 베이크 챔버에서 이루어질 수도 있다.
본 발명에 따르면 반도체 장치의 보호막에서 신터링 단계에서 발생할 수 있는 코인형 결함을 줄일 수 있고, 따라서, 결함에 의한 반도체 장치 불량을 줄여 공정 생산성을 높일 수 있으며, 반도체 장치의 신뢰성 저하, 수명 저하 등의 문제점을 개선할 수 있다.

Claims (4)

  1. 반도체 공정 기판에 플라즈마 인가 화학기상증착을 이용하여 보호막용 테트라에칠오르소실리케이트(TEOS)막을 형성하는 단계,
    상기 보호막용 TEOS막 위에 실리콘 질화막을 형성하는 단계를 구비하며,
    상기 보호막용 TEOS막이 형성하는 단계에서 실리콘 질화막 형성 전에 기판을 열처리하는 부속 단계를 더 구비하여 이루어지는 것을 특징으로 하는 반도체 장치 제조 방법.
  2. 제 1 항에 있어서,
    상기 보호막용 TEOS막을 형성하는 단계 전에 기판 최상층 메탈 배선을 덮는 고밀도 플라즈마 화학기상증착(HDP CVD) 방법으로 실리콘 산화막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치 제조 방법.
  3. 제 1 항에 있어서,
    상기 보호막용 TEOS막에 대하여 열처리하는 부속 단계는 열처리 온도는 350℃ 내지 450℃, 압력 10Torr 내지 30Torr, 시간 30초 내지 180초로 이루어지는 것을 특징으로 하는 반도체 장치 제조 방법.
  4. 제 1 항에 있어서,
    상기 실리콘 질화막 형성 단계 뒤에 신터링 단계가 구비되는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1020060081730A 2006-08-28 2006-08-28 반도체 장치 제조방법 KR100749633B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060081730A KR100749633B1 (ko) 2006-08-28 2006-08-28 반도체 장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060081730A KR100749633B1 (ko) 2006-08-28 2006-08-28 반도체 장치 제조방법

Publications (1)

Publication Number Publication Date
KR100749633B1 true KR100749633B1 (ko) 2007-08-14

Family

ID=38602975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060081730A KR100749633B1 (ko) 2006-08-28 2006-08-28 반도체 장치 제조방법

Country Status (1)

Country Link
KR (1) KR100749633B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002666A (ko) * 1994-06-07 1996-01-26 김주용 이층구조 금속막 형성방법
KR970052829A (ko) * 1995-12-22 1997-07-29 김주용 반도체 소자의 금속층간 절연막 제조 방법
KR20050035023A (ko) * 2003-10-11 2005-04-15 동부아남반도체 주식회사 반도체 소자의 보호막 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002666A (ko) * 1994-06-07 1996-01-26 김주용 이층구조 금속막 형성방법
KR970052829A (ko) * 1995-12-22 1997-07-29 김주용 반도체 소자의 금속층간 절연막 제조 방법
KR20050035023A (ko) * 2003-10-11 2005-04-15 동부아남반도체 주식회사 반도체 소자의 보호막 형성 방법

Similar Documents

Publication Publication Date Title
JP5365514B2 (ja) 半導体装置およびその製造方法
JP4785030B2 (ja) 半導体装置とその製造方法
JP2010206094A (ja) 半導体装置及びその製造方法
JP2006179860A (ja) 半導体装置のキャパシタ及びその製造方法
KR100761361B1 (ko) 반도체 소자 및 그 제조방법
KR100732773B1 (ko) 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법
KR20110078064A (ko) 휨을 방지하는 반도체장치 제조 방법
KR100857872B1 (ko) 리프팅 방지를 위한 반도체 소자 및 그 제조방법
KR100749633B1 (ko) 반도체 장치 제조방법
US6653204B1 (en) Method of forming a shallow trench isolation structure
KR20090069569A (ko) 반도체소자 및 그 제조방법
JP2000200786A (ja) 絶縁膜の形成方法
KR20030043446A (ko) 반도체소자 및 그 제조방법
JP5655844B2 (ja) 半導体装置およびその製造方法
KR100865547B1 (ko) 스토리지노드를 갖는 반도체소자의 제조방법
US20110180895A1 (en) Method of manufacturing a cmos image sensor
KR100646524B1 (ko) 반도체 장치 제조 방법
JPH11330067A (ja) 半導体装置およびその製造方法
US20020048932A1 (en) Semiconductor Processing Methods of Forming Integrated Circuity
JP2001144180A (ja) 多層配線構造及びその製造方法
KR100924867B1 (ko) 반도체 소자의 제조 방법
KR20090128133A (ko) 반도체 소자의 제조 방법
KR100808585B1 (ko) 반도체 소자의 제조방법
US7811912B2 (en) Method for manufacturing semiconductor device
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100722

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee