JP2000200786A - 絶縁膜の形成方法 - Google Patents
絶縁膜の形成方法Info
- Publication number
- JP2000200786A JP2000200786A JP11000162A JP16299A JP2000200786A JP 2000200786 A JP2000200786 A JP 2000200786A JP 11000162 A JP11000162 A JP 11000162A JP 16299 A JP16299 A JP 16299A JP 2000200786 A JP2000200786 A JP 2000200786A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- substrate
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 プラズマ気相成長法により半導体基板などの
基板上に絶縁膜を成膜する工程中において、成膜される
基板が載置されたチャンバー内部が成膜中はエッチング
されないように処理する絶縁膜の形成方法を提供する。 【解決手段】 この方法は真空チャンバー２内部にプラ
ズマ気相成長法によりコーティング膜２０を形成する工
程と、原料ガスを導入してプラズマ気相成長法により真
空チャンバー内の基板上に絶縁膜を形成する工程とを有
する。基板上に絶縁膜を形成する工程において真空チャ
ンバー内のコーティング膜が成膜中にエッチングされ、
このエッチングにより発生したガスを原料ガスの一部と
して前記基板上に前記絶縁膜を堆積させ、この工程中
は、コーティング膜が残存してチャンバー内壁が露出し
ないようにする。コーティング処理を真空チャンバー内
に施すので上記問題が発生せず安定した成膜特性のＦＳ
Ｇ膜を形成できる。
基板上に絶縁膜を成膜する工程中において、成膜される
基板が載置されたチャンバー内部が成膜中はエッチング
されないように処理する絶縁膜の形成方法を提供する。 【解決手段】 この方法は真空チャンバー２内部にプラ
ズマ気相成長法によりコーティング膜２０を形成する工
程と、原料ガスを導入してプラズマ気相成長法により真
空チャンバー内の基板上に絶縁膜を形成する工程とを有
する。基板上に絶縁膜を形成する工程において真空チャ
ンバー内のコーティング膜が成膜中にエッチングされ、
このエッチングにより発生したガスを原料ガスの一部と
して前記基板上に前記絶縁膜を堆積させ、この工程中
は、コーティング膜が残存してチャンバー内壁が露出し
ないようにする。コーティング処理を真空チャンバー内
に施すので上記問題が発生せず安定した成膜特性のＦＳ
Ｇ膜を形成できる。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜の形成方法に
関し、とくに半導体基板上にシリコン酸化膜（Ｓｉ
Ｏ2 ）、シリコン窒化膜（ＳｉＮ）、弗素添加シリコン
酸化膜（ＳｉＯＦ）、シリコン酸化窒化膜（ＳｉＯＮ）
などの絶縁膜を形成するプラズマ化学気相成長（ＰＣＶ
Ｄ:Plasma Chemical Vapour Deposition）法に関するも
のである。
関し、とくに半導体基板上にシリコン酸化膜（Ｓｉ
Ｏ2 ）、シリコン窒化膜（ＳｉＮ）、弗素添加シリコン
酸化膜（ＳｉＯＦ）、シリコン酸化窒化膜（ＳｉＯＮ）
などの絶縁膜を形成するプラズマ化学気相成長（ＰＣＶ
Ｄ:Plasma Chemical Vapour Deposition）法に関するも
のである。
【０００２】
【従来の技術】従来、半導体装置には、素子間や配線間
あるいは素子・配線間などを電気的に隔離するためにＳ
ｉＯ2 絶縁膜が用いられる。この絶縁膜は、ＳｉＨ4 や
テトラエトキシシラン（ＴＥＯＳ）等のガスを原料とし
て減圧又は常圧の化学気相成長法（ＣＶＤ）によって形
成されたＳｉＯ2 膜が主に用いられている。とくに４０
０℃程度の低温で形成できることからＴＥＯＳとＯ2 を
用いたプラズマ化学気相成長法によるＳｉＯ2 膜（以
下、ＴＥＯＳ膜という）が多用されている。さらにＣＶ
Ｄ法は、他の薄膜形成法に比べ、反応ソースとして高純
度のガスを用いることが多いので高品質な絶縁膜を得る
ことができる。ところで近年半導体素子の微細化に伴い
信号伝達の遅延が懸念されるようになってきた。これは
半導体素子の微細化に伴い配線の間隔も狭くなることに
よって配線−配線間の容量が増大し信号の伝達が遅延し
てしまうという問題である。この信号伝達の遅延は、半
導体装置の性能向上を妨げる要因の一つになる。このた
め配線間にある絶縁膜の比誘電率（以下、誘電率とい
う）をできるだけ低下させることが必要である。
あるいは素子・配線間などを電気的に隔離するためにＳ
ｉＯ2 絶縁膜が用いられる。この絶縁膜は、ＳｉＨ4 や
テトラエトキシシラン（ＴＥＯＳ）等のガスを原料とし
て減圧又は常圧の化学気相成長法（ＣＶＤ）によって形
成されたＳｉＯ2 膜が主に用いられている。とくに４０
０℃程度の低温で形成できることからＴＥＯＳとＯ2 を
用いたプラズマ化学気相成長法によるＳｉＯ2 膜（以
下、ＴＥＯＳ膜という）が多用されている。さらにＣＶ
Ｄ法は、他の薄膜形成法に比べ、反応ソースとして高純
度のガスを用いることが多いので高品質な絶縁膜を得る
ことができる。ところで近年半導体素子の微細化に伴い
信号伝達の遅延が懸念されるようになってきた。これは
半導体素子の微細化に伴い配線の間隔も狭くなることに
よって配線−配線間の容量が増大し信号の伝達が遅延し
てしまうという問題である。この信号伝達の遅延は、半
導体装置の性能向上を妨げる要因の一つになる。このた
め配線間にある絶縁膜の比誘電率（以下、誘電率とい
う）をできるだけ低下させることが必要である。
【０００３】また、配線の多層化や高密度化が進むため
配線の断線防止及びフォーカスマージンの向上のために
は高密度配線間をボイドなしに埋め込み、さらに表面の
段差を緩和することが必要となる。このような理由によ
り、より段差被覆性の良い膜の形成方法の要求が高まっ
ている。ところで、信号伝達の遅延を少なくするために
行われる誘電率の低減対策としては弗素添加シリコン酸
化物（Ｆ−ｄｏｐｅｄＳｉＯ2 ）からなる絶縁膜（以
下、ＦＳＧ膜という）の開発が行われている。しかし、
ＦＳＧ膜は、吸湿性の問題がある。図９に示すように、
弗素（Ｆ）の濃度が高くなるほど低誘電率な絶縁膜にな
るが同時に吸湿性の大きい絶縁膜となる。吸湿が起こる
ことによりＦＳＧ膜の誘電率εが増加するとともにＨＦ
の遊離により金属配線の腐食が起こり膜剥がれや信頼性
の低下を引き起こすことになる。以上のような吸湿性を
増加させる要因としては、ＦＳＧ膜中の不純物、とくに
ＦＳＧ膜中にＨの残留量が存在することであることが解
っており、そのためできるだけ水素（Ｈ）不純物を低減
することが必要となっている。
配線の断線防止及びフォーカスマージンの向上のために
は高密度配線間をボイドなしに埋め込み、さらに表面の
段差を緩和することが必要となる。このような理由によ
り、より段差被覆性の良い膜の形成方法の要求が高まっ
ている。ところで、信号伝達の遅延を少なくするために
行われる誘電率の低減対策としては弗素添加シリコン酸
化物（Ｆ−ｄｏｐｅｄＳｉＯ2 ）からなる絶縁膜（以
下、ＦＳＧ膜という）の開発が行われている。しかし、
ＦＳＧ膜は、吸湿性の問題がある。図９に示すように、
弗素（Ｆ）の濃度が高くなるほど低誘電率な絶縁膜にな
るが同時に吸湿性の大きい絶縁膜となる。吸湿が起こる
ことによりＦＳＧ膜の誘電率εが増加するとともにＨＦ
の遊離により金属配線の腐食が起こり膜剥がれや信頼性
の低下を引き起こすことになる。以上のような吸湿性を
増加させる要因としては、ＦＳＧ膜中の不純物、とくに
ＦＳＧ膜中にＨの残留量が存在することであることが解
っており、そのためできるだけ水素（Ｈ）不純物を低減
することが必要となっている。
【０００４】このため高密度プラズマＣＶＤ法（ＨＤＰ
(High Density Plasma) −ＣＶＤ）によるＦＳＧ膜の形
成技術の開発が試みられており、例えば、ＥＣＲの高密
度プラズマ源を用いたＣＶＤやＩＣＰ(Inductively Cou
pled Plasma)コイル及びヘリコンなどの高密度プラズマ
源を用いた方法が報告されている。ＨＤＰ−ＣＶＤ法に
より、原料ガスの解離度が大きくなりＦＳＧ膜中に含ま
れるＨ不純物の量は、従来の平行平板型ＣＶＤのＦＳＧ
膜と比較して減少しており、それに伴って吸湿性は抑制
される。しかし、原料ガスとしてＳｉＨ4 を用いてお
り、ＦＳＧ膜中へのＨ不純物の混入は避けられない。特
に低誘電率を実現するために高濃度のＦをドープした場
合、吸湿性に対するＨ不純物の依存性は非常に大きい。
そこで、ＳｉＦ4 などのＨを含まないガスを用いてでき
るだけＨを減少したガス系での成膜方法が試みられてい
る。
(High Density Plasma) −ＣＶＤ）によるＦＳＧ膜の形
成技術の開発が試みられており、例えば、ＥＣＲの高密
度プラズマ源を用いたＣＶＤやＩＣＰ(Inductively Cou
pled Plasma)コイル及びヘリコンなどの高密度プラズマ
源を用いた方法が報告されている。ＨＤＰ−ＣＶＤ法に
より、原料ガスの解離度が大きくなりＦＳＧ膜中に含ま
れるＨ不純物の量は、従来の平行平板型ＣＶＤのＦＳＧ
膜と比較して減少しており、それに伴って吸湿性は抑制
される。しかし、原料ガスとしてＳｉＨ4 を用いてお
り、ＦＳＧ膜中へのＨ不純物の混入は避けられない。特
に低誘電率を実現するために高濃度のＦをドープした場
合、吸湿性に対するＨ不純物の依存性は非常に大きい。
そこで、ＳｉＦ4 などのＨを含まないガスを用いてでき
るだけＨを減少したガス系での成膜方法が試みられてい
る。
【０００５】
【発明が解決しようとする課題】しかし、ＨＤＰ−ＣＶ
Ｄ法によるＦＳＧ成膜は、真空チャンバーに対するダメ
ージとそれに伴う不純物の問題、さらに成膜特性が変化
する問題、成膜速度が大きくとれない問題がある。例え
ば、ＩＣＰコイルを用いた高密度プラズマＣＶＤ法でＳ
ｉＦ4 、ＳｉＨ4 、Ｏ2 、Ａｒの混合ガスを用いてＦＳ
Ｇ膜を成膜する場合、成膜中に発生するＦイオンやＦラ
ジカルによってチャンバーがエッチングされたり弗素化
され、その結果チャンバーの成分が膜中に混入したり、
成膜ドリフトが発生する。通常、チャンバー内にコーテ
ィングをし、これらの問題点を改善するがＦによるエッ
チング作用が非常に大きいため、コーティング膜はすぐ
にエッチングされチャンバーが露出し、同様にチャンバ
ーがエッチングやＦ化されチャンバーの成分が膜中に混
入したり、成膜ドリフトが発生する。これは、他のＨＤ
Ｐ−ＣＶＤ装置でも同様な問題が発生する。本発明は、
このような事情によりなされたものであり、プラズマ気
相成長法により半導体基板などの基板上に絶縁膜を成膜
する工程中において、成膜される基板が載置されたチャ
ンバー内部が成膜中はエッチングされないように処理さ
れている絶縁膜の形成方法を提供する。
Ｄ法によるＦＳＧ成膜は、真空チャンバーに対するダメ
ージとそれに伴う不純物の問題、さらに成膜特性が変化
する問題、成膜速度が大きくとれない問題がある。例え
ば、ＩＣＰコイルを用いた高密度プラズマＣＶＤ法でＳ
ｉＦ4 、ＳｉＨ4 、Ｏ2 、Ａｒの混合ガスを用いてＦＳ
Ｇ膜を成膜する場合、成膜中に発生するＦイオンやＦラ
ジカルによってチャンバーがエッチングされたり弗素化
され、その結果チャンバーの成分が膜中に混入したり、
成膜ドリフトが発生する。通常、チャンバー内にコーテ
ィングをし、これらの問題点を改善するがＦによるエッ
チング作用が非常に大きいため、コーティング膜はすぐ
にエッチングされチャンバーが露出し、同様にチャンバ
ーがエッチングやＦ化されチャンバーの成分が膜中に混
入したり、成膜ドリフトが発生する。これは、他のＨＤ
Ｐ−ＣＶＤ装置でも同様な問題が発生する。本発明は、
このような事情によりなされたものであり、プラズマ気
相成長法により半導体基板などの基板上に絶縁膜を成膜
する工程中において、成膜される基板が載置されたチャ
ンバー内部が成膜中はエッチングされないように処理さ
れている絶縁膜の形成方法を提供する。
【０００６】
【課題を解決するための手段】本発明は、真空チャンバ
ー内部にプラズマ気相成長法によりコーティング膜を形
成する工程と、原料ガスを導入してプラズマ気相成長法
により真空チャンバー内の基板上に絶縁膜を形成する工
程とを有し、基板上に絶縁膜を形成する工程において真
空チャンバー内のコーティング膜が成膜中にエッチング
され、このエッチングにより発生したガスを原料ガスの
一部として前記基板上に前記絶縁膜を堆積させ、且つこ
の工程中は、前記コーティング膜が残存して前記チャン
バー内壁が露出しないようにすることを特徴としてい
る。ＩＣＰコイルなどを用いた高密度プラズマＣＶＤ法
でＳｉＦ4 、ＳｉＨ4 、Ｏ 2 、Ａｒの混合ガスを用いて
ＦＳＧ膜を成膜する場合、成膜中に発生する弗素イオン
や弗素ラジカルによって真空チャンバーがエッチングさ
れたり弗素化され、その結果チャンバーの成分がＦＳＧ
膜中に混入したり、成膜ドリフトが発生する。本発明で
は基板上での成膜工程前に絶縁膜のコーティング処理を
真空チャンバー内に施すので上記問題が発生せず安定し
た成膜特性のＦＳＧ膜を形成することが可能になる。
ー内部にプラズマ気相成長法によりコーティング膜を形
成する工程と、原料ガスを導入してプラズマ気相成長法
により真空チャンバー内の基板上に絶縁膜を形成する工
程とを有し、基板上に絶縁膜を形成する工程において真
空チャンバー内のコーティング膜が成膜中にエッチング
され、このエッチングにより発生したガスを原料ガスの
一部として前記基板上に前記絶縁膜を堆積させ、且つこ
の工程中は、前記コーティング膜が残存して前記チャン
バー内壁が露出しないようにすることを特徴としてい
る。ＩＣＰコイルなどを用いた高密度プラズマＣＶＤ法
でＳｉＦ4 、ＳｉＨ4 、Ｏ 2 、Ａｒの混合ガスを用いて
ＦＳＧ膜を成膜する場合、成膜中に発生する弗素イオン
や弗素ラジカルによって真空チャンバーがエッチングさ
れたり弗素化され、その結果チャンバーの成分がＦＳＧ
膜中に混入したり、成膜ドリフトが発生する。本発明で
は基板上での成膜工程前に絶縁膜のコーティング処理を
真空チャンバー内に施すので上記問題が発生せず安定し
た成膜特性のＦＳＧ膜を形成することが可能になる。
【０００７】すなわち本発明の絶縁膜の形成方法は、真
空チャンバー内表面、この真空チャンバー内に載置され
た基板を支持する支持基板表面にプラズマ気相成長法に
よりコーティング膜を形成する工程と、原料ガスを導入
してプラズマ気相成長法により前記基板上に絶縁膜を形
成する工程とを備え、前記基板上に絶縁膜を形成する工
程において前記チャンバー内壁にコーティングした前記
コーティング膜をエッチングし、このエッチングにより
発生したガスを原料ガスの一部として前記基板上に前記
絶縁膜を堆積させ、且つこの工程中は前記コーティング
膜が残存して前記チャンバー内壁が露出しないようにす
ることを特徴としている。
空チャンバー内表面、この真空チャンバー内に載置され
た基板を支持する支持基板表面にプラズマ気相成長法に
よりコーティング膜を形成する工程と、原料ガスを導入
してプラズマ気相成長法により前記基板上に絶縁膜を形
成する工程とを備え、前記基板上に絶縁膜を形成する工
程において前記チャンバー内壁にコーティングした前記
コーティング膜をエッチングし、このエッチングにより
発生したガスを原料ガスの一部として前記基板上に前記
絶縁膜を堆積させ、且つこの工程中は前記コーティング
膜が残存して前記チャンバー内壁が露出しないようにす
ることを特徴としている。
【０００８】前記絶縁膜は、弗素添加酸化シリコン膜
（ＳｉＯＦ）、弗素添加酸化窒化シリコン膜（ＳｉＯＮ
Ｆ）のいずれかであっても良い。前記コーティング膜
は、酸化シリコン膜（ＳｉＯ2 ）、弗素添加酸化シリコ
ン膜（ＳｉＯＦ）、弗素添加酸化窒化シリコン膜（Ｓｉ
ＯＮＦ）、窒化シリコン膜（ＳｉＮ）、酸化窒化シリコ
ン膜（ＳｉＯＮ）、シリコン膜のいずれかであり、フッ
素を含むガスでエッチングされ、このエッチングにより
生成されたガスを前記基板上に成膜される前記絶縁膜を
生成する原料ガスの一部とするようにしても良い。前記
導入原料ガスは、四弗化シリコン（ＳｉＦ4 ）、シラン
（ＳｉＨ4 ）、酸素、アルゴン及び窒素を含むようにし
ても良い。前記プラズマ気相成長法は、プラズマ密度１
０10／ｃｍ2 以上の高密度プラズマを用いても良い。前
記プラズマ気相成長法は、ＩＣＰコイルを用いた高密度
プラズマ装置を用いても良い。なお、膜厚が１〜２μｍ
のＦＳＧ膜を形成する場合は、コーティング膜の膜厚は
０．８〜１．５μｍ程度が必要である。
（ＳｉＯＦ）、弗素添加酸化窒化シリコン膜（ＳｉＯＮ
Ｆ）のいずれかであっても良い。前記コーティング膜
は、酸化シリコン膜（ＳｉＯ2 ）、弗素添加酸化シリコ
ン膜（ＳｉＯＦ）、弗素添加酸化窒化シリコン膜（Ｓｉ
ＯＮＦ）、窒化シリコン膜（ＳｉＮ）、酸化窒化シリコ
ン膜（ＳｉＯＮ）、シリコン膜のいずれかであり、フッ
素を含むガスでエッチングされ、このエッチングにより
生成されたガスを前記基板上に成膜される前記絶縁膜を
生成する原料ガスの一部とするようにしても良い。前記
導入原料ガスは、四弗化シリコン（ＳｉＦ4 ）、シラン
（ＳｉＨ4 ）、酸素、アルゴン及び窒素を含むようにし
ても良い。前記プラズマ気相成長法は、プラズマ密度１
０10／ｃｍ2 以上の高密度プラズマを用いても良い。前
記プラズマ気相成長法は、ＩＣＰコイルを用いた高密度
プラズマ装置を用いても良い。なお、膜厚が１〜２μｍ
のＦＳＧ膜を形成する場合は、コーティング膜の膜厚は
０．８〜１．５μｍ程度が必要である。
【０００９】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。図１は、ＩＣＰコイルを用いたＨＤ
Ｐ−ＣＶＤ装置の概略断面図であり、この装置を用いて
ＦＳＧ膜を成膜する工程を説明する。図１に示すよう
に、反応容器は、セラミックドーム１とメタルチャンバ
ー２より構成されている。セラミックドーム１には、そ
の側面及び上面にアンテナコイル３が巻かれており、ア
ンテナ端子は、ＲＦ電源４に接続されていると共に接地
されている。このＲＦ電源４をアンテナコイル３に印加
することにより、誘導結合でセラミックドーム１内の空
間に電力が供給されプラズマが発生する。また、メタル
チャンバー２には、ターボ分子ポンプ５及びドライポン
プ６が接続されており、反応容器内を真空にすることが
できる。また、反応容器内は、スロットルバルブ７によ
り圧力制御が可能になっている。さらにガス導入部とし
てガスノズル８を備えておりＳｉＨ4 、Ｏ2 、Ｓｉ
Ｆ4 、Ａｒガスなどを導入することができる。
の形態を説明する。図１は、ＩＣＰコイルを用いたＨＤ
Ｐ−ＣＶＤ装置の概略断面図であり、この装置を用いて
ＦＳＧ膜を成膜する工程を説明する。図１に示すよう
に、反応容器は、セラミックドーム１とメタルチャンバ
ー２より構成されている。セラミックドーム１には、そ
の側面及び上面にアンテナコイル３が巻かれており、ア
ンテナ端子は、ＲＦ電源４に接続されていると共に接地
されている。このＲＦ電源４をアンテナコイル３に印加
することにより、誘導結合でセラミックドーム１内の空
間に電力が供給されプラズマが発生する。また、メタル
チャンバー２には、ターボ分子ポンプ５及びドライポン
プ６が接続されており、反応容器内を真空にすることが
できる。また、反応容器内は、スロットルバルブ７によ
り圧力制御が可能になっている。さらにガス導入部とし
てガスノズル８を備えておりＳｉＨ4 、Ｏ2 、Ｓｉ
Ｆ4 、Ａｒガスなどを導入することができる。
【００１０】基板接地電極９は、静電チャックとなって
おりシリコン半導体などのウエハ１０を吸着することが
できる。さらにシリコンウエハ１０と静電チャックの間
にＨｅガスを導入してシリコンウエハ１０を冷却できる
ようになっている。基板接地電極９にはＲＦ電源１１が
接続されており、セルフバイアス（Ｂｉａｓ）をかける
ことが可能になっている。ターボ分子ポンプ５は、ゲー
トバルブ１２を介してスロットルバルブ７に接続されて
おり、圧力調整をしながら反応容器内部を真空にするこ
とができるようになっている。また、ドライポンプ６
は、アイソレーションバルブ１３を介してターボ分子ポ
ンプ５に接続されている。
おりシリコン半導体などのウエハ１０を吸着することが
できる。さらにシリコンウエハ１０と静電チャックの間
にＨｅガスを導入してシリコンウエハ１０を冷却できる
ようになっている。基板接地電極９にはＲＦ電源１１が
接続されており、セルフバイアス（Ｂｉａｓ）をかける
ことが可能になっている。ターボ分子ポンプ５は、ゲー
トバルブ１２を介してスロットルバルブ７に接続されて
おり、圧力調整をしながら反応容器内部を真空にするこ
とができるようになっている。また、ドライポンプ６
は、アイソレーションバルブ１３を介してターボ分子ポ
ンプ５に接続されている。
【００１１】次に、図１、図２及び図３に示したＨＤＰ
−ＣＶＤ装置及び図８に示す製造工程のフローチャート
を用いて本発明の方法による実施例を説明する。まず、
反応容器のメタルチャンバー２内にＳｉ０2 膜をコーテ
ィング膜２０として形成する工程を行う（工程（１）、
図２参照）。反応室内壁に取り付けたガス導入口（ガス
ノズル）８からＳｉＨ4 １００ｓｃｃｍ、Ｏ2 １０
０ｓｃｃｍ、Ａｒガス １００ｓｃｃｍを導入する。そ
してメタルチャンバー内を５ｍＴｏｒｒにし、セラミッ
クドーム１のアンテナ３に取り付けられたＲＦ電源４か
らＲＦ電力を３０００Ｗ程度印加してプラズマ状態を励
起させる。プラズマによって導入ガスは分解されＳｉＯ
2 膜２０がセラミックドーム１内にコーティングされ
る。この状態は図２に示される。コーティング膜（Ｓｉ
Ｏ2 ）２０は、反応容器内壁は勿論のこと、ガス導入口
（ガスノズル）８やウエハが搭載されていない基板接地
電極９の上などにも堆積される。この実施例ではコーテ
ィング膜厚は、基板接地電極９上で１μｍ程度である。
−ＣＶＤ装置及び図８に示す製造工程のフローチャート
を用いて本発明の方法による実施例を説明する。まず、
反応容器のメタルチャンバー２内にＳｉ０2 膜をコーテ
ィング膜２０として形成する工程を行う（工程（１）、
図２参照）。反応室内壁に取り付けたガス導入口（ガス
ノズル）８からＳｉＨ4 １００ｓｃｃｍ、Ｏ2 １０
０ｓｃｃｍ、Ａｒガス １００ｓｃｃｍを導入する。そ
してメタルチャンバー内を５ｍＴｏｒｒにし、セラミッ
クドーム１のアンテナ３に取り付けられたＲＦ電源４か
らＲＦ電力を３０００Ｗ程度印加してプラズマ状態を励
起させる。プラズマによって導入ガスは分解されＳｉＯ
2 膜２０がセラミックドーム１内にコーティングされ
る。この状態は図２に示される。コーティング膜（Ｓｉ
Ｏ2 ）２０は、反応容器内壁は勿論のこと、ガス導入口
（ガスノズル）８やウエハが搭載されていない基板接地
電極９の上などにも堆積される。この実施例ではコーテ
ィング膜厚は、基板接地電極９上で１μｍ程度である。
【００１２】次に、シリコンウエハ１０を反応容器に導
入し、基板接地電極９の上に載置させる（工程（２）、
図３参照）。そして、シリコンウエハ１０の上にＦＳＧ
膜を成膜させる（工程（３））。まず、ガス導入口（ガ
スノズル）８からＳｉＦ4 １００ｓｃｃｍ、Ｏ2 １０
０ｓｃｃｍ、Ａｒガス １００ｓｃｃｍ、ＳｉＨ4１０
ｓｃｃｍを導入し、メタルチャンバー内を５ｍＴｏｒｒ
にし、セラミックドーム１にＲＦ電力を３０００Ｗ程度
印加してプラズマを励起させる。シリコンウエハ１０
は、静電チャックで基板接地電極９に固定され、シリコ
ンウエハ１０の裏面は、Ｈｅガスで冷却されている。さ
らに基板接地電極９にはＲＦ電源１１によりＲＦ電力１
５００Ｗが印加されている。このようにしてシリコンウ
エハ１０上には約４００ｎｍ／分の成膜速度でＦＳＧ膜
が成膜される。ＦＳＧ膜が形成されてからシリコンウエ
ハ１０を取り出して反応容器内での工程が終了する（工
程（４））。この時コーティング膜（ＳｉＯ 2 ）は、成
膜の際に発生するＦイオン及びラジカルによりエッチン
グされてＳｉＦx ガスが発生する。この発生したガス
は、ＦＳＧ膜の成膜に寄与し、さらに成膜速度の向上に
つながる。コーティング膜が無い場合の成膜速度は、約
３００ｎｍ／分であり１００ｎｍ／分ほど成膜速度が増
加する。
入し、基板接地電極９の上に載置させる（工程（２）、
図３参照）。そして、シリコンウエハ１０の上にＦＳＧ
膜を成膜させる（工程（３））。まず、ガス導入口（ガ
スノズル）８からＳｉＦ4 １００ｓｃｃｍ、Ｏ2 １０
０ｓｃｃｍ、Ａｒガス １００ｓｃｃｍ、ＳｉＨ4１０
ｓｃｃｍを導入し、メタルチャンバー内を５ｍＴｏｒｒ
にし、セラミックドーム１にＲＦ電力を３０００Ｗ程度
印加してプラズマを励起させる。シリコンウエハ１０
は、静電チャックで基板接地電極９に固定され、シリコ
ンウエハ１０の裏面は、Ｈｅガスで冷却されている。さ
らに基板接地電極９にはＲＦ電源１１によりＲＦ電力１
５００Ｗが印加されている。このようにしてシリコンウ
エハ１０上には約４００ｎｍ／分の成膜速度でＦＳＧ膜
が成膜される。ＦＳＧ膜が形成されてからシリコンウエ
ハ１０を取り出して反応容器内での工程が終了する（工
程（４））。この時コーティング膜（ＳｉＯ 2 ）は、成
膜の際に発生するＦイオン及びラジカルによりエッチン
グされてＳｉＦx ガスが発生する。この発生したガス
は、ＦＳＧ膜の成膜に寄与し、さらに成膜速度の向上に
つながる。コーティング膜が無い場合の成膜速度は、約
３００ｎｍ／分であり１００ｎｍ／分ほど成膜速度が増
加する。
【００１３】また、この発明は、成膜中はコーティング
膜（ＳｉＯ2 ）２０が反応容器内に残存してメタルチャ
ンバー２内壁が露出しないことを特徴としている。反応
容器内がこのような構成になっていると、シリコンウエ
ハ１０上に成膜処理を施す最中の反応ガスが反応容器内
壁近傍でエッチング動作を行っても内壁自身がエッチン
グされることはなく、逆に成膜処理に役立つガスを発生
するので成膜速度の向上は勿論のこと、半導体基板、寄
与する効果をもたらすメタルチャンバー内壁の変質、成
膜特性の変動等が抑制される。コーティング膜（ＳｉＯ
2 ）２０がなくなりメタルチャンバー２内壁が露出した
場合、アルミナ（Ａｌ2 Ｏ3 ）からなるセラミックドー
ム１の内壁がＦラジカル、Ｆイオン等でＦ化されて弗化
アルミニウム（ＡｌＦ）を発生する。このＡｌＦは誘電
体であり、このＡｌＦの影響でプラズマの状態が変化
し、成膜特性も変化する。例えば、コーティング膜２０
の膜厚を１μｍと０．３μｍとした場合において、シリ
コンウエハ１０上にＦＳＧ膜を１．２μｍ堆積したとき
の成膜の安定性を比較する。
膜（ＳｉＯ2 ）２０が反応容器内に残存してメタルチャ
ンバー２内壁が露出しないことを特徴としている。反応
容器内がこのような構成になっていると、シリコンウエ
ハ１０上に成膜処理を施す最中の反応ガスが反応容器内
壁近傍でエッチング動作を行っても内壁自身がエッチン
グされることはなく、逆に成膜処理に役立つガスを発生
するので成膜速度の向上は勿論のこと、半導体基板、寄
与する効果をもたらすメタルチャンバー内壁の変質、成
膜特性の変動等が抑制される。コーティング膜（ＳｉＯ
2 ）２０がなくなりメタルチャンバー２内壁が露出した
場合、アルミナ（Ａｌ2 Ｏ3 ）からなるセラミックドー
ム１の内壁がＦラジカル、Ｆイオン等でＦ化されて弗化
アルミニウム（ＡｌＦ）を発生する。このＡｌＦは誘電
体であり、このＡｌＦの影響でプラズマの状態が変化
し、成膜特性も変化する。例えば、コーティング膜２０
の膜厚を１μｍと０．３μｍとした場合において、シリ
コンウエハ１０上にＦＳＧ膜を１．２μｍ堆積したとき
の成膜の安定性を比較する。
【００１４】図４は、成膜面内に形成されたＦＳＧ膜の
均一性（％）のコーティング膜厚依存性を説明する。ウ
エハ面内の所定の４９点における膜厚Ｔを測定し、その
中で膜厚平均値ＴA 、最大膜厚ＴMAX 及び最小膜厚ＴMI
N を選択し、（（ＴMAX −ＴMIN ）／２ＴA ）×１００
をこのＦＳＧ膜均一性とする。そして、Ａ線をコーティ
ング膜の膜厚が１μｍの特性線、Ｂ線をコーティング膜
の膜厚が０．３μｍの特性線を示している。図４から明
らかなように、Ａ線（１μｍの場合）は、４．５０％を
前後して、ほぼ一定しているが、Ｂ線（０．３μｍの場
合）は、均一性が変化する。したがって、コーティング
膜の膜厚は、少なくとも０．３μｍ以上であることが必
要である。また、コーティング膜の膜厚が０．３μｍの
場合は、ＦＳＧ膜の成膜中に反応容器の内壁が露出して
しまうが、この膜厚を１μｍにすると成膜中には反応容
器の内壁が露出することはない。したがって、コーティ
ング膜の膜厚は１μｍで十分である。
均一性（％）のコーティング膜厚依存性を説明する。ウ
エハ面内の所定の４９点における膜厚Ｔを測定し、その
中で膜厚平均値ＴA 、最大膜厚ＴMAX 及び最小膜厚ＴMI
N を選択し、（（ＴMAX −ＴMIN ）／２ＴA ）×１００
をこのＦＳＧ膜均一性とする。そして、Ａ線をコーティ
ング膜の膜厚が１μｍの特性線、Ｂ線をコーティング膜
の膜厚が０．３μｍの特性線を示している。図４から明
らかなように、Ａ線（１μｍの場合）は、４．５０％を
前後して、ほぼ一定しているが、Ｂ線（０．３μｍの場
合）は、均一性が変化する。したがって、コーティング
膜の膜厚は、少なくとも０．３μｍ以上であることが必
要である。また、コーティング膜の膜厚が０．３μｍの
場合は、ＦＳＧ膜の成膜中に反応容器の内壁が露出して
しまうが、この膜厚を１μｍにすると成膜中には反応容
器の内壁が露出することはない。したがって、コーティ
ング膜の膜厚は１μｍで十分である。
【００１５】次に、コーティング膜の膜厚が０．３μｍ
の場合において、成膜検討の前後にＡｒによるＳｉＯ2
膜のスパッタリングレートを確認した。このスパッタリ
ングレートは、間接的にメタルチャンバー内のプラズマ
の状態を知ることができる。図５に示されたように、検
討前（０．３μｍのコーティング膜を施さない場合）の
スパッタリングレートの均一性は、２％程度であるのに
対して、検討後（０．３μｍのコーティング膜を施した
場合）は、スパッタリングレートが傾き、均一性は５％
と悪化し、プラズマの均一性が崩れていることが判っ
た。したがって、コーティング膜が０．３μｍでは不十
分であることがわかる。セラミックドーム（Ａｌ
2 ０3 ）の内壁が弗素（Ｆ）化して形成されたＡｌＦ
は、後のチャンバードライクリーニングでは除去され
ず、成膜特性の復帰のためには、メタルチャンバーのウ
エットクリーニング等が必要となり、スループットの大
きな妨げとなる。また、同様にメタルチャンバー内壁が
露出した場合、コーティング膜から供給されていたＳｉ
Ｆx の量が変化し、成膜途中においても成膜特性が変動
する。
の場合において、成膜検討の前後にＡｒによるＳｉＯ2
膜のスパッタリングレートを確認した。このスパッタリ
ングレートは、間接的にメタルチャンバー内のプラズマ
の状態を知ることができる。図５に示されたように、検
討前（０．３μｍのコーティング膜を施さない場合）の
スパッタリングレートの均一性は、２％程度であるのに
対して、検討後（０．３μｍのコーティング膜を施した
場合）は、スパッタリングレートが傾き、均一性は５％
と悪化し、プラズマの均一性が崩れていることが判っ
た。したがって、コーティング膜が０．３μｍでは不十
分であることがわかる。セラミックドーム（Ａｌ
2 ０3 ）の内壁が弗素（Ｆ）化して形成されたＡｌＦ
は、後のチャンバードライクリーニングでは除去され
ず、成膜特性の復帰のためには、メタルチャンバーのウ
エットクリーニング等が必要となり、スループットの大
きな妨げとなる。また、同様にメタルチャンバー内壁が
露出した場合、コーティング膜から供給されていたＳｉ
Ｆx の量が変化し、成膜途中においても成膜特性が変動
する。
【００１６】ＦＳＧ成膜の膜厚に対する必要なコーティ
ング膜（ＳｉＯ2 ）の膜厚量について図６に示す。必要
であるか否かの判断はスパッタリングレートの均一性の
シフトで行った。ＦＳＧ膜が１μｍ成膜の場合、コーテ
ィング膜は０．８μｍが必要である。ＦＳＧ膜が１．５
μｍではコーティング膜は１μｍが必要である。ＦＳＧ
膜が２μｍではコーティング膜は１．５μｍが必要であ
る。つまり、ＦＳＧ膜が１〜２μｍの場合、コーティン
グ膜の膜厚は０．８〜１．５μｍが必要である。この膜
厚は、成膜条件、特にＳｉＨ4 の流量変化に対して敏感
であり、条件変更の際には、必要なコーティング膜厚は
変化する。したがって、工程（４）においてシリコンウ
エハを反応容器から搬出後、チャンバードライクリーニ
ングを行う（工程（５））。
ング膜（ＳｉＯ2 ）の膜厚量について図６に示す。必要
であるか否かの判断はスパッタリングレートの均一性の
シフトで行った。ＦＳＧ膜が１μｍ成膜の場合、コーテ
ィング膜は０．８μｍが必要である。ＦＳＧ膜が１．５
μｍではコーティング膜は１μｍが必要である。ＦＳＧ
膜が２μｍではコーティング膜は１．５μｍが必要であ
る。つまり、ＦＳＧ膜が１〜２μｍの場合、コーティン
グ膜の膜厚は０．８〜１．５μｍが必要である。この膜
厚は、成膜条件、特にＳｉＨ4 の流量変化に対して敏感
であり、条件変更の際には、必要なコーティング膜厚は
変化する。したがって、工程（４）においてシリコンウ
エハを反応容器から搬出後、チャンバードライクリーニ
ングを行う（工程（５））。
【００１７】次に、図７を参照して、図１、図２及び図
３のＣＶＤ装置を使用して形成した半導体装置を説明す
る。図７は、配線間にＦＳＧ膜などの低誘電率の層間絶
縁膜を用いた半導体装置の断面図である。Ｐ型シリコン
半導体基板３０にはＰウエル３１及びＮウエル３２が形
成され、主面には素子分離領域（ＳＴＩ(Shallow Trenc
h Isolation)）３３が形成されている。半導体基板３０
の素子領域には、Ｐウエル３１に、Ｎ型ソース／ドレイ
ン領域３４、ゲート酸化膜３５及びソース／ドレイン領
域３４間の上にゲート酸化膜３５を介して形成されたゲ
ート電極３６から構成されたＮ型ＭＯＳトランジスタ
（ＮＭＯＳ）、Ｎウエル３２に、Ｐ型ソース／ドレイン
領域３７、ゲート酸化膜３５及びソース／ドレイン領域
３７間の上にゲート酸化膜３５を介して形成されたゲー
ト電極３６から構成されたＰ型ＭＯＳトランジスタ（Ｐ
ＭＯＳ）がそれぞれ形成されている。これらトランジス
タを被覆するように半導体基板３０上には、例えば、Ｂ
ＰＳＧ(Boron-doped Phospho-Silicate Glass)膜からな
る層間絶縁膜３８が形成されている。
３のＣＶＤ装置を使用して形成した半導体装置を説明す
る。図７は、配線間にＦＳＧ膜などの低誘電率の層間絶
縁膜を用いた半導体装置の断面図である。Ｐ型シリコン
半導体基板３０にはＰウエル３１及びＮウエル３２が形
成され、主面には素子分離領域（ＳＴＩ(Shallow Trenc
h Isolation)）３３が形成されている。半導体基板３０
の素子領域には、Ｐウエル３１に、Ｎ型ソース／ドレイ
ン領域３４、ゲート酸化膜３５及びソース／ドレイン領
域３４間の上にゲート酸化膜３５を介して形成されたゲ
ート電極３６から構成されたＮ型ＭＯＳトランジスタ
（ＮＭＯＳ）、Ｎウエル３２に、Ｐ型ソース／ドレイン
領域３７、ゲート酸化膜３５及びソース／ドレイン領域
３７間の上にゲート酸化膜３５を介して形成されたゲー
ト電極３６から構成されたＰ型ＭＯＳトランジスタ（Ｐ
ＭＯＳ）がそれぞれ形成されている。これらトランジス
タを被覆するように半導体基板３０上には、例えば、Ｂ
ＰＳＧ(Boron-doped Phospho-Silicate Glass)膜からな
る層間絶縁膜３８が形成されている。
【００１８】層間絶縁膜３８は、表面をＣＭＰなどによ
り平坦化され、その上に所定のパターンを有する第１の
金属配線３９が形成されている。第１の金属配線３９
は、アルミニウム（Ａｌ）膜とこの上下に形成された、
例えば、Ｔｉ／ＴｉＮなどからなるバリアメタル層から
構成されている。第１の金属配線３の一部は、層間絶縁
膜３８に形成されたコンタクト孔に埋め込まれたタング
ステンなどからなる接続プラグ４０を介してＰ型ＭＯＳ
トランジスタのソース／ドレイン領域３７と電気的に接
続されている。第１の金属配線３９を被覆するように、
半導体基板３０上にＦＳＧ膜４１からなる低誘電率層間
絶縁膜を形成する。層間絶縁膜４１は、表面をＣＭＰな
どにより平坦化され、その上に所定のパターンを有する
第２の金属配線４２が形成されている。第２の金属配線
４２は、第１の配線３９と同様にアルミニウム膜とこの
上下に形成されたＴｉ／ＴｉＮ等からなるバリアメタル
層から構成されている。第２の金属配線４２の一部は、
層間絶縁膜４０に形成されたコンタクト孔に埋め込まれ
たタングステンなどからなる接続プラグ４３を介して第
１の金属配線３９と電気的に接続されている。
り平坦化され、その上に所定のパターンを有する第１の
金属配線３９が形成されている。第１の金属配線３９
は、アルミニウム（Ａｌ）膜とこの上下に形成された、
例えば、Ｔｉ／ＴｉＮなどからなるバリアメタル層から
構成されている。第１の金属配線３の一部は、層間絶縁
膜３８に形成されたコンタクト孔に埋め込まれたタング
ステンなどからなる接続プラグ４０を介してＰ型ＭＯＳ
トランジスタのソース／ドレイン領域３７と電気的に接
続されている。第１の金属配線３９を被覆するように、
半導体基板３０上にＦＳＧ膜４１からなる低誘電率層間
絶縁膜を形成する。層間絶縁膜４１は、表面をＣＭＰな
どにより平坦化され、その上に所定のパターンを有する
第２の金属配線４２が形成されている。第２の金属配線
４２は、第１の配線３９と同様にアルミニウム膜とこの
上下に形成されたＴｉ／ＴｉＮ等からなるバリアメタル
層から構成されている。第２の金属配線４２の一部は、
層間絶縁膜４０に形成されたコンタクト孔に埋め込まれ
たタングステンなどからなる接続プラグ４３を介して第
１の金属配線３９と電気的に接続されている。
【００１９】この第２の金属配線４２を被覆するよう
に、層間絶縁膜４１上にＦＳＧ膜４４からなる低誘電率
層間絶縁膜を形成する。層間絶縁膜４４は、表面をＣＭ
Ｐなどにより平坦化され、その上に所定のパターンを有
する第３の金属配線４５が形成されている。第３の金属
配線４５は、第１の配線１０９と同様にアルミニウム膜
とこの上下に形成されたＴｉ／ＴｉＮなどからなるバリ
アメタル層から構成されている。第３の金属配線４５の
一部は、層間絶縁膜４４に形成されたコンタクト孔に埋
め込まれたタングステンなどからなる接続プラグ４６を
介して第２の金属配線４２と電気的に接続されている。
この第３の金属配線４５を被覆するように層間絶縁膜４
４上に、例えば、ＣＶＤＳｉＯ2 膜などからなる保護絶
縁膜４７を形成する。この実施例では３層の金属配線を
用いたが、本発明は、第４、第５あるいはそれ以上の金
属配線を積み重ねることもできる。以上のＦＳＧ膜から
なる層間絶縁膜を形成する際には、図１、図２及び図３
に記載されたＨＤＰ−ＣＶＤ装置の反応容器内で成膜さ
れる。
に、層間絶縁膜４１上にＦＳＧ膜４４からなる低誘電率
層間絶縁膜を形成する。層間絶縁膜４４は、表面をＣＭ
Ｐなどにより平坦化され、その上に所定のパターンを有
する第３の金属配線４５が形成されている。第３の金属
配線４５は、第１の配線１０９と同様にアルミニウム膜
とこの上下に形成されたＴｉ／ＴｉＮなどからなるバリ
アメタル層から構成されている。第３の金属配線４５の
一部は、層間絶縁膜４４に形成されたコンタクト孔に埋
め込まれたタングステンなどからなる接続プラグ４６を
介して第２の金属配線４２と電気的に接続されている。
この第３の金属配線４５を被覆するように層間絶縁膜４
４上に、例えば、ＣＶＤＳｉＯ2 膜などからなる保護絶
縁膜４７を形成する。この実施例では３層の金属配線を
用いたが、本発明は、第４、第５あるいはそれ以上の金
属配線を積み重ねることもできる。以上のＦＳＧ膜から
なる層間絶縁膜を形成する際には、図１、図２及び図３
に記載されたＨＤＰ−ＣＶＤ装置の反応容器内で成膜さ
れる。
【００２０】
【発明の効果】以上のように、本発明によれば、ＨＤＰ
−ＣＶＤ法により、その装置内をエッチングによって原
料ガスを生成するコーティング膜で覆っているのでＦＳ
Ｇ膜を成膜する場合、安定した成膜特性で膜を形成する
ことが可能である。
−ＣＶＤ法により、その装置内をエッチングによって原
料ガスを生成するコーティング膜で覆っているのでＦＳ
Ｇ膜を成膜する場合、安定した成膜特性で膜を形成する
ことが可能である。
【図１】本発明で用いるＨＤＰ−ＣＶＤ装置の断面図。
【図２】本発明で用いるＨＤＰ−ＣＶＤ装置の断面図。
【図３】本発明で用いるＨＤＰ−ＣＶＤ装置の断面図。
【図４】基板に形成されたＦＳＧ膜均一性とコーティン
グ膜厚との関係を示す特性図。
グ膜厚との関係を示す特性図。
【図５】基板に形成されたＦＳＧ膜の特性を示すウエハ
の平面図。
の平面図。
【図６】本発明のコーティング膜厚とＦＳＧ膜厚との関
係を示す特性図。
係を示す特性図。
【図７】本発明の方法により形成された半導体基板の断
面図。
面図。
【図８】本発明の形成方法を説明するフローチャート。
【図９】ＦＳＧ膜の特性を説明する特性図。
１・・・セラミックドーム、 ２・・・メタルチャン
バー、３・・・アンテナコイル、 ４、１１・・・Ｒ
Ｆ電源、５・・・ターボ分子ポンプ、 ６・・・ドラ
イポンプ、７・・・スロットルポンプ、 ８・・・ガ
スノズル、９・・・基板接地電極、 １０・・・シリ
コンウエハ、１２・・・ゲートバルブ、 １３・・・
アイソレーションバルブ、２０・・・コーティング膜、
３０・・・半導体基板、３１・・・Ｐウエル、
３２・・・Ｎウエル、３３・・・素子分離領域、 ３
４・・・Ｎ型ソース／ドレイン領域、３５・・・ゲート
酸化膜、 ３６・・・ゲート電極、３７・・・Ｐ型ソ
ース／ドレイン領域、３８、４１、４４・・・層間絶縁
膜、３９・・・第１の金属配線、 ４０、４３、４６
・・・接続プラグ、４２・・・第２の金属配線、 ４
５・・・第３の金属配線、４７・・・保護絶縁膜。
バー、３・・・アンテナコイル、 ４、１１・・・Ｒ
Ｆ電源、５・・・ターボ分子ポンプ、 ６・・・ドラ
イポンプ、７・・・スロットルポンプ、 ８・・・ガ
スノズル、９・・・基板接地電極、 １０・・・シリ
コンウエハ、１２・・・ゲートバルブ、 １３・・・
アイソレーションバルブ、２０・・・コーティング膜、
３０・・・半導体基板、３１・・・Ｐウエル、
３２・・・Ｎウエル、３３・・・素子分離領域、 ３
４・・・Ｎ型ソース／ドレイン領域、３５・・・ゲート
酸化膜、 ３６・・・ゲート電極、３７・・・Ｐ型ソ
ース／ドレイン領域、３８、４１、４４・・・層間絶縁
膜、３９・・・第１の金属配線、 ４０、４３、４６
・・・接続プラグ、４２・・・第２の金属配線、 ４
５・・・第３の金属配線、４７・・・保護絶縁膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 梶 成彦 神奈川県横浜市磯子区新杉田町８ 株式会 社東芝横浜事業所内 (72)発明者 宮島 秀史 神奈川県横浜市磯子区新杉田町８ 株式会 社東芝横浜事業所内 Ｆターム(参考） 5F033 HH08 HH18 HH33 JJ19 KK01 KK08 KK18 KK33 MM08 MM13 RR04 RR06 RR11 RR15 SS01 SS02 SS15 XX00 XX01 5F058 BA20 BC02 BC04 BE04 BF07 BF23 BF24 BF29 BH20 BJ02
Claims (6)
- 【請求項１】 真空チャンバー内表面、及びこの真空チ
ャンバー内に載置された基板を支持する支持基板表面に
プラズマ気相成長法によりコーティング膜を形成する工
程と、 原料ガスを導入してプラズマ気相成長法により前記基板
上に絶縁膜を形成する工程とを備え、 前記基板上に絶縁膜を形成する工程において前記チャン
バー内壁にコーティングした前記コーティング膜をエッ
チングし、このエッチングにより発生したガスを原料ガ
スの一部として前記基板上に前記絶縁膜を堆積させ、且
つこの工程中は、前記コーティング膜が残存して前記チ
ャンバー内壁が露出しないようにすることを特徴とする
絶縁膜の形成方法。 - 【請求項２】 前記絶縁膜は、弗素添加酸化シリコン膜
（ＳｉＯＦ）、弗素添加酸化窒化シリコン膜（ＳｉＯＮ
Ｆ）のいずれかであることを特徴とする請求項１記載の
絶縁膜の形成方法。 - 【請求項３】 前記コーティング膜は、酸化シリコン膜
（ＳｉＯ2 ）、弗素添加酸化シリコン膜（ＳｉＯＦ）、
弗素添加酸化窒化シリコン膜（ＳｉＯＮＦ）、窒化シリ
コン膜（ＳｉＮ）、酸化窒化シリコン膜（ＳｉＯＮ）、
シリコン膜のいずれかであり、フッ素を含むガスでエッ
チングされ、このエッチングにより生成されたガスを前
記基板上に成膜される前記絶縁膜を生成する原料ガスの
一部とすることを特徴とする請求項１又は請求項２に記
載の絶縁膜の形成方法。 - 【請求項４】 前記導入原料ガスは、四弗化シリコン、
シラン、酸素、アルゴン及び窒素を含むことを特徴とす
る請求項１乃至請求項３のいずれかに記載の絶縁膜の形
成方法。 - 【請求項５】 前記プラズマ気相成長のプラズマ密度が
１０10／ｃｍ2 以上であることを特徴とする請求項１乃
至請求項４のいずれかに記載の絶縁膜の形成方法。 - 【請求項６】 前記プラズマ気相成長法は、ＩＣＰコイ
ルを用いたプラズマ装置を用いることを特徴とする請求
項１乃至請求項５のいずれかに記載の絶縁膜の形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00016299A JP3601988B2 (ja) | 1999-01-04 | 1999-01-04 | 絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00016299A JP3601988B2 (ja) | 1999-01-04 | 1999-01-04 | 絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000200786A true JP2000200786A (ja) | 2000-07-18 |
| JP3601988B2 JP3601988B2 (ja) | 2004-12-15 |
Family
ID=11466352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00016299A Expired - Fee Related JP3601988B2 (ja) | 1999-01-04 | 1999-01-04 | 絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3601988B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004047655A (ja) * | 2002-07-11 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2009054991A (ja) * | 2007-06-05 | 2009-03-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009094340A (ja) * | 2007-10-10 | 2009-04-30 | Tokyo Electron Ltd | 基板処理装置のメタル汚染低減方法 |
| US7754995B2 (en) | 2002-11-20 | 2010-07-13 | Tokyo Electron Limited | Plasma processing apparatus and plasma processing method |
| JP2012531045A (ja) * | 2009-06-22 | 2012-12-06 | アプライド マテリアルズ インコーポレイテッド | ホウ素膜界面技術 |
| US8470418B2 (en) | 2005-09-06 | 2013-06-25 | Yamaha Hatsudoki Kabushiki Kaisha | Exhaust pipe for internal combustion engine, and internal combustion engine and transportation apparatus incorporating the same |
| WO2015186525A1 (ja) * | 2014-06-02 | 2015-12-10 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| KR20160149151A (ko) * | 2015-06-17 | 2016-12-27 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0221598A (ja) * | 1988-07-07 | 1990-01-24 | Nissin Electric Co Ltd | Ｅｃｒプラズマ源およびその内壁膜の形成方法 |
| JPH04233734A (ja) * | 1990-07-31 | 1992-08-21 | Gte Lab Inc | 弗素化窒化珪素を付着する方法 |
| JPH05259083A (ja) * | 1992-03-16 | 1993-10-08 | Toshiba Corp | Ｃｖｄ装置のプラズマ・クリーニング後処理方法 |
| JPH0878408A (ja) * | 1994-09-08 | 1996-03-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH1050685A (ja) * | 1996-05-01 | 1998-02-20 | Toshiba Corp | Ｃｖｄ装置及びそのクリーニング方法 |
| JPH10163192A (ja) * | 1996-10-03 | 1998-06-19 | Fujitsu Ltd | 半導体装置およびその製造方法 |
-
1999
- 1999-01-04 JP JP00016299A patent/JP3601988B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0221598A (ja) * | 1988-07-07 | 1990-01-24 | Nissin Electric Co Ltd | Ｅｃｒプラズマ源およびその内壁膜の形成方法 |
| JPH04233734A (ja) * | 1990-07-31 | 1992-08-21 | Gte Lab Inc | 弗素化窒化珪素を付着する方法 |
| JPH05259083A (ja) * | 1992-03-16 | 1993-10-08 | Toshiba Corp | Ｃｖｄ装置のプラズマ・クリーニング後処理方法 |
| JPH0878408A (ja) * | 1994-09-08 | 1996-03-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH1050685A (ja) * | 1996-05-01 | 1998-02-20 | Toshiba Corp | Ｃｖｄ装置及びそのクリーニング方法 |
| JPH10163192A (ja) * | 1996-10-03 | 1998-06-19 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004047655A (ja) * | 2002-07-11 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7754995B2 (en) | 2002-11-20 | 2010-07-13 | Tokyo Electron Limited | Plasma processing apparatus and plasma processing method |
| US8470418B2 (en) | 2005-09-06 | 2013-06-25 | Yamaha Hatsudoki Kabushiki Kaisha | Exhaust pipe for internal combustion engine, and internal combustion engine and transportation apparatus incorporating the same |
| JP2009054991A (ja) * | 2007-06-05 | 2009-03-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8809203B2 (en) | 2007-06-05 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device using a microwave plasma CVD apparatus |
| JP2009094340A (ja) * | 2007-10-10 | 2009-04-30 | Tokyo Electron Ltd | 基板処理装置のメタル汚染低減方法 |
| JP2012531045A (ja) * | 2009-06-22 | 2012-12-06 | アプライド マテリアルズ インコーポレイテッド | ホウ素膜界面技術 |
| WO2015186525A1 (ja) * | 2014-06-02 | 2015-12-10 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| KR20160149151A (ko) * | 2015-06-17 | 2016-12-27 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 방법 |
| KR102348077B1 (ko) * | 2015-06-17 | 2022-01-05 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3601988B2 (ja) | 2004-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6953608B2 (en) | Solution for FSG induced metal corrosion & metal peeling defects with extra bias liner and smooth RF bias ramp up | |
| US6605863B2 (en) | Low k film application for interlevel dielectric and method of cleaning etched features | |
| US6025263A (en) | Underlayer process for high O3 /TEOS interlayer dielectric deposition | |
| KR100529663B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6372672B1 (en) | Method of forming a silicon nitride layer in a semiconductor device | |
| US6562725B2 (en) | Dual damascene structure employing nitrogenated silicon carbide and non-nitrogenated silicon carbide etch stop layers | |
| US6645863B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| US20040127002A1 (en) | Method of forming metal line in semiconductor device | |
| US8993440B2 (en) | Method of manufacturing a semiconductor device with processes carried out without atmospheric exposure | |
| US7202160B2 (en) | Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same | |
| US6043152A (en) | Method to reduce metal damage in the HDP-CVD process by using a sacrificial dielectric film | |
| US7271110B2 (en) | High density plasma and bias RF power process to make stable FSG with less free F and SiN with less H to enhance the FSG/SiN integration reliability | |
| JP3601988B2 (ja) | 絶縁膜の形成方法 | |
| JP2000223573A (ja) | 平坦なレベル間誘電体層を有する集積回路素子 | |
| US20070037383A1 (en) | Method for damascene process | |
| US6693042B1 (en) | Method for etching a dielectric layer formed upon a barrier layer | |
| US20030209805A1 (en) | Flourine doped SiO2 film and method of fabrication | |
| JP2005050954A (ja) | 半導体装置およびその製造方法 | |
| JP2001118928A (ja) | 集積回路の製造方法 | |
| US20030045125A1 (en) | Nitrogen containing plasma annealing method for forming a nitrogenated silicon carbide layer | |
| US6169040B1 (en) | Method of manufacturing semiconductor device | |
| US5920791A (en) | Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices | |
| JP2000082684A (ja) | 半導体装置の製造方法 | |
| KR100713896B1 (ko) | 절연막 형성방법 | |
| KR19980077341A (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040623 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040921 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |