CN104851778B - 一种晶圆级封装工艺中致密化钝化层的方法 - Google Patents
一种晶圆级封装工艺中致密化钝化层的方法 Download PDFInfo
- Publication number
- CN104851778B CN104851778B CN201410053533.6A CN201410053533A CN104851778B CN 104851778 B CN104851778 B CN 104851778B CN 201410053533 A CN201410053533 A CN 201410053533A CN 104851778 B CN104851778 B CN 104851778B
- Authority
- CN
- China
- Prior art keywords
- coating
- passivation layer
- wafer
- lto
- density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明涉及一种晶圆级封装工艺中致密化钝化层的方法，包括：提供晶圆叠层结构，包括依次形成的支撑衬底、晶圆以及钝化层，其中所述支撑衬底和所述晶圆之间通过粘结胶接合；在所述钝化层上形成覆盖层；执行激光退火步骤，以增加所述钝化层的密度；其中所述覆盖层具有低紫外线反射率以及高熔点，以提高所述钝化层的退火温度。本发明通过在所述LTO薄膜上形成覆盖层（cap layer），来过增加WLP过程中退火温度来增加所述LTO薄膜的密度，其中所述方法可以提高退火温度还不会对所述薄膜结构中的粘结胶造成影响，通过高温退火可以提高所述LTO膜的密度，降低LTO薄膜的吸湿性能，以提高所述LTO薄膜的性能。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种晶圆级封装工艺中致密化钝化层的方法。
背景技术
在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路（integrated circuit，IC）技术，3D集成电路（integrated circuit，IC）被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间。
微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。四边引脚扁平封装（QFP）、塑料四边引脚扁平封装（TQFP）作为表面安装技术（SMT）的主流封装形式一直受到业界的青睐，但当它们在0.3mm引脚间距极限下进行封装、贴装、焊接更多的I/O引脚的VLSI时遇到了难以克服的困难，尤其是在批量生产的情况下，成品率将大幅下降。
因此以面阵列、球形凸点为I/O的BGA（球栅阵列）应运而生，以它为基础继而又发展为芯片尺寸封装（Chip ScalePackage，简称CSP）技术。采用新型的CSP技术可以确保VLSI在高性能、高可靠性的前提下实现芯片的最小尺寸封装（接近裸芯片的尺寸），而相对成本却更低，因此符合电子产品小型化的发展潮流。
对高性价比的追求是晶圆级封装（Wafer-Level Package，WLP）广泛运用的驱动力。近年来WLP封装因其寄生参数小、性能高且尺寸更小（己接近芯片本身尺寸）、成本不断下降的优势，越来越受到业界的重视。
晶圆级CSP封装（Wafer-Level Package）是在晶圆前道工序完成后，直接对晶圆利用半导体工艺进行后续组件封装，利用划片槽构造周边互连，再切割分离成单个器件。
现有技术中所述WLP薄膜结构如图1所示，其中玻璃材料层101、晶圆103，所述晶圆103和所述玻璃材料层101通过粘结胶102将所述粘结为一体，其中为了保护所述晶圆103，在所述晶圆上还形成有钝化层104，其中所述钝化层104为低温工艺氧化物层（Low processtemperature(<200℃)oxide，LTO），以避免在形成所述钝化层104过程中对所述粘结胶102造成影响。
通常，所述钝化层104通过PECVD的方法形成，该工艺温度通常低于200℃，该氧化物层具有较低的密度，很容易吸收湿气，使得该钝化层104的薄膜性能发生改变，由图2中的数据可以看出所述钝化层104的应力随着时间的增加逐渐降低。
为了提高所述钝化层104的密度，现有技术中在形成所述钝化层104之后执行烘焙（baking）的步骤，不管是通过微波烘焙还是通过CVD烘焙，由于所述烘焙温度过低，在所述钝化层104所具有的厚度下，所述方法对所述钝化层104的密度并没有明显的改观，并不能提高所述钝化层104的密度。
此外，现有技术中还有在形成所述钝化层104之后执行激光退火（Laser Anneal）步骤，来提高所述钝化层104的密度，但是由于所述钝化层104为LTO，所述LTO不吸收紫外光，其表面温度太低，没有办法提高所述钝化层104的密度。
因此，现有技术中在WLP工艺中在所述晶圆上形成的LTO由于在低温下形成，具有较小的密度，容易吸收湿气造成LTO的性能降低，现有技术中的各种方法都不能很好的解决该问题，制约了WLP工艺的发展和应用。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种晶圆级封装工艺中致密化钝化层的方法，包括：
提供晶圆叠层结构，包括依次形成的支撑衬底、晶圆以及钝化层，其中所述支撑衬底和所述晶圆之间通过粘结胶接合；
在所述钝化层上形成覆盖层；
执行激光退火步骤，以增加所述钝化层的密度；
其中所述覆盖层具有低紫外线反射率以及高熔点，以提高所述钝化层的退火温度。
作为优选，在低温下形成所述覆盖层，所述低温小于200℃。
作为优选，选用PECVD的方法形成所述覆盖层。
作为优选，所述覆盖层的紫外线反射率低于70%。
作为优选，所述覆盖层的熔点高于1600℃。
作为优选，所述覆盖层和所述钝化层的蚀刻选择比大于5。
作为优选，所述覆盖层的厚度小于100nm。
作为优选，所述钝化层为低温氧化物层。
作为优选，所述覆盖层选用Ti材料层。
作为优选，所述方法还包括在所述激光退火步骤之后去除所述覆盖层的步骤。
本发明为了解决现有技术中存在的问题，提供了一种新的处理所述WLP薄膜结构的方法，通过在所述LTO薄膜上形成覆盖层（cap layer），来过增加WLP过程中退火温度来增加所述LTO薄膜的密度，其中所述方法可以提高退火温度还不会对所述薄膜结构中的粘结胶造成影响，通过高温退火可以提高所述LTO膜的密度，降低LTO薄膜的吸湿性能，以提高所述LTO薄膜的性能。
在本发明中所述覆盖层（cap layer）位于所述LTO薄膜的上方，用来吸收激光退火工艺中的紫外线，所述覆盖层必须具有较低的紫外线的反射率（reflectivity），优选为所述反射率小于70%，以保证能够吸收更多的紫外线，以保证具有较高的退火温度。
其中所述覆盖层还必须具有较高的熔点（melting point），优选为高于1600℃，以避免所述覆盖层在高温下熔化后在所述LTO的侧边造成侧边效应（side effect）。
作为进一步的优选，为了避免对所述薄膜结构中的粘结胶造成影响，所述覆盖层必须具有较低的沉积温度，例如所述覆盖层必须在200℃以下很容易的沉积在所述LTO薄膜上，其厚度应该适中，以保证能够对所述LTO以及下方的薄膜起到保护作用，又能保证所述LTO能够在较高的温度下退火，以增加LTO薄膜的密度。
此外，所述覆盖层应该很容易去除，而且所述覆盖层和所述LTO薄膜要具有较大的蚀刻选择比，以保证在去除所述覆盖层的同时不会对所述LTO薄膜造成损坏。作为优选，所述覆盖层和所述LTO薄膜的蚀刻选择比要大于5。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为现有技术中所述WLP薄膜结构示意图；
图2为现有技术中所述WLP薄膜随时间增加时其性能变化示意图；
图3为本发明一具体实施方式中所述WLP薄膜结构示意图；
图4为本发明一具体实施方式中所述WLP薄膜结构在不同能量下激光退火的效果示意图；
图5为本发明一具体实施方式中所述WLP薄膜结构的制备工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述WLP薄膜结构的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
本发明为了解决现有技术中存在的问题，提供了一种新的处理所述WLP薄膜结构的方法，通过在所述LTO薄膜上形成覆盖层（cap layer），来过增加WLP过程中退火温度来增加所述LTO薄膜的密度，其中所述方法可以提高退火温度还不会对所述薄膜结构中的粘结胶造成影响，通过高温退火可以提高所述LTO膜的密度，降低LTO薄膜的吸湿性能，以提高所述LTO薄膜的性能。
在本发明中所述覆盖层（cap layer）位于所述LTO薄膜的上方，用来吸收激光退火工艺中的紫外线，所述覆盖层必须具有较低的紫外线的反射率（reflectivity），优选为所述反射率小于70%，以保证能够吸收更多的紫外线，以保证具有较高的退火温度。
其中所述覆盖层还必须具有较高的熔点（melting point），优选为高于1600℃，以避免所述覆盖层在高温下熔化后在所述LTO的侧边造成侧边效应（side effect）。
作为进一步的优选，为了避免对所述薄膜结构中的粘结胶造成影响，所述覆盖层必须具有较低的沉积温度，例如所述覆盖层必须在200℃以下很容易的沉积在所述LTO薄膜上，其厚度应该适中，以保证能够对所述LTO以及下方的薄膜起到保护作用，又能保证所述LTO能够在较高的温度下退火，以增加LTO薄膜的密度。
此外，所述覆盖层应该很容易去除，而且所述覆盖层和所述LTO薄膜要具有较大的蚀刻选择比，以保证在去除所述覆盖层的同时不会对所述LTO薄膜造成损坏。作为优选，所述覆盖层和所述LTO薄膜的蚀刻选择比要大于5。
实施例1
下面结合附图对本发明的一具体地实施方式做进一步的说明。
首先，图3为本发明一具体实施方式中所述WLP薄膜结构示意图；图4为本发明一具体实施方式中所述WLP薄膜结构在不同能量下激光退火的效果示意图。
首先提供WLP薄膜结构，所述薄膜结构包括层叠的玻璃材料层201、晶圆203、钝化层204，其中所述玻璃材料层201、晶圆203通过粘结胶202粘结为一体。
具体地，如图3所示，首先提供晶圆203，所述晶圆203选用硅、多晶硅、绝缘体上硅（SOI）等。
作为优选，在该实施例中所述晶圆优选为多晶硅，其厚度为80-120um，优选为100um，在所述晶圆203上形成有各种器件，例如有源器件或者无源器件等。
其中所述玻璃材料层201可以选用WLP工艺中常用的玻璃材料，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)等，当然并不局限于上述示例。
其中所述玻璃材料层201、晶圆203通过粘结胶202粘结为一体，所述粘结胶202可以选用WLP工艺中常用的材料，并不局限于某一种。
在将所述玻璃材料层201、晶圆203粘结为一体之后还可以包含WLP工艺过程中其他常规操作，以便于执行后面的工序，在此不再进行详细的说明。
然后在所述晶圆203上形成钝化层204，其中所述钝化层204为低温工艺氧化物层（Low process temperature(<200℃)oxide，LTO），以避免在形成所述钝化层204过程中对所述粘结胶202造成影响。
通常，所述钝化层204通过PECVD的方法形成，该工艺温度通常低于200℃，该氧化物层具有较低的密度，很容易吸收湿气，使得该钝化层204的薄膜性能发生改变。
作为优选，所述钝化层204的厚度为1-5um，优选为2um，但是并不局限于所述数值范围。
所述钝化层204为氧化硅(SiO2)或氮氧化硅(SiON)。在本发明的一具体地实施方式中优选为氧化硅(SiO2)。
若在形成所述钝化层204之后接着进行退火，若温度过高虽然所述钝化层204的密度能够提高，但是由于高温对于所述钝化层204下方的粘结胶202造成影响，而且在WLP的激光退火工艺中所述由于所述钝化层204LTO不吸收紫外光，其表面温度太低，没有办法提高所述钝化层204的密度。
为此，在本发明中为了解决该问题，在形成所述钝化层104之后还进一步在所述钝化层204上形成覆盖层205，来过增加WLP过程中退火温度来增加所述LTO薄膜的密度。
通过在所述钝化层204上形成覆盖层205可以提高退火温度还不会对所述薄膜结构中的粘结胶造成影响，通过高温退火可以提高所述LTO膜的密度，降低LTO薄膜的吸湿性能，以提高所述LTO薄膜的性能。
在本发明中所述覆盖层（cap layer）205位于所述LTO薄膜的上方，用来吸收激光退火工艺中的紫外线，所述覆盖层必须具有较低的紫外线的反射率（reflectivity），优选为所述反射率小于70%，以保证能够吸收更多的紫外线，以保证具有较高的退火温度。
其中所述覆盖层还必须具有较高的熔点（melting point），优选为高于1600℃，以避免所述覆盖层在高温下熔化后在所述LTO的侧边造成侧边效应（side effect）。
作为进一步的优选，为了避免对所述薄膜结构中的粘结胶造成影响，所述覆盖层205必须具有较低的沉积温度，例如所述覆盖层205必须在200℃以下很容易的沉积在所述LTO薄膜上，其厚度应该适中，以保证能够对所述LTO以及下方的薄膜起到保护作用，又能保证所述LTO能够在较高的温度下退火，以增加LTO薄膜的密度。
此外，所述覆盖层205应该很容易去除，而且所述覆盖层205和所述LTO薄膜要具有较大的蚀刻选择比，以保证在去除所述覆盖层的同时不会对所述LTO薄膜造成损坏。作为优选，所述覆盖层和所述LTO薄膜的蚀刻选择比要大于5。
作为优选，所述覆盖层205的厚度为30-80nm，优选为40-60nm，更优选为50nm。
进一步，在所述激光退火过程中还需要严格控制所述激光退火的能量，不仅要保证所述LTO薄膜表面具有较大的温度，以保证较好的密度效果，另外还需要保证所述覆盖层205不会熔化，以避免造成LTO薄膜的侧边效应（side effect）。
如图4所示，图中分别示出了在0.2J/cm2，0.6J/cm2，0.8J/cm2下进行激光退火的情况，从图中可以发现在0.2J/cm2的能量下，其最高温度为1100℃，在0.6J/cm2的能量下，其最高温度为1800℃左右，在0.8J/cm2的能量下，其最高温度为2400℃左右，所述激光退火的能量可以根据所述覆盖层205的材料进行选择，以保证在所述激光退火的能量下不会达到所述覆盖层的熔点，以避免所述覆盖层的熔化。
作为优选，在该实施例中所述激光退火能量为0.2-0.4J/cm2，在所述范围内，既可以保证所述LTO薄膜表面具有较高的温度，而且还能保证所述覆盖层不会熔化。
在本发明的所述实施例中通过在所述LTO薄膜上形成覆盖层205之后，如图4所示，所述LTO薄膜表面具有较高的温度，在该较高的温度下能够显著的提高所述薄膜的密度，而且随着在所述LTO薄膜中深度的增加，所述温度逐渐降低，当所述厚度到达所述LTO薄膜的最下方，即2um的厚度时，所述温度为低于100℃，在该较低的温度下，所述晶圆203以及所述粘结胶不会受到影响。
在本发明的一具体实施方式中，所述覆盖层优选为Ti金属层，其中所述Ti金属层的熔点为1668℃，对紫外线的反射率为38%，小于70%，有利于所述LTO薄膜的退火，其中所述沉积温度小于200℃，而且和所述LTO薄膜具有较高的蚀刻选择比，其蚀刻选择比要大于10。
在该实施例中，在所述LTO薄膜上形成覆盖层然后执行激光退火，在执行完激光退火之后去除所述覆盖层，以露出密度较大的LTO薄膜层。去除所述覆盖层的方法选用对所述LTO具有较高蚀刻选择比的方法，可以选用干法蚀刻或者湿法蚀刻，并不局限于某一种，在此不再赘述。
图5为本发明一具体实施方式中所述WLP薄膜结构的制备工艺流程图，具体包括以下步骤：
步骤201提供晶圆叠层结构，包括依次形成的支撑衬底、晶圆以及钝化层，其中所述支撑衬底和所述晶圆之间通过粘结胶接合；
步骤202在所述钝化层上形成覆盖层，所述覆盖层具有低紫外线反射率以及高熔点；
步骤203执行激光退火步骤，以增加所述钝化层的密度；
步骤204去除所述覆盖层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (8)
1.一种晶圆级封装工艺中致密化钝化层的方法，包括：
提供晶圆叠层结构，包括依次形成的支撑衬底、晶圆以及钝化层，其中所述支撑衬底和所述晶圆之间通过粘结胶接合；
在所述钝化层上形成覆盖层；
执行激光退火步骤，以增加所述钝化层的密度；
其中所述覆盖层的紫外线反射率低于70％，熔点高于1600℃，以提高所述钝化层的退火温度。
2.根据权利要求1所述的方法，其特征在于，在低温下形成所述覆盖层，所述低温小于200℃。
3.根据权利要求1所述的方法，其特征在于，选用PECVD的方法形成所述覆盖层。
4.根据权利要求1所述的方法，其特征在于，所述覆盖层和所述钝化层的蚀刻选择比大于5。
5.根据权利要求1所述的方法，其特征在于，所述覆盖层的厚度小于100nm。
6.根据权利要求1所述的方法，其特征在于，所述钝化层为低温氧化物层。
7.根据权利要求1所述的方法，其特征在于，所述覆盖层选用Ti材料层。
8.根据权利要求1所述的方法，其特征在于，所述方法还包括在所述激光退火步骤之后去除所述覆盖层的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410053533.6A CN104851778B (zh) | 2014-02-17 | 2014-02-17 | 一种晶圆级封装工艺中致密化钝化层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410053533.6A CN104851778B (zh) | 2014-02-17 | 2014-02-17 | 一种晶圆级封装工艺中致密化钝化层的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104851778A CN104851778A (zh) | 2015-08-19 |
| CN104851778B true CN104851778B (zh) | 2018-02-06 |
Family
ID=53851337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410053533.6A Active CN104851778B (zh) | 2014-02-17 | 2014-02-17 | 一种晶圆级封装工艺中致密化钝化层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104851778B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826172A (zh) * | 2016-05-13 | 2016-08-03 | 上海微世半导体有限公司 | 一种提升半导体芯片可靠性与良率的钝化保护方法 |
| CN112768354B (zh) * | 2020-12-30 | 2022-07-29 | 济南晶正电子科技有限公司 | 一种退火方法、复合薄膜及电子元件 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102714219A (zh) * | 2009-12-10 | 2012-10-03 | 特兰斯夫公司 | 反侧设计的iii-氮化物器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030043446A (ko) * | 2001-11-28 | 2003-06-02 | 동부전자 주식회사 | 반도체소자 및 그 제조방법 |
-
2014
- 2014-02-17 CN CN201410053533.6A patent/CN104851778B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102714219A (zh) * | 2009-12-10 | 2012-10-03 | 特兰斯夫公司 | 反侧设计的iii-氮化物器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104851778A (zh) | 2015-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI755052B (zh) | 針對用於半導體封裝之矽橋的無金屬框設計(二) | |
| US10840215B2 (en) | Sawing underfill in packaging processes | |
| CN107622982B (zh) | 芯片封装结构及其制造方法 | |
| TWI556349B (zh) | 半導體裝置的結構及其製造方法 | |
| US8772151B2 (en) | Passivation scheme | |
| JP6385677B2 (ja) | 基板加工方法 | |
| TWI571983B (zh) | 電子封裝件及其製法 | |
| US11380653B2 (en) | Die stack structure and manufacturing method thereof | |
| US20100279463A1 (en) | Method of forming stacked-die packages | |
| CN112420643A (zh) | 半导体结构及其制造方法 | |
| TW201539678A (zh) | 封裝半導體裝置以及形成封裝半導體裝置之方法 | |
| US11152276B2 (en) | Trim wall protection method for multi-wafer stacking | |
| US11081392B2 (en) | Dicing method for stacked semiconductor devices | |
| US11715674B2 (en) | Trim wall protection method for multi-wafer stacking | |
| US8569086B2 (en) | Semiconductor device and method of dicing semiconductor devices | |
| US10665582B2 (en) | Method of manufacturing semiconductor package structure | |
| CN103988299B (zh) | 用于操纵极薄器件晶片的方法 | |
| TWI482215B (zh) | 積體電路結構及其製造方法 | |
| TW202115856A (zh) | 積體晶片及其形成方法 | |
| JP2003068740A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN104851778B (zh) | 一种晶圆级封装工艺中致密化钝化层的方法 | |
| CN104465581A (zh) | 一种低成本高可靠性芯片尺寸cis封装 | |
| US9249014B2 (en) | Packaged nano-structured component and method of making a packaged nano-structured component | |
| US20230140683A1 (en) | Dummy pattern structure for reducing dishing | |
| US20200294966A1 (en) | Package structure and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |