TW202115856A - 積體晶片及其形成方法 - Google Patents

積體晶片及其形成方法 Download PDF

Info

Publication number
TW202115856A
TW202115856A TW109108359A TW109108359A TW202115856A TW 202115856 A TW202115856 A TW 202115856A TW 109108359 A TW109108359 A TW 109108359A TW 109108359 A TW109108359 A TW 109108359A TW 202115856 A TW202115856 A TW 202115856A
Authority
TW
Taiwan
Prior art keywords
mask layer
layer
integrated wafer
semiconductor body
bonding pad
Prior art date
Application number
TW109108359A
Other languages
English (en)
Other versions
TWI718027B (zh
Inventor
楊靜茹
吳啟明
蔡子中
張耀文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI718027B publication Critical patent/TWI718027B/zh
Publication of TW202115856A publication Critical patent/TW202115856A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H01L2224/02206—Multilayer protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H01L2924/05432—Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在一些實施例中，本揭露是關於一種形成積體晶片的方法。所述方法包含在半導體主體的前側上的互連結構上方形成多個接合墊結構。所述多個接合墊結構分別具有鈦接觸層。互連結構及半導體主體經圖案化以界定延伸至半導體主體中之溝渠。將介電填充材料形成於溝渠內。在將半導體主體接合至載體基底之前，蝕刻介電填充材料以暴露出鈦接觸層。薄化半導體主體以沿半導體主體之背側暴露出介電填充材料並形成多個積體晶片晶粒。移除介電填充材料以分離多個積體晶片晶粒。

Description

用於接合墊之膜結構
積體晶片製造為複雜的多步驟製程，在此期間，電子電路形成於由半導體材料（例如，矽）製成的晶圓上。積體晶片製造可大致分成前段製程（front-end-of-line；FEOL）及後段製程（back-end-of-line；BEOL）。FEOL通常是有關於在半導體材料內形成裝置（例如，電晶體），而BEOL通常是有關於在半導體材料上方的介電結構內形成導電互連件。在完成BEOL後，形成接合墊且隨後可將晶圓單體化（例如，切割）以形成多個單獨的積體晶片晶粒。
以下揭露提供用於實施所提供的主題的不同特徵的許多不同實施例或實例。以下描述組件及配置的特定實例以簡化本揭露。當然，這些組件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或上的形成可包含第一特徵以及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可形成於第一特徵與第二特徵之間使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複圖式元件符號及/或字母。此重複是出於簡單及清楚的目的，且本身並不指示所論述各種實施例及/或組態之間的關係。
另外，為易於描述，本文中可使用諸如「在……之下」、「在……下方」、「下部」、「在……上方」、「上部」以及其類似者的空間相對術語來描述如諸圖中所說明的一個元件或特徵相對於另一元件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語亦意欲涵蓋裝置在使用或操作中的不同定向。設備可以其他方式定向（旋轉90度或處於其他定向），且本文中所使用的空間相對描述詞同樣可相應地進行解釋。
積體晶片通常是藉由在半導體晶片內形成電晶體裝置且隨後在半導體晶片上方形成互連結構製造的。互連結構包含多個導電互連件層，所述導電互連件層的尺寸隨著距半導體晶片的距離增加而增大。互連層終止於互連結構的頂部上方所形成的接合墊處。在形成接合墊後，可藉由切割製程將半導體晶片單體化，所述切割製程將晶圓切割成多個單獨的積體晶片晶粒。可藉由將晶圓安裝至切割膠帶之黏性表面上來執行切割製程。隨後，晶圓鋸沿著切割道切割晶圓以將晶圓分離成單獨的積體晶片晶粒。
由於晶圓鋸割製程可在晶圓上產生機械應力，因此可沿晶圓之每一積體晶片晶粒的外部周界將裂痕停止裝置（crack-stop）配置在互連結構內。裂痕停止裝置包含導電互連件層的密集配置，其經組態以防止由晶圓切割製程所引起的裂痕增長至積體晶片晶粒的內部中。已瞭解，傳統切割製程對於具有相對小的尺寸（例如，小於5平方毫米）之積體晶片晶粒可能並不適宜，這是因為裂痕停止裝置之尺寸將成比例地消耗積體晶片晶粒的較大的區域。
因此，傳統切割製程之替代方案可為蝕刻晶圓內之鄰接積體晶片晶粒之間的深溝渠。深溝渠可延伸穿過互連結構且至晶圓的前側中。在薄化晶圓之背側以暴露出溝渠內之介電材料之前，用介電材料填充溝渠。隨後，將氟類氣體施加在介電材料上，以移除介電材料並分離鄰接的積體晶片晶粒。在一些製程中，接合墊可在形成深溝渠之前形成於積體晶片晶粒內。可藉由沈積包括鋁銅層之接合墊堆疊來形成接合墊，所述鋁銅層安置於下方的鈦層與上覆的氮化鈦層之間。隨後根據氮氧化矽硬罩幕來圖案化接合墊堆疊以界定所述接合墊。氮化鈦層在圖案化接合墊之期間保護鋁銅層，且隨後在將介電材料暴露於氟類氣體之前被蝕刻以暴露出鋁銅層。
儘管氮化鈦層在圖案化期間保護鋁銅層時，但用於移除氮氧化矽硬罩幕之蝕刻劑可穿過氮化鈦層且損壞下方的鋁銅層。對鋁銅層之損壞會增大鋁銅層及接合墊的電阻。另外，用於移除介電材料之氟類氣體可與暴露的鋁銅層相互作用且在鋁銅層上留下副產物（例如，AlxFy副產物），所述副產物可進一步增大鋁銅層的電阻（例如，電阻可增大至大於或等於100歐姆（ohm））。鋁銅層及接合墊之增大的電阻會增加積體晶片之功耗，進而降低使用所述積體晶片之裝置的效能及/或電池壽命。
本揭露是關於一種形成具有低電阻接合墊（例如，具有小於約20歐姆電阻之接合墊）之積體晶片晶粒的方法。在一些實施例中，所述方法形成接合墊堆疊至半導體主體上方之互連結構上。接合墊堆疊可包含鈦接觸層。根據第一罩幕層選擇性地蝕刻接合墊堆疊以界定接合墊結構。隨後執行蝕刻製程以形成溝渠，所述溝渠延伸穿過互連結構且至半導體主體中。用介電材料填充溝渠，且藉由蝕刻介電材料及第一罩幕層以暴露鈦接觸層。隨後，薄化半導體主體之背側以暴露出溝渠內之介電材料，隨後藉由氟類氣體作用於介電材料以移除介電材料且將半導體主體分離成多個積體晶片晶粒。由於第一罩幕層在界定接合墊結構後留在原處，因此減小了對鈦接觸層之損壞。另外，鈦接觸層對由氟類氣體所產生的損壞及/或副產物的形成具有很大程度上抵抗性，使得鈦接觸層具有比經損壞的鋁銅層更低的電阻。
圖1示出具有接合墊結構之積體晶片晶粒100的一些實施例之截面視圖，所述接合墊結構包括對氟類蝕刻劑具有抵抗性的接觸層。
積體晶片晶粒100包括配置於基底102內之電晶體裝置104。互連結構106配置在基底102上方且包圍電晶體裝置104。互連結構106包括安置於介電結構110內的多個互連層108。多個互連層108電耦合至電晶體裝置104。在一些實施例中，電晶體裝置104可包括MOSFET、雙極接面電晶體（bi-polar junction transistor；BJT）、高電子遷移率電晶體（high electron mobility transistor；HEMT）或其類似裝置。
接合墊結構112配置在互連結構106上方。接合墊結構112包括電耦合至多個互連層108之一或多個導電層114。接合墊結構112更包括安置於一或多個導電層114上方之接觸層116。接觸層116在很大程度上可抵抗氟類蝕刻劑，使得氟類蝕刻劑（例如，氣相氫氟酸）將不會在接觸層116上形成副產物。舉例而言，在一些實施例中，接觸層116可包括鈦、鉻、鉑、金或其類似物。在一些實施例中，接觸層116可包括不含鋁及/或銅之金屬合金。
第一罩幕層118安置於接觸層116上方，而第二罩幕層120安置於第一罩幕層118上方。在一些實施例中，第一罩幕層118完全地限制於接觸層116上方。第一罩幕層118及第二罩幕層120具有界定開口122之側壁，開口122延伸穿過第一罩幕層118及第二罩幕層120至接觸層116。在一些實施例中，第二罩幕層120自接觸層116正上方持續地延伸，以沿接合墊結構112之側壁、互連結構106之側壁以及基底102之側壁。在一些實施例中，第二罩幕層120可延伸至沿基底102之最底部表面103安置的水平線。在一些實施例中，第二罩幕層120可具有與基底102之最底部表面103實質上共面的最底部表面120b。
在一些實施例中，第一罩幕層118及第二罩幕層120可包括或是相同材料。舉例而言，第一罩幕層118及第二罩幕層120可包括或是金屬氧化物，諸如氧化鋁、氧化鎂、氧化鐵或其類似金屬氧化物。在其他實施例中，第一罩幕層118及第二罩幕層120可包括或是不同材料。舉例而言，第一罩幕層118及第二罩幕層120可包括或是不同金屬氧化物。
導電凸塊124安置在接觸層116上。導電凸塊124自接觸層116垂直地延伸至第一罩幕層118及第二罩幕層120上方。導電凸塊124經組態以將接觸層116電耦合至另一基底（例如，積體晶片晶粒、封裝基底以及中介層基底或其類似構件）。
在製造積體晶片晶粒100期間，將第一罩幕層118保持在接觸層116上方可防止對接觸層116的損壞。此外，在製造製程期間，接觸層116之上部表面可暴露於氟類蝕刻劑（例如，氣相氫氟酸）。由於接觸層116是對氟類蝕刻劑具有很大程度上抵抗性之材料，因此防止在接觸層116上形成副產物，從而使得接觸層116不會被氟類副產物覆蓋。藉由防止在接觸層116上形成副產物，可將接觸層116之電阻保持相對較低（例如，小於或等於約12歐姆）。另外，自接合墊結構112中省略鋁銅層可減小用於形成鋁銅層的沈積製程的數量，從此降低形成接合墊結構112之成本。
圖2A示出具有接合墊結構之積體晶片晶粒200的一些實施例之截面視圖，所述接合墊結構包括對氟類蝕刻劑具有抵抗性的接觸層。
積體晶片晶粒200包括配置於基底102內之電晶體裝置104。在一些實施例中，電晶體裝置104包括安置於基底102內之源極區104s及汲極區104d。閘極電極104e配置在源極區104s與汲極區104d之間的基底102上方的位置處。藉由閘極介電層104g將閘極電極104e與基底102分離。
互連結構106配置在基底102上方且包圍電晶體裝置104之閘極電極104e。互連結構106包括安置於介電結構110內的多個互連層108。在一些實施例中，多個互連層108可包括導電接觸窗108a、互連導線108b以及互連通孔108c。在一些實施例中，多個互連層108可包括銅、鎢、鋁或其類似物。在一些實施例中，介電結構110可包括由蝕刻停止層彼此垂直分離的多個堆疊層級間介電（inter-level dielectric；ILD）層。在一些實施例中，多個堆疊ILD層可包括二氧化矽、經摻雜二氧化矽（例如摻碳二氧化矽）、氮氧化矽、硼矽玻璃（borosilicate glass；BSG）、磷矽玻璃（phosphoric silicate glass；PSG）、硼磷矽玻璃（borophosphosilicate glass；BPSG）、氟矽玻璃（fluorinated silicate glass；FSG）或類似者中的一或多種。在一些實施例中，互連結構106不具有圍繞積體晶片晶粒200之外圍的裂痕停止區。
重佈線結構202安置於互連結構106上方。重佈線結構202包括包圍導電重佈線層206之鈍化層204。在一些實施例中，鈍化層204可包括氮化物（例如，氮氧化矽）、碳化物（例如，碳氧化矽）、氧化物（例如，PESiON）或其類似物。在一些實施例中，導電重佈線層206可包括具有側壁之導電接觸窗，所述側壁垂直地延伸完全地穿過鈍化層204。在一些實施例中，導電重佈線層206可包括鎢。在其他實施例中，導電重佈線層206可另外或替代地包括一或多種其他類型之金屬（例如，鋁、銅等）。
接合墊結構112安置於重佈線結構202上方。在一些實施例中，接合墊結構112可包括第一導電層208；安置於第一導電層208上方的擴散阻障層210；以及安置於擴散阻障層210上方的接觸層116。接觸層116包括對氟類蝕刻劑具有抵抗性之材料。在一些實施例中，第一導電層208可包括或是鈦。在一些實施例中，擴散阻障層210可包括或是氮化鈦。在一些實施例中，接觸層116可包括或是鈦。在一些實施例中，第一導電層208的厚度可在約50埃與約150埃之間的範圍內。在一些實施例中，擴散阻障層210的厚度可在約100埃與約5000埃之間的範圍內。在一些實施例中，接觸層116的厚度可在約100埃與約5000埃之間的範圍內。
第一罩幕層118安置於接合墊結構112上方。第一罩幕層118具有內部側壁及最外部側壁。第一罩幕層118的內部側壁安置在接合墊結構112之上表面正上方。第一罩幕層118的最外部側壁與接合墊結構112之最外部側壁實質上對齊。在一些實施例中，在第一罩幕層118正下方的接觸層116的厚度大於第一罩幕層118之橫向外側（例如，第一罩幕層118之內部側壁之間）處的接觸層116的厚度。在一些實施例中，第一罩幕層118的厚度可在約150埃與約450埃之間的範圍內。在其他實施例中，第一罩幕層118之厚度可為約300埃。
第二罩幕層120安置於第一罩幕層118上方。第二罩幕層120具有安置在接合墊結構112之上部表面正上方的內部側壁。第二罩幕層120沿接合墊結構112之最外部側壁且在重佈線結構202之頂部上方延伸。在一些實施例中，第二罩幕層120的厚度可在約150埃與約450埃之間的範圍內。在其他實施例中，第二罩幕層120之厚度可為約300埃。
圖2B示出具有接合墊結構之積體晶片晶粒212的一些實施例之截面視圖，所述接合墊結構包括對氟類蝕刻劑具有抵抗性的接觸層。
積體晶片晶粒212包括安置於互連結構106上方之重佈線結構202，互連結構106包含基底102上方之介電結構110內的多個互連層108。重佈線結構202包括具有側壁之第一鈍化層204a，所述側壁將第一開口界定在多個互連層108中之一者的正上方。導電重佈線層214安置於第一鈍化層204a之上部表面的上方且延伸穿過第一開口至多個互連層108。在一些實施例中，導電重佈線層214可包括延伸穿過第一開口之垂直延伸區段及自垂直延伸區段之側壁向外突出的水平延伸區段。第二鈍化層204b安置於第一鈍化層204a及導電重佈線層214上方。第二鈍化層204b具有將第二開口界定於導電重佈線層214正上方的側壁。
接合墊結構112安置於第二鈍化層204b之上部表面上方且延伸穿過第二開口至導電重佈線層214。接合墊結構112包括第一導電層208；安置於第一導電層208上方的擴散阻障層210；以及安置於擴散阻障層210上方的接觸層116。第一導電層208、擴散阻障層210以及接觸層116大致上貼合第二鈍化層204b之側壁及上部表面。接觸層116具有耦合至水平延伸表面的內部側壁，以將凹槽界定於接觸層116之上部表面內。導電凸塊124填充凹槽且自凹槽內延伸至第二鈍化層204b上方。
圖3示出具有接合墊結構之積體晶片晶粒300的一些其他實施例之截面視圖，所述接合墊結構包括對氟類蝕刻劑具有抵抗性的接觸層。
積體晶片晶粒300包括配置在基底102上方的互連結構106，互連結構106包含介電結構110。包括鈍化層204之重佈線結構202安置於互連結構106上方。在一些實施例中，鈍化層204、介電結構110以及基底102可具有相對於基底102的最底部表面成鈍角α角度的側壁。舉例而言，在一些實施例中，鈍角α可在90°與約95°之間的範圍內。在一些實施例（未繪示）中，鈍化層204、介電結構110以及基底102之側壁可具有包括多個弧形表面的扇貝形輪廓。
重佈線結構202將互連結構106耦合至接合墊結構112。接合墊結構112包括被額外鈍化層304橫向包圍之導電接合墊302。額外鈍化層304沿導電接合墊302之側壁持續地延伸至導電接合墊302上方。額外鈍化層304包括安置於導電接合墊302上方且將開口界定在導電接合墊302內的側壁。第一導電層208安置於額外鈍化層304上方且延伸穿過開口至導電接合墊302。擴散阻障層210安置於第一導電層208上方且接觸層116安置於擴散阻障層210上方。
圖4示出具有接合墊結構之積體晶片晶粒400的一些其他實施例之截面視圖，所述接合墊結構包括對氟類蝕刻劑具有抵抗性的接觸層。
積體晶片晶粒400包括安置於基底102內的多個電晶體裝置104a至電晶體裝置104b。多個接合墊結構112a至接合墊結構112b配置在上覆基底102之重佈線結構202上方。多個接合墊結構112a至接合墊結構112b包括電耦合至第一電晶體104a之第一接合墊結構112a及電耦合至第二電晶體104b之第二接合墊結構112b。第一接合墊結構112a具有最外部側壁，所述最外部側壁與第二接合墊結構112b之最外部側壁橫向隔開非零距離。
第一罩幕層118安置於第一接合墊結構112a及第二接合墊結構112b上方。第二罩幕層120安置於第一罩幕層118上。第二罩幕層120沿第一接合墊結構112a及第二接合墊結構112b之最外部側壁延伸。
圖5至圖6B示出包括所揭露積體晶片晶粒之積體晶片封裝體的一些實施例。應瞭解，圖5至圖6B是可使用的一些封裝體之實例，但積體晶片晶粒不限於此類封裝體，而是可實施為各式各樣的封裝體。
圖5示出包括所揭露積體晶片晶粒之積體晶片封裝體500之一些實施例的截面視圖。
積體晶片封裝體500包括具有第一水平佈線層504的封裝基底502，第一水平佈線層504藉由延伸穿過基底507之垂直佈線層506而耦合至第二水平佈線層508。第一水平佈線層504耦合至多個焊料凸塊510。第二水平佈線層508耦合至一或多個凸塊結構512，其進一步耦合至安置於封裝基底502上方之積體晶片晶粒514。在各種實施例中，一或多個凸塊結構512可包括焊料凸塊、銅柱、微凸塊（具有在約5微米至約30微米範圍內的寬度）或其他可適用的凸塊結構。
積體晶片晶粒514包括安置於基底516上方的互連結構518。在一些實施例中，互連結構518內之互連層藉由延伸穿過基底516之基底穿孔（through substrate via；TSV）517而耦合至一或多個凸塊結構512。重佈線結構520將互連結構518耦合至第一接合墊522a及第二接合墊522b。第一接合墊522a及第二接合墊522b分別另外耦合至第一微型凸塊524a及第二微型凸塊524b。第一微型凸塊524a將積體晶片晶粒514耦合至第一積體晶片晶粒526a，而第二微型凸塊524b將積體晶片晶粒514耦合至第二積體晶片晶粒526b。第一積體晶片晶粒526a及第二積體晶片晶粒526b分別包括沿第一積體晶片晶粒526a及第二積體晶片晶粒526b之外部側壁安置的第二罩幕層120。
介電材料528安置於積體晶片晶粒514上方且包圍第一積體晶片晶粒526a及第二積體晶片晶粒526b。在一些實施例中，介電材料528可沿第一積體晶片晶粒526a及第二積體晶片晶粒526b之相對側接觸第二罩幕層120。在各種實施例中，介電材料528可包括氧化物、聚合物、樹脂或其類似材料。模製化合物530安置於封裝基底502上方且包圍介電材料528。在各種實施例中，模製化合物530可包括聚合物、樹脂或其類似化合物。
圖6A示出具有多個積體晶片晶粒之積體晶片封裝體600之一些其他實施例的截面視圖。
積體晶片封裝體600包括藉由第一微型凸塊602a耦合至封裝基底502之第一積體晶片晶粒526a。第一積體晶片晶粒526a包括耦合至第二微型凸塊602b之第一接合墊結構112a。第二微型凸塊602b另外耦合至第二積體晶片晶粒526b之第二接合墊結構112b。模製化合物530安置於封裝基底502上方且包圍第一積體晶片晶粒526a及第二積體晶片晶粒526b。
圖6B示出具有多個積體晶片晶粒之積體晶片封裝體604之一些其他實施例的截面視圖。
積體晶片封裝體604包括藉由第一微型凸塊602a耦合至封裝基底502之第一積體晶片晶粒526a。第一積體晶片晶粒526a包括耦合至導電接合結構606之第一接合墊結構112a。導電接合結構606另外耦合至第二積體晶片晶粒526b之第二接合墊結構112b。第一積體晶片晶粒526a及第二積體晶片晶粒526b分別由第二罩幕層120包圍。包圍第一積體晶片晶粒526a之第二罩幕層120及包圍第二積體晶片晶粒526b之第二罩幕層120沿混合接合介面608彼此接觸，所述混合接合介面包括導電接合結構606及第二罩幕層120。
圖7至圖21D示出一種形成積體晶片晶粒的方法之一些實施例的截面視圖700至截面視圖2100，所述積體晶片晶粒具有包括對氟類蝕刻劑具有抵抗性之接觸層的接合墊結構。儘管參考方法描述了圖7至圖21，但應瞭解，圖7至圖21中所揭露的結構不限於此類方法，而反而可單獨作為獨立於所述方法的結構。
如圖7之截面視圖700中所繪示，提供半導體主體702。在各種實施例中，半導體主體702可為任何類型之基底（例如，矽、SiGe、SOI等），諸如半導體晶片以及與其相關的任何其他類型之半導體及/或磊晶層。半導體主體702包括多個積體晶片晶粒區704至積體晶片晶粒區706。沿著具有多個積體晶片晶粒區704至積體晶片晶粒區域706中之每一者在內的半導體主體702之第一側702s1 （例如，前側）形成多個電晶體裝置104。
如圖8之截面視圖800中所繪示，沿半導體主體702之第一側702s1 形成互連結構106。互連結構106包括形成於介電結構110內之多個互連層108。在一些實施例中，介電結構110可包括形成於半導體主體702上方之多個堆疊層級間介電（ILD）層。在一些實施例（未繪示）中，藉由蝕刻停止層將多個堆疊ILD層分離。在一些實施例中，多個互連層108可包括導電接觸窗108a、互連導線108b以及互連通孔108c。可藉由在半導體主體702（例如，氧化物、低介電常數介電質或超低介電常數介電質）上方形成一或多個ILD層中之一者，選擇性地蝕刻ILD層以將介層窗孔及/或溝渠界定於ILD層內，在介層窗孔及/或溝渠內形成導電材料（例如，銅、鋁等）並執行平坦化製程（例如，化學機械平坦化製程）來形成多個互連層108。
如圖9之截面視圖900中所繪示，將重佈線結構202形成於互連結構106上方。在一些實施例中，重佈線結構202可藉由將鈍化層204沈積於互連結構106上方來形成。隨後，蝕刻鈍化層204，以暴露出互連結構106內的多個互連層108中之一或多者。將導電材料（例如，鎢）沈積於鈍化層204上方。隨後，移除部分導電材料，以將導電重佈線層206界定於重佈線結構202內。
如圖10之截面視圖1000中所繪示，將包括接觸層1008之接合墊堆疊1002形成於重佈線結構202上方。在一些實施例中，接合墊堆疊1002可包括第一導電層1004；安置於第一導電層1004上方的擴散阻障層1006；以及安置於擴散阻障層1006上方的接觸層1008。在一些實施例中，第一導電層1004可包括金屬，諸如鈦、鉭或其類似物。在一些實施例中，擴散阻障層1006可包括金屬氮化物，諸如氮化鈦、氮化鉭或其類似物。接觸層1008為對氟類蝕刻劑在很大程度上具有抵抗性的導電材料。舉例而言，在一些實施例中，接觸層1008可包括鈦、鉻、鉑、金或其類似物。在一些實施例中，接觸層1008可包括不含鋁及/或銅之金屬合金。在一些實施例中，接合墊堆疊1002可藉由多個沈積製程（例如，CVD、PVD、濺鍍、PE-CVD或其類似物）形成。
如圖11之截面視圖1100中所繪示，將第一罩幕層118形成於接合墊堆疊1002上方。在一些實施例中，第一罩幕層118可包括金屬氧化物，諸如氧化鋁、氧化鎂或其類似物。可藉由將第一罩幕材料沈積於接合墊堆疊1002上方並執行微影圖案化製程以圖案化第一罩幕材料來形成且界定第一罩幕層118。在一些實施例中，第一罩幕材料可形成至在約250埃與約350埃之間的厚度。第一罩幕材料之此類厚度防止對於下方的接觸層1008之損壞。
如圖12之截面視圖1200中所繪示，圖案化接合墊堆疊（圖11之接合墊堆疊1002），以界定多個接合墊結構112a至接合墊結構112d。在一些實施例中，可藉由根據第一罩幕層118而使接合墊堆疊選擇性地暴露於蝕刻劑1202以圖案化接合墊堆疊（圖11之接合墊堆疊1002）。在一些實施例中，蝕刻劑1202可包括乾式蝕刻劑（例如，具有氯類化學物質）。
如圖13之截面視圖1300中所繪示，圖案化介電結構110及半導體主體702，以將溝渠1302a至溝渠1302c界定為延伸至半導體主體702之第一側702s1 中。溝渠1302a至溝渠1302c包括沿第一積體晶片區704的第一側安置之第一溝渠1302a、安置於第一積體晶片區704的第二側與第二積體晶片區706的第一側之間的第二溝渠1302b以及沿第二積體晶片區706的第二側安置之第三溝渠1302c。
在一些實施例中，可藉由根據溝渠罩幕層1304使介電結構110及半導體主體702選擇性地暴露於蝕刻劑1306來圖案化介電結構110及半導體主體702。溝渠罩幕層1304在多個接合墊結構112a-接合墊結構112d上方延伸且包括界定了開口之側壁，所述開口安置於積體晶片晶粒區704至積體晶片晶粒區706中之鄰接的積體晶片晶粒區之間。在一些實施例中，溝渠罩幕層1304可包括氧化物、氮化物、碳化物或其類似物。在一些實施例中，蝕刻劑1306可包括乾式蝕刻劑。在一些實施例中，蝕刻劑1306可為深反應性離子蝕刻製程（例如，波希（Bosch）刻蝕製程）之一部分。溝渠罩幕層1304可在圖案化介電結構110及半導體主體702後移除。
如圖14之截面視圖1400中所繪示，在第一罩幕層118上方且沿多個接合墊結構112a至接合墊結構112d之側壁、重佈線結構202之側壁、介電結構110之側壁以及界定溝渠1302a至溝渠1302c之半導體主體702之側壁形成第二罩幕層120。在一些實施例中，第二罩幕層120可包括金屬氧化物，諸如例如氧化鋁。在一些實施例中，第二罩幕層120可藉由沈積製程（例如，CVD、PE-CVD、PVD或其類似物）形成。在一些實施例中，第二罩幕層120可形成至在約250埃與約350埃之間的厚度。第二罩幕層120之此類厚度防止在後續暴露於氟類蝕刻劑期間對底層的損壞。
介電填充材料1402形成於第二罩幕層120上方。介電填充材料1402填充溝渠1302a至溝渠1302c且在多個接合墊結構112a至接合墊結構112d之頂面上方延伸。在一些實施例中，介電填充材料1402可包括氧化物（例如，氧化矽）、氮化物或其類似物。在一些實施例中，介電填充材料1402可藉由沈積製程（例如，CVD、PE-CVD、PVD或其類似物）形成。
如圖15之截面視圖1500中所繪示，圖案化介電填充材料1402、第二罩幕層120以及第一罩幕層118，以界定開口1502，開口1502暴露出多個接合墊結構112a至接合墊結構112d中之相應開口內之接觸層116。在一些實施例中，介電填充材料1402、第二罩幕層120以及第一罩幕層118可使用光微影製程及乾式蝕刻製程選擇性地圖案化。
如圖16之截面視圖1600中所繪示，將額外介電材料1602形成於介電填充材料1402上方。額外介電材料1602填充介電填充材料1402中之開口1502。在一些實施例中，額外介電材料1602可包括藉由沈積製程（例如，CVD、PE-CVD、PVD或其類似物）形成的氧化物。在一些實施例中，在沈積額外介電材料1602之後，可執行平坦化製程（例如，化學機械平坦化（chemical mechanical planarization；CMP）製程），使得介電填充材料1402及/或額外介電材料1602界定出上覆半導體主體702之實質上平坦表面。
如圖17之截面視圖1700中所繪示，將介電填充材料1402及額外介電材料1602接合至載體基底1702。在一些實施例中，可藉由熔合接合製程（fusion bonding process）將介電填充材料1402及額外介電材料1602接合至載體基底1702。在一些實施例中，藉由在高溫（例如，大於約500℃的溫度）下使載體基底1702接觸介電填充材料1402及/或額外介電材料1602來執行熔合接合製程。
如圖18之截面視圖1800中所繪示，移除部分半導體主體（圖17之半導體主體702）以薄化半導體主體。薄化半導體主體暴露出溝渠（圖14之溝渠1302a至溝渠1302c）內之介電填充材料1402及第二罩幕層120兩者且界定了多個積體晶片晶粒1802至積體晶片晶粒1804。多個積體晶片晶粒1802至積體晶片晶粒1804包括第一積體晶片晶粒1802及第二積體晶片晶粒1804。第一積體晶片晶粒1802具有安置於第一基底102a上方之第一介電結構106a。藉由第一重佈線結構202a將第一介電結構106a耦合至接合墊結構112a至接合墊結構112b。第二積體晶片晶粒1804具有安置於第二基底102b上方之第二介電結構106b。藉由第二重佈線結構202b將第二介電結構106b耦合至接合墊結構112c至接合墊結構112d。
在一些實施例中，可藉由蝕刻製程、機械研磨製程、化學機械研磨製程或其類似製程在半導體主體之背側上進行操作來移除部分半導體主體（圖17之半導體主體702）。移除部分半導體主體使得介電填充材料1402在沿接合墊結構112a至接合墊結構112d之頂部延伸的第一水平線1806與沿多個積體晶片晶粒1802至積體晶片晶粒1804之最底部表面延伸的第二水平線1808之間持續地延伸。
如圖19A之截面視圖1900中所繪示，移除介電填充材料1402及額外介電材料1602，以使多個積體晶片晶粒1802至積體晶片晶粒1804彼此分離且與載體基底1702分離。在一些實施例中，可使用包括氣相氫氟酸（vapor hydrofluoric acid；VHF）之蝕刻劑1902移除介電填充材料1402及額外介電材料1602。第二罩幕層120防止VHF損壞多個積體晶片晶粒1802至積體晶片晶粒1804。另外，接觸層116具有與氟類蝕刻劑較低的反應性，進而防止VHF在接觸層116上形成氟類副產物（使得接觸層116的上部表面不具有氟類副產物）且維持低電阻（例如，小於約12歐姆）。
圖19B之截面視圖1904示出在移除介電填充材料1402及額外介電材料1602後的積體晶片晶粒1802之截面視圖。
圖20A至圖21D示出用於封裝多個積體晶片晶粒1802至積體晶片晶粒1804中之一或多者的封裝製程之一些實施例的截面視圖。應瞭解，圖20A至圖21D之封裝製程是可用於封裝多個積體晶片晶粒1802至積體晶片晶粒1804中之一或多者的封裝製程之非限制性實例。
圖20A至圖20B示出用於封裝多個積體晶片晶粒1802至積體晶片晶粒1804中之一或多者的封裝製程之一些實施例的截面視圖。
如圖20A之截面視圖2000中所繪示，藉由一或多個凸塊結構512將積體晶片晶粒1802接合至封裝基底502。一或多個凸塊結構512形成於封裝基底502上方以使得封裝基底502能夠耦合至積體晶片晶粒1802。在各種實施例中，一或多個凸塊結構512可包括焊料凸塊、銅柱、微凸塊（具有在約5微米至約30微米範圍內的寬度）或其他可適用的凸塊結構。
如圖20B之截面視圖2002中所繪示，將模製化合物530形成於封裝基底502上方且圍繞積體晶片晶粒1802。在一些實施例中，模製化合物530可包括環氧樹脂、具有導熱填料材料之環氧樹脂、有機圓柱、塑料模製化合物、具有纖維之塑料模製化合物或其他適合之材料。在一些實施例中，模製化合物530是藉由旋轉塗佈製程、注射模製製程及/或類似製程形成。
圖21A至圖21D示出用於封裝多個積體晶片晶粒1802至積體晶片晶粒1804中之一或多者的封裝製程之一些替代實施例的截面視圖。
如圖21A之截面視圖2100中所繪示，藉由多個凸塊結構524將多個積體晶片晶粒1802至積體晶片晶粒1804接合至晶圓2102。在各種實施例中，多個凸塊結構524可包括焊料凸塊、銅柱、微凸塊或其他可應用凸塊結構。晶圓2102包括安置於基底2104上方之互連結構2106。重佈線結構2108將互連結構2106耦合至多個接合墊522。
如圖21B之截面視圖2110中所繪示，將介電材料528形成於晶圓2102上方且圍繞多個積體晶片晶粒1802至積體晶片晶粒1804。在一些實施例中，介電材料528可包括氧化物。在其他實施例中，介電材料528可包括環氧樹脂、聚合物或其他適合之材料。
如圖21C之截面視圖2112中所繪示，單體化晶圓（圖21B之晶圓2102），以形成多個積體晶片晶粒514a至積體晶片晶粒514b。在一些實施例中，晶圓（圖21B之晶圓2102）可藉由切割製程單體化，所述切割製程將晶圓安裝至一塊切割膠帶2114之黏性表面上。隨後，晶圓鋸沿著切割道2116切割晶圓以將晶圓分離成單獨的積體晶片晶粒514a至積體晶片晶粒514b。在一些實施例（未繪示）中，晶圓（圖21B之晶圓2102）可具有安置於切割道2116之相對側上的互連結構2106內之裂痕停止裝置。裂痕停止裝置為互連層之密集配置，其防止由切割製程所引起的裂痕擴大。
如圖21D之截面視圖2118中所繪示，藉由一或多個凸塊結構512將多個積體晶片晶粒514a中之一者接合至封裝基底502一或多個凸塊結構512形成於封裝基底502上方以使得封裝基底502能夠耦合至積體晶片晶粒1802。在各種實施例中，一或多個凸塊結構512可包括焊料凸塊、銅柱、微凸塊（具有在約5微米至約30微米範圍內的寬度）或其他可適用的凸塊結構。
將模製化合物530形成於封裝基底502上方且圍繞積體晶片晶粒1802。在一些實施例中，模製化合物530可包括環氧樹脂、具有導熱填料材料之環氧樹脂、有機圓柱、塑料模製化合物、具有纖維之塑料模製化合物或其他適合之材料。在一些實施例中，模製化合物530是藉由旋轉塗佈製程、注射模製製程及/或類似製程形成。
圖22示出一種形成積體晶片晶粒的方法2200之一些實施例的流程圖，所述積體晶片晶粒具有包括對氟類蝕刻劑具有抵抗性的接觸層之接合墊結構。
儘管方法2200在本文中經示出且描述為一系列動作或事件，但應瞭解，不應以限制性意義來解釋此類動作或事件的所示出次序。舉例而言，除了本文中所示出及/或所描述的動作或事件之外，一些動作可與其他動作或事件以不同次序及/或同時發生。另外，可能並不需要所有所示出動作來實施本文中的描述的一或多個態樣或實施例。另外，本文中所描繪的動作中的一或多者可以一或多個單獨動作及/或階段進行。
在2202處，於半導體主體之積體晶片晶粒區內形成電晶體裝置。圖7示出對應於動作2202之一些實施例的截面視圖700。
在2204處，沿半導體主體的前側形成互連結構。圖8示出對應於動作2204之一些實施例的截面視圖800。
在2206處，於互連結構上方形成包括接觸層之接合墊堆疊。在一些實施例中，接觸層可包括或是鈦。圖10示出對應於動作2206之一些實施例的截面視圖1000。
在2208處，根據第一罩幕層圖案化接合墊堆疊以界定多個接合墊結構。圖11至圖12示出對應於動作2208之一些實施例的截面視圖1100至截面視圖1200。
在2210處，圖案化互連結構及半導體主體以將溝渠界定為延伸至鄰接積體晶片晶粒區之間的半導體主體中。圖13示出對應於動作2210之一些實施例的截面視圖1300。
在2212處，在溝渠內且第一罩幕層上方形成第二罩幕層。圖14示出對應於動作2212之一些實施例的截面視圖1400。
在2214處，在第二罩幕層上方形成介電填充材料。圖14示出對應於動作2214之一些實施例的截面視圖1400。
在2216處，圖案化第一罩幕層、第二罩幕層以及介電填充材料以界定開口，所述開口暴露出接合墊結構內之接觸層。圖15示出對應於動作2216之一些實施例的截面視圖1500。
在2218處，在開口內及介電填充材料上方形成額外介電材料。圖16示出對應於動作2218之一些實施例的截面視圖1600。
在2220處，將額外介電材料及/或介電填充材料接合至載體基底。圖17示出對應於動作2220之一些實施例的截面視圖1700。
在2222處，移除部分半導體主體以沿半導體主體之背側暴露介電填充材料並界定多個積體晶片晶粒。圖18示出對應於動作2222之一些實施例的截面視圖1800。
在2224處，移除介電填充材料及額外介電填充材料以分離多個積體晶片晶粒。圖19示出對應於動作2224之一些實施例的截面視圖1900。
因此，在一些實施例中，本揭露是關於一種形成具有低電阻接合墊結構（例如，具有小於約20歐姆電阻之接合墊結構）之積體晶片晶粒的方法。所述方法形成接合墊結構，這是使用深溝渠將半導體主體單體化成單獨積體晶片晶粒的製程之一部分。
在一些實施例中，本揭露是關於一種形成積體晶片的方法，包括：在半導體主體的前側上的互連結構上方形成多個接合墊結構，其中所述多個接合墊結構分別包括鈦接觸層；圖案化所述互連結構以及所述半導體主體以界定延伸至所述半導體主體中之溝渠；在所述溝渠內形成介電填充材料；在將所述半導體主體接合至載體基底之前，蝕刻所述介電填充材料以暴露出所述鈦接觸層；薄化所述半導體主體，以沿所述半導體主體之背側暴露出所述介電填充材料並形成多個積體晶片晶粒；以及移除所述介電填充材料，以分離所述多個積體晶片晶粒。
在其他實施例中，本揭露是關於一種形成積體晶片的方法，包括：在半導體主體上之互連結構上方形成接合墊堆疊，所述接合墊堆疊包括接觸層；根據第一罩幕層圖案化所述接合墊堆疊以界定多個接合墊結構，其中所述第一罩幕層包括金屬氧化物；圖案化所述互連結構以及所述半導體主體以具有界定溝渠之側壁，所述溝渠延伸至所述半導體主體中；在所述溝渠內形成介電填充材料；蝕刻所述介電填充材料以及所述第一罩幕層，以暴露出所述接觸層；移除所述半導體主體的一部分使得所述介電填充材料完全地延伸穿過所述半導體主體，其中移除所述半導體主體的所述部分界定了多個積體晶片晶粒；以及將所述介電填充材料暴露在蝕刻劑以移除所述介電填充材料並分離所述多個積體晶片晶粒。
在又其他實施例中，本揭露是關於一種積體晶片，包括：基底、互連結構、接合墊結構、第一罩幕層以及導電凸塊。互連結構安置於基底上方。所述互連結構包括安置於介電結構內之多個互連層。接合墊結構安置於所述互連結構上方。接合墊結構包括接觸層。第一罩幕層包含金屬氧化物。第一罩幕層安置於所述接合墊結構上方。第一罩幕層具有內部側壁，所述內部側壁配置在所述接合墊結構正上方以界定開口。導電凸塊配置於所述開口內以及所述接觸層上。
前文概述若干實施例的特徵，使得本領域的技術人員可更佳地理解本揭露的態樣。本領域的技術人員應瞭解，其可易於使用本揭露作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。本領域的技術人員亦應認識到，此類等效構造並不脫離本發明的精神及範疇，且本領域的技術人員可在不脫離本發明的精神及範疇的情況下在本文中作出各種改變、替代以及更改。
100、200、212、300、400、512、1802、1803、1804:積體晶片晶粒 102、507、516、2104:基底 102a:第一基底 102b:第二基底 103、120b:最底部表面 104、104a、104b:電晶體裝置 104d:汲極區 104e:閘極電極 104g:閘極介電層 104s:源極區 106、518、2106:互連結構 106a:第一介電結構 106b:第二介電結構 108:互連層 108a:導電接觸窗 108b:互連導線 108c:互連通孔 110:介電結構 112、112a、112b、112c、112d:接合墊結構 114:導電結構 116:接觸層 118:第一罩幕層 120:第二罩幕層 122、1502:開口 124:導電凸塊 202、520、2108:重佈線結構 202a:第一重佈線結構 202b:第一重佈線結構 204:鈍化層 204a:第一鈍化層 204b:第二鈍化層 206、214:導電重佈線層 208、1004:第一導電層 210、1006:擴散阻障層 302:導電結合墊 304:額外鈍化層 500、600、604:積體晶片封裝體 502:封裝基底 504:第一水平佈線層 506:垂直佈線層 508:第二水平佈線層 510:焊料凸塊 512:凸塊結構 517:基底穿孔 518:互連結構 522:接合墊 522a:第一接合墊 522b:第二接合墊 524a:第一微型凸塊 524b:第二微型凸塊 526a:第一積體晶片晶粒 526b:第二積體晶片晶粒 528:介電材料 530:模製化合物 602a:第一微型凸塊 602b:第二微型凸塊 606:導電接合結構 608:混合接合介面 700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、1904、2000、2002、2100、2110、2112、2118:截面視圖 702:半導體主體 702s1 :第一側 704、706:積體晶片晶粒區 1002、1008:接合墊堆疊 1202、1306:蝕刻劑 1302a、1302b、1302c:溝渠 1304:溝渠罩幕層 1402:介電填充材料 1602:額外介電材料 1702:載體基底 1806:第一水平線 1808:第二水平線 2102:晶圓 2114:切割膠帶 2116:切割道 2200:方法 2202、2204、2206、2208、2210、2212、2214、2216、2218、2220、2222、2224:動作
當結合附圖閱讀時，自以下詳細描述最佳地理解本揭露的態樣。應注意，根據業界中之標準慣例，各種特徵未按比例繪製。事實上，為論述清楚起見，可任意增大或減小各種特徵之尺寸。
圖1示出具有接合墊結構的積體晶片晶粒的一些實施例的截面視圖，所述接合墊結構包括對氟類蝕刻劑具有抵抗性的接觸層。
圖2A至圖2B示出具有所揭露接合墊結構之積體晶片晶粒的一些其他實施例的截面視圖。
圖3示出具有所揭露接合墊結構之積體晶片晶粒的一些其他實施例的截面視圖。
圖4示出具有所揭露接合墊結構之積體晶片晶粒的一些其他實施例的截面視圖。
圖5示出包括所揭露積體晶片晶粒之積體晶片封裝體的一些實施例的截面視圖。
圖6A至圖6B示出分別具有多個所揭露積體晶片晶粒之積體晶片封裝體的一些其他實施例的截面視圖。
圖7至圖21D示出形成積體晶片晶粒的方法之一些實施例的截面視圖，所述積體晶片晶粒具有包括對氟類蝕刻劑具有抵抗性之接觸層的接合墊結構。
圖22示出形成積體晶片晶粒的方法之一些實施例的流程圖，所述積體晶片晶粒具有包括對氟類蝕刻劑具有抵抗性的接觸層之接合墊結構。
2200:方法
2202、2204、2206、2208、2210、2212、2214、2216、2218、2220、2222、2224:動作

Claims (20)

  1. 一種形成積體晶片的方法，包括： 在半導體主體的前側上的互連結構上方形成多個接合墊結構，其中所述多個接合墊結構分別包括鈦接觸層； 圖案化所述互連結構以及所述半導體主體以界定延伸至所述半導體主體中之溝渠； 在所述溝渠內形成介電填充材料； 在將所述半導體主體接合至載體基底之前，蝕刻所述介電填充材料以暴露出所述鈦接觸層； 薄化所述半導體主體，以沿所述半導體主體之背側暴露出所述介電填充材料並形成多個積體晶片晶粒；以及 移除所述介電填充材料，以分離所述多個積體晶片晶粒。
  2. 如申請專利範圍第1項所述的形成積體晶片的方法，更包括： 在所述互連結構上方形成接合墊堆疊；以及 根據第一罩幕層圖案化所述接合墊堆疊，以界定所述多個接合墊結構，其中所述第一罩幕層包括金屬氧化物。
  3. 如申請專利範圍第2項所述的形成積體晶片的方法，更包括： 在所述溝渠內以及所述第一罩幕層上方形成第二罩幕層； 在所述第二罩幕層上方形成所述介電填充材料；以及 蝕刻所述介電填充材料、所述第一罩幕層以及所述第二罩幕層，以暴露出所述鈦接觸層。
  4. 如申請專利範圍第3項所述的形成積體晶片的方法，其中薄化所述半導體主體更包括沿所述半導體主體之所述背側進一步暴露出所述第二罩幕層。
  5. 如申請專利範圍第3項所述的形成積體晶片的方法，其中所述第一罩幕層以及所述第二罩幕層包括相同材料。
  6. 如申請專利範圍第3項所述的形成積體晶片的方法，其中所述第一罩幕層以及所述第二罩幕層為氧化鋁。
  7. 如申請專利範圍第1項所述的形成積體晶片的方法，其中移除所述介電填充材料包括將所述介電填充材料暴露在包括氣相氫氟酸之蝕刻劑。
  8. 如申請專利範圍第1項所述的形成積體晶片的方法，其中所述多個接合墊結構分別包括： 第一導電層，包括鈦；以及 擴散阻障層，包括氮化鈦並直接地接觸所述第一導電層之頂部，其中所述鈦接觸層直接地接觸所述擴散阻障層之頂部。
  9. 一種形成積體晶片的方法，包括： 在半導體主體上之互連結構上方形成接合墊堆疊，所述接合墊堆疊包括接觸層； 根據第一罩幕層圖案化所述接合墊堆疊以界定多個接合墊結構，其中所述第一罩幕層包括金屬氧化物； 圖案化所述互連結構以及所述半導體主體以具有界定溝渠之側壁，所述溝渠延伸至所述半導體主體中； 在所述溝渠內形成介電填充材料； 蝕刻所述介電填充材料以及所述第一罩幕層，以暴露出所述接觸層； 移除所述半導體主體的一部分使得所述介電填充材料完全地延伸穿過所述半導體主體，其中移除所述半導體主體的所述部分界定了多個積體晶片晶粒；以及 將所述介電填充材料暴露在蝕刻劑以移除所述介電填充材料並分離所述多個積體晶片晶粒。
  10. 如申請專利範圍第9項所述的形成積體晶片的方法，更包括： 將所述半導體主體的前側接合至載體基底使得所述介電填充材料處於所述半導體主體之所述前側與所述載體基底之間。
  11. 如申請專利範圍第9項所述的形成積體晶片的方法，更包括： 在所述溝渠內以及所述第一罩幕層之上部表面上形成第二罩幕層；且 蝕刻所述介電填充材料、所述第一罩幕層以及所述第二罩幕層以暴露出所述接觸層。
  12. 如申請專利範圍第11項所述的形成積體晶片的方法，其中移除所述半導體主體的所述部分進一步使得所述第二罩幕層完全地延伸穿過所述半導體主體。
  13. 如申請專利範圍第11項所述的形成積體晶片的方法，其中所述第一罩幕層以及所述第二罩幕層為氧化鋁。
  14. 如申請專利範圍第11項所述的形成積體晶片的方法，其中所述第一罩幕層以及所述第二罩幕層是相同材料。
  15. 一種積體晶片，包括： 互連結構，安置於基底上方，其中所述互連結構包括安置於介電結構內之多個互連層； 接合墊結構，安置於所述互連結構上方，其中所述接合墊結構包括接觸層； 包含金屬氧化物之第一罩幕層，安置於所述接合墊結構上方，所述第一罩幕層具有內部側壁，所述內部側壁配置在所述接合墊結構正上方以界定開口；以及 導電凸塊，配置於所述開口內以及所述接觸層上。
  16. 如申請專利範圍第15項所述的積體晶片，其中所述第一罩幕層完全地限制於所述接合墊結構上方。
  17. 如申請專利範圍第15項所述的積體晶片，其中所述第一罩幕層包括氧化鋁。
  18. 如申請專利範圍第17項所述的積體晶片，更包括： 第二罩幕層，在所述第一罩幕層上方並沿所述接合墊結構、所述互連結構以及所述基底之側壁安置；且 其中所述第二罩幕層具有內部側壁，所述第二罩幕層的所述內部側壁配置在所述接合墊結構正上方以進一步界定所述開口。
  19. 如申請專利範圍第18項所述的積體晶片，其中所述接觸層為鈦。
  20. 如申請專利範圍第19項所述的積體晶片，其中所述接合墊結構更包括： 鈦層；以及 氮化鈦層，在所述鈦層上方，其中所述氮化鈦層接觸所述接觸層之底部。
TW109108359A 2019-10-01 2020-03-13 積體晶片及其形成方法 TWI718027B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/589,497 US11322464B2 (en) 2019-10-01 2019-10-01 Film structure for bond pad
US16/589,497 2019-10-01

Publications (2)

Publication Number Publication Date
TWI718027B TWI718027B (zh) 2021-02-01
TW202115856A true TW202115856A (zh) 2021-04-16

Family

ID=74872885

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109108359A TWI718027B (zh) 2019-10-01 2020-03-13 積體晶片及其形成方法

Country Status (5)

Country Link
US (2) US11322464B2 (zh)
KR (1) KR102342976B1 (zh)
CN (1) CN112599475A (zh)
DE (1) DE102019127076B4 (zh)
TW (1) TWI718027B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830409B (zh) * 2022-04-25 2024-01-21 台灣積體電路製造股份有限公司 半導體元件、半導體封裝及其製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495533B2 (en) * 2020-03-27 2022-11-08 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US11244914B2 (en) * 2020-05-05 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad with enhanced reliability
US11545453B2 (en) * 2021-04-19 2023-01-03 Nanya Technology Corporation Semiconductor device with barrier layer and method for fabricating the same
US11881451B2 (en) 2021-06-15 2024-01-23 Nanya Technology Corporation Semiconductor device with interconnect part and method for preparing the same
CN116721993B (zh) * 2023-06-19 2024-04-19 海光云芯集成电路设计(上海)有限公司 封装基板及其形成方法、封装结构

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100286901B1 (ko) * 1998-08-20 2001-05-02 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
US7741714B2 (en) * 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
JP2008078416A (ja) 2006-09-21 2008-04-03 Toshiba Corp 半導体装置およびその製造方法
US20080157303A1 (en) * 2006-12-28 2008-07-03 Advanced Chip Engineering Technology Inc. Structure of super thin chip scale package and method of the same
TWI331371B (en) * 2007-04-19 2010-10-01 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
DE102008044177A1 (de) * 2008-11-28 2010-06-02 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Bauelements sowie mit dem Verfahren hergestelltes Bauelement bzw. dessen Verwendung
JP5452064B2 (ja) 2009-04-16 2014-03-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
TWI601242B (zh) * 2010-01-18 2017-10-01 半導體組件工業公司 半導體晶片分割方法
US8507316B2 (en) * 2010-12-22 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting T-contacts of chip scale packages from moisture
US9673132B2 (en) * 2012-04-27 2017-06-06 Taiwan Semiconductor Manufacting Company, Ltd. Interconnection structure with confinement layer
US9070676B2 (en) * 2013-10-09 2015-06-30 Invensas Corporation Bowl-shaped solder structure
US9524942B2 (en) * 2013-12-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-substrate packaging on carrier
US9559005B2 (en) * 2014-01-24 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging and dicing semiconductor devices and structures thereof
US9786643B2 (en) * 2014-07-08 2017-10-10 Micron Technology, Inc. Semiconductor devices comprising protected side surfaces and related methods
DE102014115105B4 (de) 2014-10-09 2023-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
KR20180118656A (ko) * 2016-03-01 2018-10-31 인피니언 테크놀로지스 아게 복합 웨이퍼, 반도체 디바이스, 전자 컴포넌트 및 반도체 디바이스의 제조 방법
US10658318B2 (en) * 2016-11-29 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Film scheme for bumping
US10115579B2 (en) 2016-11-30 2018-10-30 Asm Technology Singapore Pte Ltd Method for manufacturing wafer-level semiconductor packages
CN108206169B (zh) * 2016-12-20 2020-06-02 晟碟半导体（上海）有限公司 包含在裸芯边缘处的裸芯接合垫的半导体装置
CN108346555A (zh) * 2017-01-23 2018-07-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
US10037949B1 (en) * 2017-03-02 2018-07-31 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
DE102017109670B4 (de) * 2017-05-05 2019-12-24 Infineon Technologies Ag Herstellungsverfahren für ein Chippackage mit Seitenwandmetallisierung
US10312207B2 (en) * 2017-07-14 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation scheme for pad openings and trenches
US10276528B2 (en) * 2017-07-18 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor device and manufacturing method thereof
US10714431B2 (en) * 2017-08-08 2020-07-14 UTAC Headquarters Pte. Ltd. Semiconductor packages with electromagnetic interference shielding
US10818544B2 (en) 2017-09-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method to enhance electrode adhesion stability
US10566267B2 (en) * 2017-10-05 2020-02-18 Texas Instruments Incorporated Die attach surface copper layer with protective layer for microelectronic devices
US10325912B2 (en) * 2017-10-30 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure cutting process and structures formed thereby
US10297561B1 (en) * 2017-12-22 2019-05-21 Micron Technology, Inc. Interconnect structures for preventing solder bridging, and associated systems and methods
US11101260B2 (en) * 2018-02-01 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a dummy die of an integrated circuit having an embedded annular structure
DE102018107563B4 (de) * 2018-03-29 2022-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit kupferstruktur und verfahren zur herstellung einer halbleitervorrichung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830409B (zh) * 2022-04-25 2024-01-21 台灣積體電路製造股份有限公司 半導體元件、半導體封裝及其製造方法

Also Published As

Publication number Publication date
DE102019127076B4 (de) 2022-06-30
CN112599475A (zh) 2021-04-02
DE102019127076A1 (de) 2021-04-01
US11322464B2 (en) 2022-05-03
US20210098398A1 (en) 2021-04-01
KR20210039896A (ko) 2021-04-12
KR102342976B1 (ko) 2021-12-27
US20220254744A1 (en) 2022-08-11
TWI718027B (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
TWI718027B (zh) 積體晶片及其形成方法
TWI628758B (zh) 積體晶片及其製造方法
TWI588950B (zh) 封裝半導體裝置以及形成封裝半導體裝置之方法
US8742583B2 (en) Seal ring in an integrated circuit die
US8252682B2 (en) Method for thinning a wafer
TWI787612B (zh) 積體晶片結構及其形成方法
US8481425B2 (en) Method for fabricating through-silicon via structure
US11715674B2 (en) Trim wall protection method for multi-wafer stacking
KR101843246B1 (ko) 개별화 및 접합 방법 및 이것에 의해 형성된 구조체
TWI812168B (zh) 三維元件結構及其形成方法
US11756862B2 (en) Oversized via as through-substrate-via (TSV) stop layer
US20230369260A1 (en) Bond pad with enhanced reliability
TW202310186A (zh) 三維裝置結構
TW202318511A (zh) 半導體封裝結構
US20240096830A1 (en) Adding Sealing Material to Wafer edge for Wafer Bonding
TW202336984A (zh) 半導體裝置及其製造方法