KR20050001098A - 반도체 소자의 보호막 제조 방법 - Google Patents

반도체 소자의 보호막 제조 방법 Download PDF

Info

Publication number
KR20050001098A
KR20050001098A KR1020030042662A KR20030042662A KR20050001098A KR 20050001098 A KR20050001098 A KR 20050001098A KR 1020030042662 A KR1020030042662 A KR 1020030042662A KR 20030042662 A KR20030042662 A KR 20030042662A KR 20050001098 A KR20050001098 A KR 20050001098A
Authority
KR
South Korea
Prior art keywords
semiconductor device
protective film
passivation layer
forming
interlayer insulating
Prior art date
Application number
KR1020030042662A
Other languages
English (en)
Inventor
박효식
이은숙
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030042662A priority Critical patent/KR20050001098A/ko
Publication of KR20050001098A publication Critical patent/KR20050001098A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 보호막 제조 방법에 관한 것으로서, 특히 반도체 기판 상부에 반도체 소자와 다층의 금속 배선들 및 다층의 층간 절연막으로 이루어진 구조물을 형성하고, 그 위에 적어도 1층 이상의 보호막을 형성하고, 금속 배선 상부 및 측면을 제외하고 나머지 보호막 및 다층의 층간 절연막을 선택적으로 식각하여 개구부를 형성한 후에, 질소(N2) 및 수소(H2) 가스 분위기에서 보호막 및 다층의 층간 절연막의 개구부를 통해 반도체 소자를 포함한 구조물을 어닐링한다. 그러므로 본 발명은 질소(N2) 및 수소(H2) 어닐시 기판의 보호막 측면으로 질소 및 수소 분자가 침투해 들어가면서 기판의 코어 부분으로도 선택적으로 식각된 개구부를 통해 질소 및 수소 분자가 침투되어 플라즈마로 인한 내부 구조물의 손상 등으로 인한 반도체 소자의 열화를 치유할 수 있다.

Description

반도체 소자의 보호막 제조 방법{Method of forming a passivation layer of semiconductor device}
본 발명은 반도체 소자의 보호막 제조 방법에 관한 것으로서, 특히 반도체 제조 공정 중에서 플라즈마 식각시 손상받은 부위를 치유하여 전기적 안정성 및 신뢰도를 향상시킬 수 있는 반도체 소자의 보호막 제조 방법에 관한 것이다.
일반적인 반도체 제조 공정은 일련의 반도체 소자 공정을 수행하여 반도체 소자를 구성하는 소자를 완성한 후, 조립공정에 들어가기 전에 반도체 소자를 보호하기 위한 보호막 형성 공정을 수행하게 된다. 이러한 반도체 소자의 보호막은 습기, 광선, 충격, 압력 등으로부터 반도체 소자를 보호하여 소자의 특성을 유지시켜 주므로 반도체 제조 공정에 필수 불가결한 요소이다.
하지만, DRAM(Dynamic Random Access Memory)과 같은 반도체 소자의 보호막 제조 공정을 도 1을 참조하여 설명하면 다음과 같다.
종래 반도체 소자의 보호막 제조 공정은 반도체 기판(실리콘 기판)에 반도체 소자 공정을 거치고, 그 위에 층간 절연막(도시하지 않음)을 형성한 후에 그 위에 금속 배선 공정을 반복하여 다층의 금속 배선을 갖는 하부 구조물(10)을 형성한다. 여기서 최상위 금속 배선은 도면 번호 12로 최상위 층간 절연막은 도면 번호 14로 표시한다.
그리고 상기 하부 구조물의 층간 절연막(14) 전면에 SiO2, Si3N4, SiONx, USG(Undoped Silicate Glass) 등의 절연 물질을 증착하여 보호막(16)을 형성한다.이때 보호막(16)은 단층 또는 다층의 절연 물질로 형성될 수 있다.
그 다음 반도체 소자의 제조 공정 중에서 플라즈마 식각시 손상받은 셀 또는 트랩(trap)된 셀을 치유하기 위하여 질소(N2) 가스 및 수소(H2) 가스 분위기에서 30분에서 1시간 정도 어닐링(annealing) 처리를 한다.
이렇게 질소(N2) 및 수소(H2) 어닐은 반도체 소자의 공정 중에서 플라즈마 식각 공정시 발생하였거나 원래 갖고 있었던 결함 부분(특히 셀)을 치유해준다. 즉 질소(N2) 및 수소(H2) 분자들이 보호막(16)의 아래 부분까지 침투해 들어가 결함을 가지고 있는 부분을 치유하게 되는데, 침투 경로로는 보호막(16)의 측면으로 들어간다. 이로 인해 보호막(16)의 외각 부분에 있는 결함 부분이 먼저 치유되고 기판 중심에 결함을 가지고 있는 부분은 치유될 기회가 적기 때문에 불량이 발생하게 되는 문제점이 있었다.
본 발명의 목적은 상기 종래 기술의 문제점을 해결하기 위하여 질소(N2) 및 수소(H2) 어닐시 기판의 보호막 측면으로 질소 및 수소 분자가 침투해 들어가면서 기판의 코어 부분으로도 선택적으로 식각된 개구부(open region)를 통해 침투되어 플라즈마로 인한 내부 구조물의 손상을 치유할 수 있는 반도체 소자의 보호막 제조 방법을 제공하는데 있다.
도 1은 종래 기술에 의한 반도체 소자의 보호막 제조 공정을 설명하기 위한 수직 단면도이며,
도 2는 본 발명에 따른 반도체 소자의 보호막 제조 공정을 나타낸 흐름도,
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 보호막 제조 공정을 설명하기 위한 공정 순서도,
도 4a 및 도 4b는 종래 반도체 소자의 최상단 표면과 본 발명의 반도체 소자의 최상단 표면을 나타낸 도면들.
*도면의 주요 부분에 대한 부호의 설명*
100 : 반도체 기판 102 : 워드 라인
104, 108 : 층간 절연막(IPO) 106 : 비트 라인
110, 114 : 금속 배선 112, 116 : 층간 절연막(IMD)
118 : 제 1보호막 120 : 포토레지스트 패턴
122 : 개구부 124 : 제 2보호막
상기 목적을 달성하기 위하여 본 발명은 반도체 소자의 보호막을 형성함에 있어서, 반도체 기판 상부에 반도체 소자와 다층의 금속 배선들 및 다층의 층간 절연막으로 이루어진 구조물을 형성하는 단계와, 구조물 상부에 적어도 1층이상의 보호막을 형성하는 단계와, 금속 배선 상부 및 측면을 제외하고 나머지 보호막 및 다층의 층간 절연막을 선택적으로 식각하여 개구부를 형성하는 단계와, 질소 가스 및 수소 가스 분위기에서 보호막 및 다층의 층간 절연막의 개구부를 통해 반도체 소자를 포함한 구조물을 어닐링하는 단계를 포함한다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하도록 한다.
도 2는 본 발명에 따른 반도체 소자의 보호막 제조 공정을 나타낸 흐름도이고, 도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 보호막 제조 공정을 설명하기 위한 공정 순서도이다. 이들 도면들을 참조하면 본 발명의 보호막 제조 방법은 다음과 같다.
우선 도 3a에 도시된 바와 같이, 반도체 기판(100)으로서 실리콘 기판에 반도체 소자인 DRAM 셀 공정을 거쳐 워드 라인(word line)(102)과 비트 라인(bit line)(106)을 형성한다. 이들 워드 라인(102)과 비트 라인(106) 사이와 상부에는 적어도 1층 이상의 층간 절연막(IPO : Inter Poly Oxide)(104, 108)을 형성한다. 이때 108의 층간 절연막은 CMP(Chemical Mechanical Polishing) 등으로 그 표면이평탄화되어어야 한다. 그 위에 금속 배선 공정을 실시하여 다층의 금속 배선들(110, 114)을 형성하고 이 배선들 사이에는 적어도 1층 이상의 층간 절연막(IMD : Inter Metal Dielectrics)(112, 116)을 형성한다.(S10)
그리고 최상의 층간 절연막(116) 상부에 SiO2, Si3N4, SiONx, USG 등의 절연 물질을 증착하여 보호막(118)을 형성한다.(S20) 이때 보호막(118)은 단층 또는 다층의 절연 물질로 형성될 수 있다.
그 다음 도 3b에 도시된 바와 같이, 보호막(118) 상부에 사진 공정을 진행하여 포토레지스트 패턴(120)을 형성한다. 이때 포토레지스트 패턴(120)은 반도체 제조 공정 중에서 플라즈마 식각시 손상받은 셀 또는 트랩된 셀 등의 손상 부위를 치유하기 위하여 질소(N2) 가스 및 수소(H2) 가스가 손상 부위로 공급되기 쉽게 하는 영역을 정의한다.
그 다음 도 3c에 도시된 바와 같이, 상기 포토레지스트 패턴을 이용한 식각 공정을 진행하여 금속 배선(114, 110) 상부 및 측면을 제외한 부분의 보호막(118) 및 다층 층간 절연막(116, 112)(108)을 선택적으로 식각하여 개구부(122)를 형성한다.(S30) 이때 개구부(122)는 다수 개로 이루어지며 기판의 외곽 부분보다는 코어(core) 부분에 균일한 분포로 형성되는 것이 바람직하다. 본 발명의 실시예에서는 개구부(122)가 비트 라인(106) 상부의 층간 절연막(108)의 일정 두께까지 식각되도록 하였다.
그런 다음 포토레지스트 패턴을 제거하고 도 3d에 도시된 바와 같이, 반도체소자의 제조 공정 중에서 플라즈마 식각시 손상받은 셀 또는 트랩된 셀 등의 손상 부위를 치유하기 위하여 질소(N2) 가스 및 수소(H2) 가스 분위기에서 30분에서 1시간 정도, 400℃∼450℃에서 어닐링 처리를 한다.(S40)
위와 같은 어닐 공정시 보호막(118) 및 다층 층간 절연막(116, 112)(108)의 외곽 측면뿐만 아니라 보호막(118) 및 다층 층간 절연막(116, 112)(108)의 코어 부분에 형성된 개구부(122)를 통해서 질소(N2) 및 수소(H2) 분자들이 쉽게 침투하여 공정 진행 중에 생겼거나 원래 결함을 가지고 있는 소자 부분, 예컨대 비트 라인(106) 또는 워드 라인(102) 등을 치유한다.
그리고나서 도 3e에 도시된 바와 같이, 상기 보호막(118) 및 다층 층간 절연막(116, 112)(108)의 개구부를 덮는 보호막(124)을 추가 형성하여 본 발명의 제조 공정을 완료한다.
도 4a 및 도 4b는 종래 반도체 소자의 최상단 표면과 본 발명의 반도체 소자의 최상단 표면을 나타낸 도면들이다.
도 4a를 참조하면, 종래 반도체 소자의 최상단 표면의 보호막(16)에 질소(N2) 가스 및 수소(H2) 가스 어닐링시 질소(N2) 및 수소(H2) 분자들이 보호막(16)의 측면으로 침투해 들어간다. 그러므로 기판 외각에 결함이 있는 소자는 치유 기회가 많지만 기판 안쪽(코어)에 있는 결함을 가진 셀(A)은 치유될 기회가 적어 소자의 특성이 열화되어 있는 상태이다.
하지만 도 4b를 참조하면, 본 발명의 반도체 소자의 최상단 표면의보호막(118)에는 기판 안쪽(코어)이 식각된 개구부(122)가 있어 질소(N2) 가스 및 수소(H2) 가스 어닐링시 질소(N2) 및 수소(H2) 분자들이 보호막(118) 및 다층의 층간 절연막(116, 112)(108) 측면으로 침투해 들어가면서 코어쪽의 개구부(122) 안쪽에서도 침투해 들어가 결함을 가진 셀(A)의 소자 부분을 치유하기 쉽도록 한다. 더욱이 p형 MOSFET의 열화 현상을 막는데 효과적이다. 도 4a 및 도 4b에서 미설명된 도면 부호 12, 114는 최상위 금속 배선을 나타낸 것이다.
이상 상술한 바와 같이, 본 발명은 질소(N2) 및 수소(H2) 어닐시 기판의 보호막 측면으로 질소 및 수소 분자가 침투해 들어가면서 기판의 코어 부분으로도 선택적으로 식각된 개구부를 통해 질소 및 수소 분자가 침투되어 플라즈마로 인한 내부 구조물의 손상 등으로 인한 반도체 소자의 열화를 치유할 수 있다. 따라서 반도체 소자의 전기적 안정성 및 신뢰도를 향상시킬 수 있는 효과가 있다.

Claims (5)

  1. 반도체 소자의 보호막을 형성함에 있어서,
    반도체 기판 상부에 반도체 소자와 다층의 금속 배선들 및 다층의 층간 절연막으로 이루어진 구조물을 형성하는 단계;
    상기 구조물 상부에 적어도 1층이상의 보호막을 형성하는 단계;
    상기 금속 배선 상부 및 측면을 제외하고 나머지 보호막 및 다층의 층간 절연막을 선택적으로 식각하여 개구부를 형성하는 단계; 및
    질소 가스 및 수소 가스 분위기에서 상기 보호막 및 다층의 층간 절연막의 개구부를 통해 상기 반도체 소자를 포함한 구조물을 어닐링하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 보호막 제조 방법.
  2. 제 1항에 있어서, 상기 개구부는 다수개인 것을 특징으로 하는 반도체 소자의 보호막 제조 방법.
  3. 제 2항에 있어서, 상기 다수개의 개구부는 균일한 분포로 형성된 것을 특징으로 하는 반도체 소자의 보호막 제조 방법.
  4. 제 1항에 있어서, 상기 어닐링은 30분에서 1시간동안 400℃∼450℃에서 이루어진 것을 특징으로 하는 반도체 소자의 보호막 제조 방법.
  5. 제 1항에 있어서, 상기 어닐링 단계이후에, 상기 개구부를 덮는 보호막을 추가 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 보호막 제조 방법.
KR1020030042662A 2003-06-27 2003-06-27 반도체 소자의 보호막 제조 방법 KR20050001098A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030042662A KR20050001098A (ko) 2003-06-27 2003-06-27 반도체 소자의 보호막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042662A KR20050001098A (ko) 2003-06-27 2003-06-27 반도체 소자의 보호막 제조 방법

Publications (1)

Publication Number Publication Date
KR20050001098A true KR20050001098A (ko) 2005-01-06

Family

ID=37216953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042662A KR20050001098A (ko) 2003-06-27 2003-06-27 반도체 소자의 보호막 제조 방법

Country Status (1)

Country Link
KR (1) KR20050001098A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653715B1 (ko) * 2005-06-17 2006-12-05 삼성전자주식회사 적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는반도체 소자들 및 그 제조방법들
US8987907B2 (en) 2012-03-15 2015-03-24 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653715B1 (ko) * 2005-06-17 2006-12-05 삼성전자주식회사 적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는반도체 소자들 및 그 제조방법들
US8987907B2 (en) 2012-03-15 2015-03-24 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US6448113B2 (en) Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device
KR100194912B1 (ko) 반도체 장치의 제조방법
KR100351050B1 (ko) 반도체소자의 퓨즈부 형성방법
KR100732773B1 (ko) 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법
KR100329773B1 (ko) 에프램 소자 제조 방법
KR100514527B1 (ko) 반도체 소자 및 그 제조방법
KR20050001098A (ko) 반도체 소자의 보호막 제조 방법
KR20010098749A (ko) 강유전체커패시터를 구비한 반도체장치의 제조방법
KR100445077B1 (ko) 반도체소자의 제조방법
KR20030043446A (ko) 반도체소자 및 그 제조방법
US7084055B2 (en) Method for manufacturing semiconductor integrated circuit device
KR100307969B1 (ko) 에어갭을 갖는 반도체 소자의 다층 보호막 형성 방법
KR20080001587A (ko) 반도체 소자의 제조방법
KR20070002994A (ko) 반도체 메모리 장치의 제조방법
KR20040059821A (ko) 반도체 장치의 제조방법
JPH09172150A (ja) 半導体装置の製造方法
KR100985793B1 (ko) 반도체 장치 및 그 제조 방법
KR100605599B1 (ko) 반도체 장치 및 그 제조방법
KR100889336B1 (ko) 반도체 장치 및 그 제조방법
KR20040047539A (ko) 플래시 메모리 장치의 제조 방법
KR100904478B1 (ko) 반도체 장치 및 그 제조방법
JP4319147B2 (ja) 半導体装置の製造方法
KR100833588B1 (ko) 반도체 소자의 제조방법
KR100861955B1 (ko) 반도체 장치 및 그 제조 방법
CN104637864B (zh) 提高数据保持能力的方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination