KR20070002994A - 반도체 메모리 장치의 제조방법 - Google Patents
반도체 메모리 장치의 제조방법 Download PDFInfo
- Publication number
- KR20070002994A KR20070002994A KR1020050058711A KR20050058711A KR20070002994A KR 20070002994 A KR20070002994 A KR 20070002994A KR 1020050058711 A KR1020050058711 A KR 1020050058711A KR 20050058711 A KR20050058711 A KR 20050058711A KR 20070002994 A KR20070002994 A KR 20070002994A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- fuse
- pad
- etch stop
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 230000008439 repair process Effects 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 20
- 239000010410 layer Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 9
- 230000002950 deficient Effects 0.000 description 8
- 238000002161 passivation Methods 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 패드/리페어 공정시 패드용 금속이 신뢰성있게 오픈되는 한편, 리페어용 퓨즈에는 데미지가 가해지지 않는 반도체 메모리 장치의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판상에 제1 절연막을 형성하는 단계; 상기 제1 절연막상에 제1 금속배선으로 사용되는 금속막을 이용하여 퓨즈를 형성하는 단계; 상기 퓨즈를 덮을 수 있도록 제2 절연막을 형성하는 단계; 상기 제2 절연막 상에 식각정지막을 형성하는 단계; 상기 식각정지막상에 패드용 금속막을 제2 금속배선으로 사용하는 금속막으로 형성하는 단계; 상기 패드용 금속막을 덮을 수 있도록 제3 절연막을 제거하는 단계; 상기 패드/리페어 공정을 진행하여 상기 패드용 금속막 및 상기 퓨즈상단의 절연막을 선택적으로 제거하여 상기 패드용 금속막 노출시키되, 상기 퓨즈상단의 절연막은 상기 식각정지막에서 식각이 정지되도록 하는 단계; 및 상기 노출된 퓨즈상단의 식각정지막을 제거한는 단계를 포함하는 반도체 메모리 장치의 제조방법을 제공한다.
반도체, 메모리, 퓨즈, 퓨즈박스, 식각정지막.
Description
도1은 종래기술에 의한 반도체 장치의 제조방법을 나타내는 공정단면도.
도2 내지 도5는 종래기술에 의한 반도체 메모리 장치의 제조방법에 다른 문제점을 나타내는 전자현미경사진.
도6a 내지 도6c는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 제조방법을 나타내는 공정단면도.
* 도면의 주요부분에 대한 부호의 설명 *
30 : 기판 33 : 층간절연막
32 : 퓨즈 35 : 식각정지막
36 : 금속배선 37 : 층간절연막
38 : 페시베이션막
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 퓨즈가 배치된 영역의 제조방법에 관한 것이다.
반도체 메모리 장치, 특히 메모리장치 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행 하지 못하므로 불량품으로 처리된다. 그러나 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 장치 전체를 불량품으로 폐기하는 것은 수율(yield)측면에서 비효율적인 처리방법이다.
따라서, 현재는 메모리장치 내에 미리 설치해둔 예비셀( 리던던시(redundancy) 셀이라고도 함)을 이용하여 불량 셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다.
리던던시 셀을 이용한 리페어 작업은 통상, 일정 셀 어레이(cell array)마다 스페어 로우(spare low) 어레이와 스페어 칼럼(sparecolumn) 어레이를 미리 설치해 두어 결함이 발생된 불량 메모리 셀을 로우/컬럼 단위로 스페어 메모리 셀로 치완해 주는 방식으로 진행된다.
이를 자세히 살펴보면, 웨이퍼 상태로 완료된 후에 테스트를 통해 불량 메모리 셀을 골라내면 그에 해당하는 어드레스(address)를 예비셀의 어드레스 신호로 바꾸어 주는 프로그램을 내부회로에 행하게 된다. 따라서, 실제 사용시에는 불량 라인에 해당하는 어드레스 신호가 입력되면 불량셀 대신에 예비셀로 선택이 바뀌게 되는 것이다.
전술한 프로그램 방식 중에서, 가장 널리 사용되는 방식이 레이저 빔으로 퓨 즈를 태워 끊어버리는 방식인데, 레이저의 조사에 의해 끊어지는 배선을 퓨즈라 하고, 그 끊어지는 부위와 이를 둘러싸는 영역을 퓨즈 박스라 한다.
퓨즈는 별도의 배선을 이용해서 만드는 것이 아니고, 종래의 회로에서 적용되는 배선중 하나를 선택하여 퓨즈영역에 형성하게 된다.
전통적으로 워드라인이나 비트라인을 이루는 도전막으로 퓨즈를 형성하였으나, 반도체 메모리 장치가 고집적화되면서 워드라인 또는 비트라인의 상단에 너무 많은 층이 형성되어 퓨즈박스를 형성하기가 매우 힘들어졌다.
이를 해결하기 위해 워드라인 또는 비트라인보다 높은 곳에 위치되는 캐패시터의 전극막을 이용하기도 하나, 이 경우에도 전극막의 상단에 많은 절연막이 배치되어 퓨즈박스를 만드는 것이 쉽지 않다. 따라서 최근에는 금속배선을 퓨즈로 사용하고 있다.
한편, 퓨즈박스를 형성하기 위한 식각공정과, 반도체 장치의 신호를 입출력시키기 위한 패드를 형성하기 위한 식각공정을 한번의 식각공정으로 진행하게 되는데, 이를 리페어/패드 식각공정이라고 한다.
도1은 종래기술에 의한 반도체 메모리 장치의 제조방법을 나타내는 공정단면도이다. 도2 내지 도5는 종래기술에 의한 반도체 장치의 제조방법에 다른 문제점을 나타내는 전자현미경사진이다.
도1에 도시된 바와 같이, 먼저 기판(10)상에 다층의 절연막과 다층의 도전막으로 이루어진 형태의 영역(11)을 형성하고, 그 상부에 퓨즈(12)를 형성한다. 여기서 퓨즈는 별도의 막으로 형성하는 것이 아니고, 회로영역에서 사용되는 제1 금속 배선을 이용해서 형성한다.
이어서 층간절연막(13,14)을 형성하고, 제2 금속배선(16)을 형성하고, 층간절연막(15)을 형성하고, 최상부에 페시베이션막(17)을 형성한다. 여기서 제2 금속배선(16)은 패드를 위한 패턴이다.
이어서 퓨브박스를 형성하기 위해, 즉 퓨즈의 상단에 일정한 두께의 절연막을 남기기 위해 퓨즈상단에 형성된 막을 선택적으로 제거하게 된다.
층간절연막(13)은 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막/HSQ막을 적층하여 형성하고, 층간절연막(14)은 SROx막으로 형성한다. 페시베이션막(17)은 HDP 산화막과 플라즈마 인앤스드된 질화막(PE_Nitride)을 이용하여 형성한다.
퓨즈박스를 형성하기 위한 패드/리페어 식각공정시 페시베이션막(17)은 통상의 MERIE 타입의 플라즈마 소스를 이용하여 CHFx/CxFx/O2/CO/Ar 등의 가스를 약 5:5:1:30:20이 비율로 약 10 ~ 100mT의 압력하에서 약 1000 ~ 2000W 파워의 공정에서 진행한다. 특히 300mm 웨이퍼에서는 5%이하러 16K ~ 18KÅ의 식각타겟으로 공정을 진행한다.
이어서 층간절연막(15,14)은 패드용 금속패턴(16) 상에 형성된 Ti/TiN막을 제거하기 위해 식각선택비가 약 2 ~ 7 :1 수준을 가지는 레시피(Recipe)를 이용하여 식각하게 된다. 층간절연막(15,14) 1KÅ 식각시 패드용 금속패턴(16)상에 형성된 Ti/TiN막을 완전 제거하면서 퓨즈 상단에 약 2K ~ 3KÅ 정도가 되도록 식각공정을 제어한다.
그러나, 전술한 공정으로 퓨즈박스를 형성하게 되면, 퓨즈와 접하는 층간절연막(13)인 SROx막 대비 패드용 금속패턴(16)상에 형성된 Ti/TiN막의 식각선택비가 2 ~ 7 : 1 수준을 가지는 식각공정조건은 통상의 실리콘산화막을 식각하는 공정하에서 식각가스량/파워/압력을 조절하여도 식각선택비를 10:1이하의 공정조건을 구현하는 것은 실질적으로 어렵다.
도2와 도시된 바와 같이, 퓨즈박스내에 퓨즈상에 형성된 TiN은 패드용 금속패턴(16) 보다 약 1 ~2KÅ 이며, 이는 식각해야 하는 높이를 고려할 경우 Rox >0Å 이상의 효과를 기대하기 어려우며, 도3와 같이 패드/리페어 식각시 하단부의 프로파일(Profile)은 식각깊이에 비례하여 형성되는데, 제대로 된 퓨즈박스를 형성하기 어렵다.
실제 패드/리페어 공정시 퓨즈박스내에 퓨즈상단에 일정두께의 절연막을 남기는 공정이 완료된 이후에는 도4에서와 같이 패드용 금속패턴(16)이 오픈되지 않는 문제가 생긴다.
또한, 도5에서와 같이, 패드용 금속패턴(16)을 충분히 오픈시키기 위해서 패드/리페어 공정을 진행하면 퓨즈박스영역에 너무 많이 식각되어 퓨즈가 데이미지를 입는 문제가 발생한다.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 패드/리페어 공정시 패드용 금속이 신뢰성있게 오픈되는 한편, 리페어용 퓨즈에는 데미지가 가해지 지 않는 반도체 메모리 장치의 제조방법을 제공함을 목적으로 한다.
본 발명은 기판상에 제1 절연막을 형성하는 단계; 상기 제1 절연막상에 제1 금속배선으로 사용되는 금속막을 이용하여 퓨즈를 형성하는 단계; 상기 퓨즈를 덮을 수 있도록 제2 절연막을 형성하는 단계; 상기 제2 절연막 상에 식각정지막을 형성하는 단계; 상기 식각정지막상에 패드용 금속막을 제2 금속배선으로 사용하는 금속막으로 형성하는 단계; 상기 패드용 금속막을 덮을 수 있도록 제3 절연막을 제거하는 단계; 상기 패드/리페어 공정을 진행하여 상기 패드용 금속막 및 상기 퓨즈상단의 절연막을 선택적으로 제거하여 상기 패드용 금속막 노출시키되, 상기 퓨즈상단의 절연막은 상기 식각정지막에서 식각이 정지되도록 하는 단계; 및 상기 노출된 퓨즈상단의 식각정지막을 제거한는 단계를 포함하는 반도체 메모리 장치의 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도6a 내지 도6c는 본 발명의 바람직한 실시예에 따른 반도체 장치의 제조방법을 나타내는 공정단면도이다.
도6a에 도시된 바와 같이, 본 실시예에 따른 반도체 메모리 장치의 제조방법 은 기판상에 절연막(31)을 형성한다.
이어서 절연막(31)상에 퓨즈(32)를 형성하고, 절연막(34)을 형성하고, 절연막(34)를 형성하고 그 상부에 식각정지막(35)을 형성한다.
이어서 패드를 위한 금속막(36)을 형성하고, 절연막(37)과 보호막(38)을 형성한다.
이어서 도6b에 도시된 바와 같이, 패드/리페어 공정을 진행하는데. 이 때 패드용 금속막(36)은 노출이 되고, 퓨즈부분은 퓨즈박스(39)가 형성되고, 퓨즈의 상단에 형성된 식각정지막(35)에서 식각이 멈추게 된다.
이어서 도6c에 도시된 바와 같이, 노출된 식각정지막(35)을 선택적으로 제거하고, 절연막(34)를 선택적으로 제거하여 퓨즈의 상단에 일정한 두께의 절연막만 남도록 한다.
이하에서 전술한 공정을 보다 자세히 살펴본다.
먼저 금속막으로 퓨즈(32)를 형성하고, 절연막(33,34)을 PE_TEOS/HSQ/SROX 막을 증착하고, 식각정지막(35)를 PE_질화막을 500 ~ 2000Å 범위로 형성한다.
그 상부에 금속막(36)으로 패드를 형성하고, 페시베이션막으로 HDP 산화막/PE질화막을 보호막(38)로 형성한다.
이어서 패드/리페어 공정을 진행하는데, 퓨즈부와 패드를 노출하기 위한 보호막(38)과, 절연막(37)을 MERIE 타입의 플라즈마 소스에서 일반적인 셀프얼라인 콘택식각용 레시피와 유사하게 CxFy/CHxFy/O2/Ar등의 가스를 약 6:2:1:25의 비율로 약10 ~ 100mT의 압력하에서 약 500 ~ 2000W의 파워를 인가하여 식각정지막에 대한 고 선택비를 가지는 조건으로 제거한다.(바람직하게는 25mT/1400W/400Ar/13C4F8/5CH2F2의 공정조건으로 진행한다.)
따라서 퓨즈부에서는 퓨즈상단의 식각정지막상에서 식각이 정지하고, 패드부에서는 금속막(36)이 오픈이 된다. 이 때 IPS, ICP, TCP, ECR, MERIE등의 플라즈마 식각장비를 이용할 수 있다.
이후 동일 한 MERIE 타입의 플라즈마 소스에서 다음 스텝으로 CxFy/CHxFy/O2/Ar등의 가스를 약 9:1:30:20의 비율로 10 ~ 100mT의 압력하에서 퓨즈부의 식각정지막을 제거하면 약 1 ~ 2KÅ 정도를 식각하면 종래기술과는 달리 패드도 안정적으로 형성하게 퓨즈의 상단에 남은 절연막의 두게도 일정하게 제어할 수 있다.(바람직하게는 40mT/1600W/100Ar/6O2/150CO/45CHF3의 공정조건으로 진행한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의해서 퓨즈를 제1 금속막으로 하고, 패드를 제2 금속막으로 하여메모리 장치를 제조하는 과정에서 퓨즈의 상단에도 일정한 두께의 절연막을 안정적 으로 남길 수 있으며, 패드도 안정적으로 노출시킬 수 있다.
이로 인해 고집적화, 수율향상, 생산성 향상이 되고, 그로 인해 원가절감이 되어 제조비용이 크게 감소된다.
Claims (5)
- 기판상에 제1 절연막을 형성하는 단계;상기 제1 절연막상에 제1 금속배선으로 사용되는 금속막을 이용하여 퓨즈를 형성하는 단계;상기 퓨즈를 덮을 수 있도록 제2 절연막을 형성하는 단계;상기 제2 절연막 상에 식각정지막을 형성하는 단계;상기 식각정지막상에 패드용 금속막을 제2 금속배선으로 사용하는 금속막으로 형성하는 단계;상기 패드용 금속막을 덮을 수 있도록 제3 절연막을 제거하는 단계;상기 패드/리페어 공정을 진행하여 상기 패드용 금속막 및 상기 퓨즈상단의 절연막을 선택적으로 제거하여 상기 패드용 금속막 노출시키되, 상기 퓨즈상단의 절연막은 상기 식각정지막에서 식각이 정지되도록 하는 단계; 및상기 노출된 퓨즈상단의 식각정지막을 제거한는 단계를 포함하는 반도체 메모리 장치의 제조방법.
- 제 1 항에 있어서,상기 식각정지막은 PE-질화막으로 형성하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제 1 항에 있어서,상기 식각정지막에서 식각이 정지되도록 하는 단계는CxFy/CHxFy/O2/Ar등의 가스를 약 6:2:1:25의 비율로 약10 ~ 100mT의 압력하에서 약 500 ~ 2000W의 파워를 인가하여 식각정지막에 대한 고 선택비를 가지는 조건으으로 진행하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제 3 항에 있어서,CxFy/CHxFy/O2/Ar등의 가스를 약 9:1:30:20의 비율로 10 ~ 100mT의 압력하에서 공정을 진행하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
- 제 1 항에 있어서,상기 식각정지막은500 ~ 1000Å 범위로 공정을 진행하는 것을 특징으로 하는 반도체 메모리 장치의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058711A KR100780649B1 (ko) | 2005-06-30 | 2005-06-30 | 반도체 메모리 장치의 제조방법 |
| TW095106295A TW200701395A (en) | 2005-06-30 | 2006-02-24 | Method for fabricating semiconductor device |
| US11/363,913 US20070004181A1 (en) | 2005-06-30 | 2006-02-27 | Method for fabricating semiconductor device |
| CNB2006100789249A CN100416795C (zh) | 2005-06-30 | 2006-04-27 | 用于制造半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050058711A KR100780649B1 (ko) | 2005-06-30 | 2005-06-30 | 반도체 메모리 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070002994A true KR20070002994A (ko) | 2007-01-05 |
| KR100780649B1 KR100780649B1 (ko) | 2007-11-29 |
Family
ID=37590152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050058711A KR100780649B1 (ko) | 2005-06-30 | 2005-06-30 | 반도체 메모리 장치의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20070004181A1 (ko) |
| KR (1) | KR100780649B1 (ko) |
| CN (1) | CN100416795C (ko) |
| TW (1) | TW200701395A (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004055876A (ja) * | 2002-07-22 | 2004-02-19 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| KR100896878B1 (ko) * | 2006-12-27 | 2009-05-12 | 동부일렉트로닉스 주식회사 | 이미지 센서 및 그 제조방법 |
| CN102263011B (zh) * | 2010-05-26 | 2013-04-17 | 无锡华润上华半导体有限公司 | 半导体结构的制造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100265596B1 (ko) * | 1997-10-27 | 2000-10-02 | 김영환 | 반도체 소자의 제조방법 |
| JP3965827B2 (ja) * | 1999-04-02 | 2007-08-29 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US6180503B1 (en) * | 1999-07-29 | 2001-01-30 | Vanguard International Semiconductor Corporation | Passivation layer etching process for memory arrays with fusible links |
| KR100322543B1 (ko) * | 1999-08-31 | 2002-03-18 | 윤종용 | 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법 |
| JP2001135792A (ja) * | 1999-11-01 | 2001-05-18 | Ricoh Co Ltd | レーザートリミング処理を施す半導体装置の製造方法 |
| KR20030059446A (ko) * | 2001-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈박스 형성방법 |
| KR100463047B1 (ko) * | 2002-03-11 | 2004-12-23 | 삼성전자주식회사 | 반도체 장치의 퓨즈 박스 및 그 제조방법 |
| KR100449029B1 (ko) * | 2002-04-04 | 2004-09-16 | 삼성전자주식회사 | 패드영역에 퓨즈박스를 구비한 반도체 장치 및 그의제조방법 |
| JP2006500769A (ja) * | 2002-09-20 | 2006-01-05 | ハネウェル・インターナショナル・インコーポレーテッド | 低ｋ材料用の中間層接着促進剤 |
| KR100943486B1 (ko) * | 2002-12-31 | 2010-02-22 | 동부일렉트로닉스 주식회사 | 반도체소자의 패드 및 퓨즈 형성방법 |
| KR20040092736A (ko) * | 2003-04-29 | 2004-11-04 | 매그나칩 반도체 유한회사 | 퓨즈 오픈공정시에 사용되는 식각정지막을 구비한 시모스이미지센서 및 이를 이용한 퓨즈 리페어 방법 |
| JP4141407B2 (ja) * | 2003-06-11 | 2008-08-27 | 株式会社リコー | 半導体装置の製造方法 |
| US20050233477A1 (en) * | 2004-03-05 | 2005-10-20 | Tokyo Electron Limited | Substrate processing apparatus, substrate processing method, and program for implementing the method |
| KR100534102B1 (ko) * | 2004-04-21 | 2005-12-06 | 삼성전자주식회사 | 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들 |
-
2005
- 2005-06-30 KR KR1020050058711A patent/KR100780649B1/ko not_active IP Right Cessation
-
2006
- 2006-02-24 TW TW095106295A patent/TW200701395A/zh unknown
- 2006-02-27 US US11/363,913 patent/US20070004181A1/en not_active Abandoned
- 2006-04-27 CN CNB2006100789249A patent/CN100416795C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1893018A (zh) | 2007-01-10 |
| KR100780649B1 (ko) | 2007-11-29 |
| US20070004181A1 (en) | 2007-01-04 |
| CN100416795C (zh) | 2008-09-03 |
| TW200701395A (en) | 2007-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100805695B1 (ko) | 메탈퓨즈를 구비한 반도체소자의 제조 방법 | |
| KR100780649B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| US7928532B2 (en) | Fuse box including a guard ring electrically connected to the fuse pattern and method of forming the same | |
| TW201901896A (zh) | 半導體元件以及其製造方法 | |
| KR100519799B1 (ko) | 반도체 소자의 퓨즈영역 및 그 제조방법 | |
| KR100799131B1 (ko) | 불순물 영역의 퓨즈를 갖는 반도체 장치 | |
| KR100436129B1 (ko) | 반도체소자의 리페어방법 | |
| KR100755073B1 (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR100934844B1 (ko) | 반도체 소자 및 그 형성방법 | |
| KR100675291B1 (ko) | 반도체 소자의 퓨즈 형성 방법 | |
| KR100843903B1 (ko) | 반도체 소자의 제조방법 | |
| KR101096232B1 (ko) | 반도체소자의 퓨즈 형성방법 | |
| KR100855832B1 (ko) | 반도체소자의 리페어방법 | |
| KR20020024919A (ko) | 반도체소자의 퓨즈박스 제조 방법 | |
| KR20080002515A (ko) | 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법 | |
| KR20100006407A (ko) | 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법 | |
| KR20090044643A (ko) | 반도체 소자의 제조 방법 | |
| KR20060011575A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR20060075241A (ko) | 반도체 메모리 장치의 제조방법 | |
| KR20060075233A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR20040059778A (ko) | 반도체 장치의 제조방법 | |
| KR20070088030A (ko) | 반도체 소자 제조 방법 | |
| KR20110078860A (ko) | 반도체 소자의 제조방법 | |
| KR20040059959A (ko) | 반도체 장치의 제조방법 | |
| KR20070122035A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |