KR20040092736A - 퓨즈 오픈공정시에 사용되는 식각정지막을 구비한 시모스이미지센서 및 이를 이용한 퓨즈 리페어 방법 - Google Patents
퓨즈 오픈공정시에 사용되는 식각정지막을 구비한 시모스이미지센서 및 이를 이용한 퓨즈 리페어 방법 Download PDFInfo
- Publication number
- KR20040092736A KR20040092736A KR1020030027037A KR20030027037A KR20040092736A KR 20040092736 A KR20040092736 A KR 20040092736A KR 1020030027037 A KR1020030027037 A KR 1020030027037A KR 20030027037 A KR20030027037 A KR 20030027037A KR 20040092736 A KR20040092736 A KR 20040092736A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- film
- image sensor
- interlayer insulating
- cmos image
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 230000008439 repair process Effects 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 76
- 239000003990 capacitor Substances 0.000 claims abstract description 42
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 시모스 이미지센서에서 MIM(Metal Insulator Metal) 캐패시터의 전극으로 사용되는 티타늄질화막을 퓨즈부의 식각정지막으로 적용한 시모스 이미지센서 및 이를 이용한 퓨즈 리페어 방법에 관한 것이다. 이를 위한 본 발명은, 퓨즈영역과 일반회로영역을 구비한 시모스 이미지센서에 있어서, 상기 퓨즈부에 형성된 퓨즈용 제 1 전도막; 상기 제 1 전도막을 포함하는 전체 구조 상에 형성된 제 1 층간절연막; 상기 제 1 층간절연막 상에 형성되되, 상기 일반회로영역 상에만 형성되어 배선 및 캐패시터의 제 1 전극으로 사용되는 제 2 전도막; 캐패시터의 제 1 전극으로 사용되는 상기 제 2 전도막 및 상기 퓨즈부의 상기 제 1 층간절연막 상에 적층되어 형성된 유전체 및 티타늄질화막; 및 결과물 상에 형성되되, 상기 일반회로영역 상에만 형성된 최상위 배선을 포함하는 배선용 전도막과 상기 배선용 전도막을 내포하는 제 2 층간절연막을 포함하여 이루어진다.
Description
본 발명은 시모스 이미지센서에 관한 것으로 특히, MIM 캐패시터의 전극으로 사용되는 티타늄질화막을 퓨즈부의 식각정지막으로 적용한 시모스 이미지센서 및 이를 이용하여 퓨즈 오픈공정을 용이하게 한 퓨즈 리페어 방법에 관한 것이다.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processingcircuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
이러한 시모스 이미지센서에서는 단위화소에 의해 외부의 빛을 받아들이고 이를 전기적인 신호로 변환시킴으로써 외부영상을 인식한다. 이와같이 단위화소에서 인식한 아날로그 신호인 외부영상은 ADC(Analog Digital Converter)를 포함하여 구성된 내부회로를 거쳐 8 bit 내지 10 bit 의 디지탈 신호로 바뀐다.
이와같이, 256 code 내지 1024 code 로 변환되는 디지탈신호의 간격은 전기적으로 매우 미약하기 때문에, 제조공정상의 작은 공정변화에 의해서도 단위화소 간의 특성에 차이가 나타나게 되고, 이러한 차이는 결국 소자의 불량으로 이어지는 단점이 있었다.
뿐만 아니라 이미지센서는 외부영상을 받아들이는 특성상, 공정 중 또는 공정완료 후의 파티클(particle)에 의한 불량도 여타 소자에 비해 높은 편이다. 따라서, 최근에는 메모리 소자에서 채택하고 있는 퓨즈 리페어(fuse repair) 방식을 도입하여 소자의 불량률을 개선시키려 하고 있다.
도1a 내지 도1b는 이와같은 퓨즈 리페어 방식을 도입한 시모스 이미지센서의 단면구조를 도시한 도면으로, 우선 도1a는 제 1 폴리실리콘(11a)과 제 1 금속배선 및 제 4 금속배선(M1 ∼ M4)을 사용하는 시모스 이미지센서에서, 폴리실리콘 퓨즈(11b)를 사용하는 경우에 퓨즈 오픈(fuse open)을 위해 별도의 마스크를 이용하여 절연막(16)을 식각하는 공정을 도시한 단면도이다.
도1a 내지 도1b은 폴리실리콘 퓨즈를 사용하는 경우를 도시한 도면이므로, 폴리실리콘 퓨즈(11b)는 도시되어 있으나, 메탈 퓨즈는 도시되어 있지 않다. 또한, 각종 금속배선 및 폴리실리콘 사이에는 통상적으로 여러 종류의 절연막이 개재되어 있으나, 설명의 편의를 위하여 이를 하나의 절연막(16)으로 통일하여 도시하였으며, 각각의 금속배선(12 ∼ 15) 상부에는 반사방지막(17)이 형성되어 있음을 알 수 있다.
도1a를 참조하면, 종래기술에 따른 퓨즈 리페어 방법에서는, 패드(pad)형성까지 완료된 이후에, 별도의 퓨즈 마스크(18)를 적용하여 폴리실리콘 퓨즈(11b) 까지 절연막(16)을 식각하는 퓨즈 오픈공정을 사용하였다.
하지만, 시모스 이미지센서는 금속배선을 3개(M1, M2, M3) 이상 사용하는 소자이므로, 패드형성까지 완료된 소자의 최종 두께가 매우 높으며, 따라서 레이져 등을 이용한 퓨즈용단을 위해 식각하여야 할 절연막의 두께(x)가 거의 70000Å 에 가깝게 된다.
또한, 레이져 용단을 위해서는, 용단해야 할 폴리실리콘 퓨즈(11b)의 상부에 일정한 두께( d : 약 3000Å )의 절연막이 남도록 식각공정을 조절해야 하는데, 식각장비의 성능과 웨이퍼 내에서 절연막의 두께변화 등을 고려하면, 이러한 식각공정의 조절은 거의 불가능에 가까운 현실이다.
그리고, 시모스 이미지센서에 포함되는 일반회로에서는 MIM(Metal Insulator Metal) 캐패시터 소자가 필요한 경우에, 각종의 금속배선을 MIM 캐패시터의 제 1 전극으로 사용하고 있다.
도1b는 제 2 금속배선(13)을 MIM 캐패시터의 제 1 전극으로 사용하는 경우에, 유전체(19a) 및 티타늄질화막 전극(19b)을 구비한 MIM 캐패시터가 형성되어 있는 모습을 도시한 도면이다.
여기서, 티타늄질화막(19b)은 MIM 캐패시터의 제 2 전극이며, 반사방지막(17)이 구비된 제 2 금속배선(13)이 MIM 캐패시터의 제 1 전극이 된다.
이하에서는 도1b를 참조하여 제 2 금속배선을 MIM 캐패시터의 전극으로 이용하여 캐패시터를 형성하는 방법을 설명한다. 먼저, 제 2 금속배선용 전도막(13)과 반사방지막(17)을 차례로 증착한다. 이때, 제 2 금속배선용 전도막(13)과 반사방지막(17)은 일반회로영역 및 퓨즈부에도 증착된다.
다음으로, 반사방지막(17) 상에 유전막(19a)과, 티타늄질화막(19b)을 적층하여 형성한 후에, 티타늄질화막 및 유전막에 대한 패터닝공정을 수행한다. 다음으로 제 2 금속배선용 전도막(13)에 대한 패터닝 공정을 수행하여 제 2 금속배선 및 MIM 캐패시터 구조를 완성한다.
이와같은 종래기술에서는, 퓨즈부에도 MIM 캐피시터가 동일하게 형성되었으며, 퓨즈부에 형성된 티타늄질화막(19b)의 하부에는 캐패시터의 전극으로 사용된 제 2 금속배선(13)이 그대로 남아있었다.
따라서, MIM 캐패시터의 전극으로 사용된 티타늄 질화막(19b)을 퓨즈 오픈공정에서의 식각정지막으로 사용하고자 할 경우에, 제 2 금속배선(13)까지 식각해야 하는 어려움이 있었으므로, 이를 해결해야 할 방법이 필요하게 되었다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, MIM 캐패시터의 전극으로 사용되는 티타늄 질화막을 퓨즈부의 식각정지막으로 사용하여, 퓨즈 오픈 공정시 식각되는 절연막의 두께조절을 용이하게 한 시모스 이미지센서 및 이를 이용한 퓨즈 리페어 방법을 제공함으로 그 목적으로 한다.
도1a는 종래기술에 따른 시모스 이미지센서에서 절연막을 식각하여 퓨즈를 오픈시키는 공정을 도시한 단면도,
도1b는 제 2 금속배선을 MIM 캐패시터의 전극으로 사용하여 MIM 캐패시터가 형성된 모습을 도시한 단면도,
도2a 내지 도2e는 본 발명의 일실시예에 따라 식각정지막을 구비한 시모스 이미지센서의 제조방법을 도시한 공정단면도,
도3a 내지 도3b는 본 발명의 일실시예에 따른 시모스 이미지센서에서 퓨즈 오픈공정을 도시한 단면도,
도4는 본 발명의 일실시예에 따른 시모스 이미지센서에서 패드 오픈공정과 퓨즈 오픈공정이 동시에 수행되는 것을 도시한 단면도.
*도면의 주요부분에 대한 부호의 설명*
20 : 기판 21a : 폴리실리콘
21b : 폴리실리콘 퓨즈 22 : 콘택
23 : 제 1 금속배선(M1) 24 : 반사방지막
25 : 제 1 층간절연막 26 : 제 2 금속배선(M2)
27 : 반사방지막 28 : 유전막
29 : 티타늄 질화막 30 : 제 3 금속배선(M3)
31 : 반사방지막 32 : 제 4 금속배선(M4)
33 : 반사방지막 34 : 제 2 층간절연막
35, 36 : 감광막
상기한 목적을 달성하기 위한 본 발명은, 퓨즈영역과 일반회로영역을 구비한 시모스 이미지센서에 있어서, 상기 퓨즈부에 형성된 퓨즈용 제 1 전도막; 상기 제 1 전도막을 포함하는 전체 구조 상에 형성된 제 1 층간절연막; 상기 제 1 층간절연막 상에 형성되되, 상기 일반회로영역 상에만 형성되어 배선 및 캐패시터의 제 1 전극으로 사용되는 제 2 전도막; 캐패시터의 제 1 전극으로 사용되는 상기 제 2 전도막 및 상기 퓨즈부의 상기 제 1 층간절연막 상에 적층되어 형성된 유전체 및 티타늄질화막; 및 결과물 상에 형성되되, 상기 일반회로영역 상에만 형성된 최상위 배선을 포함하는 배선용 전도막과 상기 배선용 전도막을 내포하는 제 2 층간절연막을 포함하여 이루어진다.
본 발명은 퓨즈 리페어를 위한 식각공정시, 퓨즈로 사용되는 전도막 상에 일정두께의 절연막을 남기면서 식각공정을 진행하기 위해, MIM 캐패시터의 전극으로 사용되는 티타늄 질화막을 퓨즈부의 식각정지막으로 사용함으로써, 퓨즈 상에 일정한 두께의 절연막이 남아있도록 식각공정에 대한 콘트롤을 향상시킨 발명이다. 또한, 본 발명은 최상위 배선의 상부에 형성된 반사방지막의 두께를 두텁게 설정하여, 패드오픈 공정과 퓨즈오픈 공정이 하나의 마스크를 이용하여 동시에 수행가능 하도록 한 발명이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도2a 내지 도2e는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조방법을 도시한 도면으로 이를 참조하여 설명한다. 먼저, 도2a 내지 도2e에 도시된 본 발명의 일실시예는 폴리실리콘 퓨즈를 사용하는 경우를 도시한 도면이며, 본 발명의 기술적 사상은 메탈 퓨즈를 사용하는 경우에도 적용될 수 있다.
또한, 본 발명의 일 실시예에서는 MIM 캐패시터의 한쪽 전극으로 사용되는 티타늄질화막을 식각정지막으로 사용하였으며, MIM 캐패시터의 다른 한쪽 전극으로는 다양한 금속배선(M1 또는 M2 또는 M3)이 사용될 수 있다.
이와같이 MIM 캐패시터의 다른 한쪽 전극으로 어떤 금속배선을 사용할지는 회로 설계자의 의도에 따라 다를 수 있으나, 본 발명의 일실시예에서는 퓨즈로 사용되는 폴리실리콘 보다 상부에 위치한 금속배선 중에서 제 2 금속배선(반사방지막 포함)을 MIM 캐패시터의 다른 전극으로 사용하였다.
이러한 점을 감안하여 설명하면, 먼저 도2a에 도시된 바와같이 반도체 기판(20) 상에 폴리실리콘(21a,21b)을 형성하고 이를 적절한 형태로 패터닝한다. 폴리실리콘은 일반회로영역 및 퓨즈부에서 동시에 패터닝되며, 퓨즈부에 형성된 폴리실리콘은 폴리실리콘 퓨즈(21b)로 사용된다.
다음으로 도2b에 도시된 바와같이, 일반회로영역에 형성된 폴리실리콘(21a) 상부에 콘택(22)을 형성하고 상기 콘택에 접속되는 제 1 금속배선(23)을 패터닝한다. 여기서, 제 1 금속배선(23)의 상부에는 반사방지막(24)이 형성되어 있느며, 반사방지막으로는 티타늄질화막이 사용될 수 있다.
통상적으로는 폴리실리콘(21a,21b), 콘택(22), 및 제 1 금속배선(23) 사이에는 다양한 절연막이 개재되어 있으나, 도2b에는 설명의 편의를 위하여 하나의 절연막(25)으로 통일하여 도시하였다.
다음으로, 제 2 금속배선 및 제 2 금속배선을 이용한 MIM 캐패시터를 제조해야 하는데, 본 발명의 일실시예에서는 종래기술과는 다른 제조방법을 사용하였다.
즉, 도2c에 도시된 바와같이 제 1 층간절연막(25) 상에 제 2 금속배선용 전도막(26)과 반사방지막(27)을 증착하고 곧바로 이들을 패터닝한다. 이러한 패터닝 공정을 통하여 퓨즈부에는 제 2 금속배선용 전도막이 잔존하지 않는다.
도2c에 도시된 제 2 금속배선(26)은, MIM 캐패시터의 제 1 전극으로 사용되는 경우 이외에도, 배선목적으로도 사용되며, 도2c에는 MIM 캐패시터의 제 1 전극으로 사용되는 제 2 금속배선만을 도시하였다.
다음으로 도2d에 도시된 바와같이 유전막(28)과 티타늄질화막(29)을 전체 구조상에 차례로 적층하여 형성하고 이들을 패터닝한다. 유전막(28)과 티타늄질화막(29)은 이와같은 패터닝 공정을 통하여 일반회로영역에 형성된 반사방지막(27)의 상부 및 퓨즈부의 제 1 층간절연막(25) 상에 형성된다.
도2d를 참조하면, 결과적으로 일반회로영역에서는 제 2 금속배선(반사방지막 포함), 유전막(28), 티타늄질화막(29)으로 구성된 MIM 캐패시터가 형성되며, 퓨즈부에서는 유전막(28) 및 티타늄질화막(29) 만이 적층되어 형성되어 있음을 알 수 있다.
본 발명의 일실시예에 따라, 퓨즈부에 형성된 티타늄질화막(29)은 후속 퓨즈 오픈공정에서 식각정지막으로 사용되며, 또한 본 발명의 일실시예에서는 퓨즈부에 형성된 타타늄 질화막(29)의 하부에 금속배선이 존재하고 있지 않으므로, 패드 오픈공정과 퓨즈 오픈공정을 동시에 수행할 수 있는 장점이 있는데, 이에 대해서는 도4를 참조하여 후술한다.
다음으로 도2e에 도시된 바와같이 통상적인 제 3 금속배선(30) 및 제 4 금속배선(32) 형성공정을 진행한 후, 페시베이션(passivation) 공정까지 진행하면 본 발명의 일실시예에 따른 시모스 이미지센서가 완성된다. 여기서 제 3 금속배선과 제 4 금속배선의 상부에는 반사방지막(31, 33)이 형성되어 있다.
그리고, 전술한 바와 마찬가지로 제 2 금속배선, 제 3 금속배선 및 제 4 금속배선 등의 사이에는 층간절연막(ILD), 금속층간절연막(IMD) 등의 다양한 절연막이 개재되어 있으나, 도2e에는 설명의 편의를 위하여 하나의 제 2 층간절연막(34)으로 통일하여 도시하였다.
다음으로 도3a 내지 도3b를 참조하여, 본 발명의 일실시예에 따른 시모스 이미지센서에서 적용되는 퓨즈 오픈공정에 대해 설명한다. 먼저 도3a를 참조하면, 페시베이션막 형성까지 완료된 이후에, 퓨즈오픈용 감광막 패턴(35)을 이용하여 절연막을 식각한다.
이때, 본 발명의 일실시예에서는 퓨즈부에 형성된 티타늄질화막(29)이 식각정지막으로 사용되었으며, 상기 티타늄질화막(29)은 폴리실리콘 퓨즈(21b)로 부터 약 24000Å 정도 상에 형성되어 있다.
따라서 퓨즈오픈 공정시, 일단 티타늄질화막(29)까지 식각공정을 진행한 이후에, 도3b에 도시된 바와같이 나머지 24000Å 두께의 절연막에 대한 식각공정만을 콘트롤하면 되므로, 폴리실리콘 퓨즈(21b)의 상부에 일정두께(d1 ≒ 3000Å)의 절연막을 남기는 것이 가능해 진다.
도3b는 본 발명의 일실시예에 따라, 폴리실리콘 퓨즈 위에 3000 Å 정도의 절연막 만을 남기고 퓨즈 오픈공정을 완료한 모습을 도시한 도면이다. 이후에 레이져 융단을 수행하면, 신뢰성 있는 퓨즈 리페어가 가능하다.
다음으로 도4를 참조하여, 본 발명의 일실시예에 따른 시모스 이미지센서에서 하나의 마스크를 이용하여 패드 오픈공정과 퓨즈 오픈공정을 동시에 수행하는 방법에 대해 설명한다.
본 발명의 일실시예에서는, 퓨즈부에 형성된 식각정지막(29)의 하부에는 제 2 금속배선이 잔존하지 않도록 MIM 캐패시터 제조공정을 변경하였기 때문에, 전술한 바와같이 하나의 마스크를 이용하여 패드 오픈공정과 퓨즈 오픈공정을 수행 할수 있다.
먼저, 하나의 마스크(36)를 이용하여 퓨즈부의 식각정지막(29)이 노출될 때 까지 절연막(34)을 식각한다. 이때, 일반회로영역의 제 4 금속배선(32) 상부에 형성된 반사방지막(33)은 상기 절연막(34)과의 식각선택비가 크기때문에, 도4에 도시된 바와같이 절연막(34)을 식각하여 식각정지막(29)을 노출시키는 공정에서 충분한 두께가 남아있게 된다.
다음으로 노출된 식각정지막(29)을 식각하는 공정에서, 제 4 금속배선(32) 상부에 형성된 반사방지막(33)이 같이 제거된다.
만일 종래기술과 같이, 식각정지막(29)의 하부에 제 2 금속배선이 잔존하고 있었다면, 퓨즈오픈을 위해 식각정지막(29)의 하부에 형성된 제 2 금속배선을 식각하는 동안에, 제 4 금속배선까지도 식각되므로, 전술한 동시형성은 불가능하다.
하지만, 본 발명의 일실시예에서는 식각정지막(29)의 하부에 제 2 금속배선이 존재하고 있지 않으므로, 식각정지막(29)이 식각되는 동안에는 제 4 금속배선(32) 상부에 형성된 반사방지막(33)만이 제거된다.
이후에, 추가로 절연막(25)을 식각하여 폴리실리콘 퓨즈(21) 상부에 일정두께의 절연막을 남기는 공정에서는, 제 4 금속배선(32) 역시 절연막(25)과의 식각선택비가 크므로 이와같은 동시형성이 가능하며, 만일 제 4 금속배선(32) 상부에 형성된 반사방지막(33)의 두께를 1000 ∼ 3000Å 정도로 두껍게 설정한다면, 이와같은 동시형성이 좀 더 용이해 진다.
본 발명의 일실시예에서는 폴리실리콘 퓨즈를 사용하였으나, 메탈 퓨즈를 사용하는 경우에도 본 발명이 적용될 수 있다. 이에 대해 설명하면 다음과 같다. 메탈 퓨즈로는 제 1 금속배선 내지 제 2 금속배선이 사용가능하다.
예를 들면, 제 1 금속배선을 퓨즈로 사용할 경우에는 제 2 금속배선 또는 제 3 금속배선을 MIM 캐패시터의 일 전극으로 적용하고, 제 2 금속배선을 퓨즈로 사용할 경우에는 제 3 금속배선을 MIM 캐패시터의 일 전극으로 적용하면, 퓨즈 상부에 존재하는 절연막 두께 제어가 용이한 퓨즈 오픈공정을 진행할 수 있다.
이를 좀더 상술하면 다음과 같다.
만일, 제 1 금속배선을 퓨즈로 사용한다고 가정하면, 퓨즈로 사용된 상기 제 1 금속배선보다 상부에 위치한 제 2 금속배선 또는 제 3 금속배선을 MIM 캐패시터의 제 1 전극으로 사용하고 또한, MIM 캐패시터 제조방법을 본 발명의 일실시예에서와 같이 변경하면, MIM 캐패시터의 제 2 전극인 티타늄질화막을 식각정지막으로 적용하여 퓨즈 오픈공정을 용이하게 할 수 있다.
또한, 제 2 금속배선을 퓨즈로 사용한다고 가정하면, 퓨즈로 사용된 상기 제 2 금속배선보다 상부에 위치한 제 3 금속배선을 MIM 캐패시터의 제 1 전극으로 사용하고 또한, MIM 캐패시터 제조방법을 본 발명의 일실시예에서와 같이 변경하면, MIM 캐패시터의 제 2 전극인 티타늄질화막을 식각정지막으로 적용하여 퓨즈 오픈공정을 용이하게 할 수 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
본 발명을 적용하면, 퓨즈 오픈공정시 절연막 두께에 대한 제어가 가능하여 신뢰성 있는 퓨즈 리페어 공정이 가능하여 수율이 향상되는 효과가 있으며, 또한, 패드 오픈공정과 퓨즈 오픈공정을 하나의 마스크를 이용하여 동시수행이 가능하여 공정수가 감소하는 효과가 있다.
Claims (5)
- 퓨즈영역과 일반회로영역을 구비한 시모스 이미지센서에 있어서,상기 퓨즈부에 형성된 퓨즈용 제 1 전도막;상기 제 1 전도막을 포함하는 전체 구조 상에 형성된 제 1 층간절연막;상기 제 1 층간절연막 상에 형성되되, 상기 일반회로영역 상에만 형성되어 배선 및 캐패시터의 제 1 전극으로 사용되는 제 2 전도막;캐패시터의 제 1 전극으로 사용되는 상기 제 2 전도막 및 상기 퓨즈부의 상기 제 1 층간절연막 상에 적층되어 형성된 유전체 및 티타늄질화막; 및결과물 상에 형성되되, 상기 일반회로영역 상에만 형성된 최상위 배선을 포함하는 배선용 전도막과 상기 배선용 전도막을 내포하는 제 2 층간절연막을 포함하여 이루어지는 시모스 이미지센서.
- 제 1 항에 있어서,상기 제 1 전도막은 폴리실리콘막이며, 상기 제 2 전도막 내지 최상위 배선은 반사방지막을 구비한 금속배선인 것을 특징으로 하는 시모스 이미지센서.
- 제 2 항에 있어서,상기 최상위 금속배선의 상에 형성된 반사방지막은 1000 ∼ 3000Å 의 두께를 갖는 것을 특징으로 하는 시모스 이미지센서.
- 제 1 항의 시모스 이미지센서를 이용한 퓨즈 리페어 방법에 있어서,상기 퓨즈를 오픈시키는 마스크를 이용하여 상기 제 2 층간절연막을 식각하되, 상기 티타늄질화막을 식각정지막으로 이용하여 상기 티타늄질화막이 노출될 때까지 식각공정을 진행하는 단계; 및상기 노출된 티타늄질화막 및 제 1 층간절연막을 추가로 식각하여 상기 퓨즈 상부에 일정두께의 제 1 층간절연막이 남도록 추가 식각공정을 진행하는 단계를 포함하는 시모스 이미지센서의 퓨즈 리페어 방법.
- 제 1 항의 시모스 이미지센서를 이용한 퓨즈 리페어 방법에 있어서,퓨즈와 패드를 동시에 오픈시키는 마스크를 이용하여 상기 제 2 층간절연막을 식각하되, 상기 최상위 금속배선 상에 형성된 반사방지막 및 상기 티타늄질화막이 노출될 때까지 식각공정을 진행하는 단계; 및상기 최상위 금속배선 상에 형성된 반사방지막, 상기 노출된 티타늄질화막 및 상기 제 1 층간절연막을 추가로 식각하여, 상기 퓨즈 상부에 일정두께의 제 1 층간절연막이 남도록 추가 식각공정을 진행하는 단계를 포함하는 시모스 이미지센서의 퓨즈 리페어 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030027037A KR20040092736A (ko) | 2003-04-29 | 2003-04-29 | 퓨즈 오픈공정시에 사용되는 식각정지막을 구비한 시모스이미지센서 및 이를 이용한 퓨즈 리페어 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030027037A KR20040092736A (ko) | 2003-04-29 | 2003-04-29 | 퓨즈 오픈공정시에 사용되는 식각정지막을 구비한 시모스이미지센서 및 이를 이용한 퓨즈 리페어 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040092736A true KR20040092736A (ko) | 2004-11-04 |
Family
ID=37373081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030027037A KR20040092736A (ko) | 2003-04-29 | 2003-04-29 | 퓨즈 오픈공정시에 사용되는 식각정지막을 구비한 시모스이미지센서 및 이를 이용한 퓨즈 리페어 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040092736A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100695872B1 (ko) * | 2005-06-22 | 2007-03-19 | 삼성전자주식회사 | 반도체 장치의 퓨즈 및 그 형성 방법 |
| KR100780649B1 (ko) * | 2005-06-30 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 제조방법 |
-
2003
- 2003-04-29 KR KR1020030027037A patent/KR20040092736A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100695872B1 (ko) * | 2005-06-22 | 2007-03-19 | 삼성전자주식회사 | 반도체 장치의 퓨즈 및 그 형성 방법 |
| KR100780649B1 (ko) * | 2005-06-30 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7745250B2 (en) | Image sensor and method for manufacturing the same | |
| CN100411140C (zh) | 半导体装置及其制造方法 | |
| KR100305680B1 (ko) | 반도체 집적회로의 커패시터 제조방법 | |
| US20020187627A1 (en) | Method of fabricating a dual damascene structure | |
| CN100578754C (zh) | 具有镶嵌式mim型电容的半导体器件及其制造方法 | |
| US7101804B2 (en) | Method for forming fuse integrated with dual damascene process | |
| KR100821849B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| US20070077766A1 (en) | Method for fabricating image sensor | |
| US6284619B1 (en) | Integration scheme for multilevel metallization structures | |
| KR20040092736A (ko) | 퓨즈 오픈공정시에 사용되는 식각정지막을 구비한 시모스이미지센서 및 이를 이용한 퓨즈 리페어 방법 | |
| KR100270960B1 (ko) | 반도체 집적회로의 커패시터 및 그 제조방법 | |
| US20080048326A1 (en) | Semiconductor device | |
| KR100270962B1 (ko) | 반도체 집적회로의 커패시터 제조방법 | |
| US6277676B1 (en) | Method of fabricating capacitors and devices in mixed-signal integrated circuit | |
| KR100654040B1 (ko) | 이미지센서의 ｍｉｍ 캐패시터 형성 방법 | |
| KR20050041176A (ko) | 시모스 이미지센서의 제조방법 | |
| US20070145599A1 (en) | Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same | |
| KR100964116B1 (ko) | 반도체소자의 제조방법 | |
| US20240063111A1 (en) | Semiconductor device and semiconductor device manufacturing method with high-voltage isolation capacitor | |
| KR20040093277A (ko) | 버팅콘택을 포함하여 구성된 퓨즈를 구비한 시모스이미지센서 및 이를 이용한 퓨즈 리페어 방법 | |
| KR100841861B1 (ko) | 씨모스이미지센서의 제조 방법 | |
| JPH10321828A (ja) | 固体撮像素子の製造方法 | |
| KR100789625B1 (ko) | 시모스 이미지 센서 및 이의 제조 방법 | |
| KR101128723B1 (ko) | 금속 유기 잔류물을 제거할 수 있는 이미지센서 및 그제조 방법 | |
| KR100216730B1 (ko) | 반도체 금속막 식각공정 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |