CN104821308A - 半导体装置以及半导体装置的制造方法 - Google Patents

Abstract

根据本实施方式，可提供一种半导体装置。半导体装置包括贯通孔、铜层、以及金属部。贯通孔贯通半导体基板的正面及背面。所述铜层形成在所述贯通孔的内部。所述金属部是由铜以外的金属形成在比所述铜层更靠所述贯通孔的孔芯侧，并且内包空腔。

Description

半导体装置以及半导体装置的制造方法

[相关申请案]

本申请案享受2014年1月30日申请的日本专利申请案号2014-15988及日本专利申请案号2014-15829的优先权的利益，并且在本申请案中引用该等日本专利申请案的全部内容。

技术领域

本实施方式通常涉及一种半导体装置以及半导体装置的制造方法。

背景技术

以往有一种技术，其通过多段地积层在基板上形成半导体元件或集成电路而成的芯片，来减小半导体装置的占有面积。被积层的各芯片彼此是通过在贯通基板的贯通孔中埋入金属而成的贯通电极而电连接。

通常利用电解电镀而将金属埋入到贯通孔中。作为该电解电镀，例如有使金属从贯通孔的被封闭的底面朝向开口逐渐析出的由下而上镀敷(bottom up plating)、以及使金属从贯通孔的内周面整体析出的保形镀敷(conformal plating)。

保形镀敷与由下而上镀敷相比有能在短时间内完成将金属埋入贯通孔的优点。在该保形镀敷中，由于电场集中在贯通孔的开口端部，所以金属在开口端部的析出速度比在贯通孔的内周面快。因此，有在被埋入到贯通孔的金属的内部产生空腔的情况。

发明内容

本发明提供一种例如提高了贯通电极的导通特性的半导体装置及其制造方法。

根据本实施方式，可提供一种半导体装置。半导体装置包括贯通孔、铜层、以及金属部。贯通孔贯通半导体基板的正面及背面。所述铜层形成在所述贯通孔的内部。所述金属部是由铜以外的金属形成在比所述铜层更靠所述贯通孔的孔芯侧，并且内包空腔。

附图说明

图1是示意性地表示第一实施方式的半导体装置的构成的剖视图。

图2A～图4C是表示第一实施方式的半导体装置的制造步骤的剖视图。

图5是示意性地表示第一实施方式的变形例的半导体装置的构成的剖视图。

图6是示意性地表示第二实施方式的半导体装置的构成的剖视图。

图7A～图9C是表示第二实施方式的半导体装置的制造步骤的剖视图。

图10是示意性地表示第三实施方式的半导体装置的构成的剖视图。

图11A～图13B是表示第三实施方式的半导体装置的制造步骤的剖视图。

具体实施方式

下面，参照随附附图，对实施方式的半导体装置以及半导体装置的制造方法详细地进行说明。此外，本发明并不受这些实施方式限定。

(第一实施方式)

图1是示意性地表示第一实施方式的半导体装置1的构成的剖视图。此外，下面，为了方便，有时将图示的基板2的上表面称为正面，将下表面称为背面。如图1所示般，半导体装置1具备贯通电极，该贯通电极贯通由例如Si(硅)等半导体形成的基板2的正面及背面。此外，基板2的正面被绝缘膜6被覆，基板2的背面被绝缘膜3被覆。

贯通电极包含凸块10、电极垫4、籽晶膜7、以及金属部8。凸块10例如由焊料形成，并且设置在基板2的正面侧。而且，电极垫4例如由硅化物形成，并且设置在隔着基板2与凸块10对向的位置。

籽晶膜7例如由Cu(铜)形成。该籽晶膜7设置在被覆贯通基板2的正面及背面的贯通孔5的内周面部分的绝缘膜6的表面、电极垫4的正面、以及被覆基板2正面的贯通孔5的开口周围部分的绝缘膜6的表面。

金属部8是通过利用保形镀敷使金属在籽晶膜7的表面析出而形成。由此，金属部8形成在比籽晶膜7更靠贯通孔5的孔芯侧。在保形镀敷中，金属从籽晶膜7的整个表面逐渐析出。

因此，在半导体装置1中，如图1所示，贯通孔5的深度方向的尺寸形成为大于与深度方向正交的方向的尺寸。由此，在半导体装置1中，在利用保形镀敷形成金属部8的情况下，贯通孔5的基板2正面侧的开口被金属部8确实地封闭。

而且，金属部8在贯通孔5的孔芯侧内包空洞9。这样一来，半导体装置1在金属部8的内部具备空腔9，因此在例如进行将凸块10的形状加工成半球状的热处理的情况下，可抑制基板2的破损。

具体来说，在进行热处理的步骤中，存在金属部8发生热膨胀的情况。在该情况下，由金属部8内部的空腔9吸收金属部8向外部扩展的热膨胀力，而减轻由金属部8对基板2施加的力，由此抑制基板2的破损。

而且，金属部8是由含有Cu以外的金属、例如Ni(镍)、Au(金)、Ag(银)、Co(钴)、Pd(钯)、W(钨)、Ta(钽)、铂(Pt)、铑(Rh)、铱(Ir)、钌(Ru)、锇(Os)、铼(Re)、钼(Mo)、铌(Nb)、硼(B)、铪(Hf)中的至少一种金属的材料形成。由此，半导体装置1在进行保形镀敷的步骤中，可抑制金属部8发生形状缺损。

具体来说，在进行保形镀敷的步骤中，有对金属部8施加相对高电压的情况。在该情况下，如果使用普通的Cu作为贯通电极的材料而形成金属部8，则由于Cu金属对电迁移的耐性相对低，因此有发生形状缺损的担忧。

因此，在半导体装置1中，金属部8是由含有对电迁移的耐性比Cu高的Ni、Au、Ag、Co、Pd、W、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、B、Hf中的至少一种金属的材料形成。

由此，半导体装置1在进行保形镀敷的步骤中，可抑制金属部8发生形状缺损。因此，根据半导体装置1，可提高贯通电极的导通特性。

接着，参照图2A～图4C，对第一实施方式的半导体装置1的制造方法进行说明。图2A～图4C是表示第一实施方式的半导体装置1的制造步骤的剖视图。此处，对形成半导体装置1所具备的贯通基板2的正面及背面的贯通电极部分的制造步骤进行说明。

在形成半导体装置1的贯通电极部分的情况下，如图2A所示，首先，在基板2的背面，通过例如CVD(Chemical Vapor Deposition，化学气相沉积法)形成氧化硅膜等绝缘膜3。然后，在绝缘膜3的背面侧的特定位置，通过对例如硅化物进行图案化，而在基板2的背面侧形成电极垫4。

接下来，通过对基板2正面的与电极垫4对向的位置进行RIE(Reactive Ion Etching，反应性离子蚀刻)，而如图2B所示那样形成贯通基板2的正面及背面的贯通孔5，从而使电极垫4的正面露出。

此时，贯通孔是以深度方向的尺寸大于与深度方向正交的方向的尺寸的方式形成。由此，在之后通过保形镀敷形成金属部8的情况下，可利用金属部8确实地封闭贯通孔5的基板2正面侧的开口。

接下来，如图2C所示，通过例如CVD在露出的电极垫4的正面、贯通孔5的内周面、以及基板2的正面形成氧化硅膜等绝缘膜6。然后，如图3A所示，通过利用蚀刻选择性地去除形成在电极垫4正面的绝缘膜6，而使电极垫4的正面再次露出。

接下来，如图3B所示，通过在露出的电极垫4的正面、被覆贯通孔5的内周面的绝缘膜6的表面、以及被覆基板2正面的绝缘膜6的表面形成例如Cu膜，而形成接下来要进行的镀敷的籽晶膜7。该籽晶膜7是通过例如真空蒸镀或溅镀而形成。

然后，如图3C所示，在被覆基板2正面侧的籽晶膜7的表面，形成例如树脂等抗蚀剂21。然后，通过对抗蚀剂21进行图案化，而在抗蚀剂21的与电极垫4对向的位置形成开口。此时，开口是以与基板2的厚度方向正交的截面的尺寸和电极垫4所对应的截面的尺寸变为大致相等的方式形成。

接下来，如图4A所示，对未被抗蚀剂21被覆的籽晶膜7的表面，进行例如保形镀镍。由此，在基板2的背面侧的另一个开口被籽晶膜7封闭的贯通孔5的内部，通过保形镀敷开始形成金属部8。

此外，此处是通过在籽晶膜7的表面保形镀镍而形成金属部8，但金属部8的材料并不限定于Ni，也可以为对电迁移的耐性比Cu高的其他金属。

金属部8的材料也可以为例如Au、Ag、Co、Pd、W、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、B、Hf中的任一种金属，或含有Ni、Au、Ag、Co、Pd、W、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、B、Hf中至少一种金属的合金。

在刚形成金属部8时，被金属部8被覆的贯通孔5的内部成为基板2的正面被开口的状态。如果该基板2正面侧的开口未被封闭，则在之后进行热处理时，会导致半导体装置1破损。因此，其后继续进行保形镀镍，而如图4B所示那样由金属部8封闭贯通孔5的基板2正面侧的一个开口。由此，在金属部8的中央形成空腔9。

然后，如图4C所示，在由抗蚀剂21包围的金属部8的表面，例如通过积层焊料层而形成凸块10。最后，将抗蚀剂21正下方的籽晶膜7与抗蚀剂21一并去除，并施加热处理而将凸块10加工为半球状，由此完成图1所示的半导体装置1。

如上所述，第一实施方式的半导体装置1包括：贯通孔5，贯通基板2的正面及背面；以及金属部8，通过保形镀敷而形成在贯通孔5的内部，并且内包空腔9。根据该半导体装置1，于在制造步骤中进行热处理的情况下，可通过金属部8所内包的空腔9来缓和金属部8的热膨胀力，因此可抑制因金属部8的热膨胀力导致的基板2破损。

而且，第一实施方式的半导体装置1的金属部8含有Ni、Au、Ag、Co、Pd、W、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、B、Hf中的至少一种金属。这些Ni、Au、Ag、Co、Pd、W、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、B、Hf金属对电迁移的耐性比Cu高。

因此，根据半导体装置1，在通过保形镀敷形成金属部8的情况下，可抑制产生由因对金属部8施加电压而产生的电迁移导致的金属部8形状缺损，由此提高贯通电极的导通特性。

此外，所述第一实施方式为一例，可进行各种变形。图5是示意性地表示第一实施方式的变形例的半导体装置1a的构成的剖视图。下面，由于对与图1所示的构成要素相同的构成要素标注与图1所示的符号相同的符号，因此省略部分说明。

如图5所示，半导体装置1a除了具备被覆金属部8a的贯通孔5侧的外周面的Cu层7a这一点以外，与图1所示的半导体装置1为相同的构成。此外，Cu层7a是通过保形镀铜而形成在图3C所示的籽晶膜7的表面。

金属部8a是通过在Cu层7a的表面保形镀敷含有Ni、Au、Ag、Co、Pd、W、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、B、Hf中的至少一种金属的材料而形成。由此，金属部8a形成在比Cu层7a更靠贯通孔5的孔芯侧。该金属部8a与图1所示的金属部8同样地也在内部具备空腔9。

因此，根据半导体装置1a，于在制造步骤中进行热处理的情况下，可通过金属部8a所内包的空腔9来缓和金属部8a的热膨胀力，因此可抑制因金属部8a的热膨胀力而导致的基板2破损。

而且，半导体装置1a的空腔9是被对电迁移的耐性比Cu高的金属内包。因此，根据半导体装置1a，在通过保形镀敷形成金属部8a的情况下，可通过抑制产生由电迁移导致的金属部8a形状缺损，而提高贯通电极的导通特性。

而且，根据半导体装置1a，可减少用于形成金属部8a的Ni、Au、Ag、Co、Pd、W、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、B、Hf等价格高于Cu的金属的量，因此可削减制造成本。

(第二实施方式)

图6是示意性地表示第二实施方式的半导体装置1b的构成的剖视图。此外，下面，为了方便，有时将图示的基板12的上表面称为正面，将下表面称为背面。如图6所示，半导体装置1b具备贯通由例如Si(硅)等半导体形成的基板12的正面及背面的贯通电极。此外，基板12的正面被绝缘膜16被覆，基板12的背面被绝缘膜13被覆。

贯通电极包含凸块11、电极垫14、籽晶膜17、以及金属部18。凸块11例如由焊料形成，并且设置在基板12的正面侧。而且，电极垫14例如由硅化物形成，并且设置在隔着基板12与凸块11对向的位置。

籽晶膜17例如由Cu(铜)形成。该籽晶膜17设置在被覆于贯通基板12的正面及背面的贯通孔15的内周面部分的绝缘膜16的表面、电极垫14的正面、以及被覆基板12正面的贯通孔15的开口周围部分的绝缘膜16的表面。

而且，金属部18例如由Ni(镍)形成。该金属部18是通过在籽晶膜17的表面例如保形镀镍(Ni)而形成。

此处，如图6所示，贯通基板12的正面及背面的贯通孔15的基板12正面侧的一个开口的尺寸小于基板12背面侧的被电极垫14封闭的另一个开口的尺寸。由此，被覆贯通孔15的内周面部分的绝缘膜16及被覆绝缘膜16的籽晶膜17的形状成为模仿贯通孔15形状的形状。

也就是说，在已形成籽晶膜17的阶段成为在基板12的内部形成着孔的状态，该孔被籽晶膜17被覆，并且基板12正面侧的开口部的尺寸比基板12背面侧的底部的尺寸小。

因此，如果在该形状的孔的内周面通过保形镀敷使Ni析出而形成金属部18，则与例如孔的形状为向与基板12的厚度方向平行的方向延伸的筒状的情况相比，可在短时间内封闭孔的开口。

由此，半导体装置1b中，与为了形成贯通电极而预先形成在基板12的贯通孔15为例如沿厚度方向贯通基板12的筒状贯通孔的情况相比，形成在比基板12的正面更靠上层侧的金属部18的厚度变薄，而可减小半导体装置1b整体的厚度。

而且，贯通孔15是以如下方式形成：从基板12背面侧的另一个开口朝向正面侧的一个开口的中途部为止，与基板12的厚度方向正交的截面尺寸相等，随着从中途部朝向基板12正面侧的一个开口，截面尺寸变小。也就是说，贯通孔15随着朝向基板12正面侧而变细成锥状，并且基板12正面侧的开口的角部的截面成为比90度小的尖锐状态。

并且，在保形镀敷中，相比平坦的部位，电场更集中在如角部般尖的部位，因此通过镀敷析出金属的速度快。因此，在半导体装置1b的制造步骤中，通过更短时间的保形镀敷，基板2正面侧的一个开口被金属部18封闭。

而且，半导体装置1b具备被封闭在金属部18中央的空腔19。由此，半导体装置1b在例如进行将凸块11的形状加工成半球状的热处理的情况下，可抑制基板12的破损。

具体来说，在进行热处理的步骤中，存在金属部18发生热膨胀的情况。在该情况下，可由金属部18内部的空腔19吸收金属部18向外部扩展的热膨胀力，而减小由金属部18对基板12施加的力，由此抑制基板12的破损。

而且，在制造半导体装置1b的步骤中，由于贯通孔15的基板12正面侧的开口在相对短时间内被金属部18封闭，所以金属部18内部的空腔19形成在比基板12的正面更为基板12内部深处的位置。也就是说，空腔19的上端位于比基板12的正面更靠下层侧。

因此，根据半导体装置1b，与空腔19的上端位于比基板12的正面更靠上层的情况相比，可使突出至比基板12的正面更靠上层侧的金属部18的部位的厚度变薄，从而易于控制及管理该部位的厚度。

而且，半导体装置1b内部的空腔19形成在由对电迁移的耐性比Cu高的Ni形成的金属部18的内部。因此，在进行保形镀敷的步骤中，可抑制当对金属部18施加相对高电压时空腔19的位置在金属部18的内部位移，因此可抑制因电迁移而导致的金属部8或基板2的破损。

接下来，参照图7A～图9C，对第二实施方式的半导体装置1b的制造方法进行说明。图7A～图9C是表示第二实施方式的半导体装置1b的制造步骤的剖视图。此处，对形成半导体装置1b所具备的贯通基板12的正面及背面的贯通电极部分的制造步骤进行说明。

在形成半导体装置1b的贯通电极部分的情况下，如图7A所示，首先，在基板12的背面，通过例如CVD(Chemical Vapor Deposition)形成氧化硅膜等绝缘膜13。然后，在绝缘膜13的背面侧的特定位置，通过对例如硅化物进行图案化，而在基板12的背面侧形成电极垫14。

接下来，如图7B所示，在基板12的正面，形成例如树脂等抗蚀剂22。然后，通过对抗蚀剂22进行图案化，而在抗蚀剂22的与电极垫14对向的位置形成开口50。此时，开口50是以与基板12的厚度方向正交的截面的尺寸变为小于电极垫14所对应的截面尺寸的方式形成。

然后，将抗蚀剂22作为掩膜对Si基板进行RIE(Reactive Ion Etching)。在该步骤中，将蚀刻用气体与保护膜形成用气体的混合气体导入到蚀刻用腔室内而进行RIE。

作为蚀刻用气体，使用例如CF₄(四氟甲烷)或CHF₃(三氟甲烷)等。而且，作为保护膜形成用气体，使用例如C₄F₈(八氟环丁烷)等。此外，这些气体为一例。此时，可将混合气体中的保护膜形成用气体的含有率抑制得比形成沿厚度方向贯通基板12的筒状贯通孔时低。

由此，如图7B所示，利用RIE腐蚀基板12不仅沿着基板12的厚度方向(纵向)进行，还沿着与厚度方向垂直的方向(横向)进行。因此，形成在基板12的开口50的横向尺寸随着开口50的深度变深而逐渐变得大于基板12正面的开口50的横向尺寸。

然后，提高混合气体中的保护膜形成用气体的含有率。具体来说，以利用RIE腐蚀基板12是沿着基板12的厚度方向(纵向)进行而尽可能不沿着与厚度方向垂直的方向(横向)进行的方式，调整保护膜形成用气体的含有率。

也就是说，以形成沿厚度方向贯通基板12的筒状贯通孔的方式调整保护膜形成用气体的含有率。通过在该处理条件下进而继续进行RIE，而使电极垫14的正面露出。

由此，如图7C所示，在基板12形成贯通孔15，该贯通孔15的形成在正面侧的一个开口的尺寸W1小于形成在背面侧的另一个开口的尺寸W2。更具体来说，形成如下贯通孔15：从基板12背面侧的另一个开口朝向正面侧的一个开口的中途部为止，与基板12的厚度方向正交的截面尺寸大致相等，随着从中途部朝向基板12正面侧的一个开口，截面尺寸变小。

换句话说，形成如下贯通孔15：与从基板12背面侧的另一个开口朝向正面侧的一个开口的中途部为止，与基板12的厚度方向正交的截面尺寸随着从基板12背面侧朝向中途部而截面尺寸变小的程度相比，随着从中途部朝向基板12正面侧的一个开口而截面尺寸变小的程度更大。

接下来，如图8A所示，通过例如CVD在露出的电极垫14的正面、贯通孔15的内周面、以及基板12的正面形成氧化硅膜等绝缘膜16。然后，如图8B所示，通过利用蚀刻选择性地去除形成在电极垫14正面的绝缘膜16，而使电极垫14的正面再次露出。

然后，如图8C所示，通过在露出的电极垫14的正面、被覆贯通孔15的内周面的绝缘膜16的表面、以及被覆基板12正面的绝缘膜16的表面形成例如Cu膜，而形成接下来要进行的镀敷的籽晶膜17。该籽晶膜17是通过例如真空蒸镀或溅镀而形成。

接下来，如图9A所示，在被覆基板12的正面侧的籽晶膜17的表面，形成例如树脂等抗蚀剂23。然后，通过对抗蚀剂23进行图案化，而在抗蚀剂23的与电极垫14对向的位置形成开口。此时，开口是以与基板12的厚度方向正交的截面的尺寸和电极垫14所对应的截面的尺寸变为大致相等的方式形成。

接下来，对未被抗蚀剂23被覆的籽晶膜17的表面，进行例如保形镀镍。由此，在基板12的背面侧的另一个开口被籽晶膜17封闭的贯通孔15的内部，通过保形镀敷而开始形成金属部18。

在刚形成金属部18时，被金属部18被覆的贯通孔15的内部为基板12的正面被开口的状态。如果该基板12正面侧的开口未被封闭，则会在之后进行热处理时，导致半导体装置1b的破损。因此，其后，继续进行保形镀镍，而如图9B所示那样由金属部18封闭贯通孔15的基板12正面侧的一个开口。由此，在金属部18的中央形成空腔19。

然后，如图9C所示，在由抗蚀剂23包围的金属部18的表面，例如通过积层焊料层而形成凸块11。最后，将抗蚀剂23正下方的籽晶膜17与抗蚀剂23一并去除，并施加热处理而将凸块11加工成半球状，由此完成图6所示的半导体装置1b。

如上所述，第二实施方式的半导体装置1b具备贯通基板12的正面及背面并且一个开口的尺寸小于另一个开口的尺寸的贯通孔15。进而，半导体装置1b具备金属部18，该金属部18通过保形镀敷形成在另一个开口被封闭的贯通孔15的内部并且封闭贯通孔15的一个开口。

因此，根据第二实施方式的半导体装置1b，可减小突出至比基板12的正面更靠上层侧的金属部18的厚度，因此可减小半导体装置1b整体的厚度。

(第三实施方式)

图10是示意性地表示第三实施方式的半导体装置1c的构成的剖视图。下面，由于对与图6所示的构成要素相同的构成要素标注与图6所示的符号相同的符号，因此省略部分说明。

如图10所示，半导体装置1c中的贯通基板12的正面及背面的孔的形状及被覆孔的内周面的绝缘膜16c的形状与图6所示的半导体装置1b不同，其他构成与图6所示的半导体装置1b相同。

具体来说，在图6所示的半导体装置1b中，贯通基板12的正面及背面的贯通孔15是通过对基板12进行加工，而形成为基板12正面侧的一个开口的尺寸小于基板12背面侧的另一个开口的尺寸。

相对于此，在图10所示的半导体装置1c中，贯通基板12的正面及背面的贯通孔15c因被覆贯通基板12的正面及背面的筒状空腔的内周面之绝缘膜16c，而形成为基板12正面侧的一个开口的尺寸小于基板12背面侧的另一个开口的尺寸。

在制造该半导体装置1c的制造步骤中，籽晶膜17的形状也成为模仿贯通孔15c形状的形状。也就是说，在已形成籽晶膜17的阶段成为在基板12的内部形成着孔的状态，该孔被籽晶膜17被覆，并且基板12正面侧的开口部的尺寸小于基板12背面侧的底部的尺寸。

由此，在该形状的孔的内周面通过保形镀敷使Ni析出而形成金属部18，而与第二实施方式同样地，由金属部18在短时间内封闭孔的开口。因此，根据半导体装置1c，可与第二实施方式同样地，减小半导体装置1c整体的厚度。

而且，半导体装置1c除了贯通基板12的正面及背面的孔的形状及被覆孔的内周面的绝缘膜16c的形状以外，与图6所示的半导体装置1b为相同的构成，因此也同样地发挥由第二实施方式所产生的其他效果。

接着，参照图11A～图13B，对第三实施方式的半导体装置1c的制造方法进行说明。图11A～图13B是表示第三实施方式的半导体装置1c的制造步骤的剖视图。此处，对形成半导体装置1c所具备的贯通基板12的正面及背面的贯通电极部分的制造步骤进行说明。

在形成半导体装置1c的贯通电极部分的情况下，如图11A所示，首先，在基板12的背面，通过例如CVD形成氧化硅膜等绝缘膜13。然后，在绝缘膜13的背面侧的特定位置，例如通过对硅化物进行图案化，而在基板12的背面侧形成电极垫14。

接下来，如图11B所示般，在基板12的正面形成例如树脂等抗蚀剂24。然后，通过对抗蚀剂24进行图案化，而在抗蚀剂24的与电极垫14对向的位置形成开口。

然后，将抗蚀剂24作为掩膜对Si基板进行RIE(Reactive Ion Etching)。在该步骤中，将蚀刻用气体与保护膜形成用气体的混合气体导入到蚀刻用腔室内而进行RIE。

作为蚀刻用气体，使用例如CF₄(四氟甲烷)或CHF₃(三氟甲烷)等。而且，作为保护膜形成用气体，使用例如C₄F₈(八氟环丁烷)等。此外，这些气体为一例。

此处，以利用RIE腐蚀基板12是沿着基板12的厚度方向(纵向)进行而尽可能不沿着与厚度方向垂直的方向(横向)进行的方式，调整保护膜形成用气体的含有率。由此，可形成沿厚度方向贯通基板12的筒状空腔51。然后，通过进而继续进行RIE，使电极垫14的正面露出。

接下来，在去除抗蚀剂24之后，如图11C所示，通过例如CVD在露出的电极垫14的正面、形成在基板12的筒状空腔51的内周面、以及基板12的正面形成氧化硅膜等绝缘膜16c。

此时，以覆盖筒状空腔51的基板12正面侧开口端部的角部部分的绝缘膜16c的膜厚比覆盖筒状空腔51的内周面部分的绝缘膜16c的膜厚更厚的方式，调整绝缘膜16c的成膜条件。

然后，如图12A所示，通过利用蚀刻选择性地去除形成在电极垫14正面的绝缘膜16c，而使电极垫14的正面再次露出。由此，形成因绝缘膜16c而使基板12正面侧的一个开口的尺寸W3小于基板12背面侧的另一个开口的尺寸W4的贯通孔15c。

接下来，如图12B所示，在露出的电极垫14的正面、被覆贯通孔15c的内周面的绝缘膜16c的表面、以及被覆基板12的正面的绝缘膜16c的表面，例如通过形成Cu膜，而形成接下来要进行的镀敷的籽晶膜17。该籽晶膜17是通过例如真空蒸镀或溅镀而形成。

接下来，如图12C所示，在被覆基板12的正面侧的籽晶膜17的表面，形成例如树脂等抗蚀剂25。然后，通过对抗蚀剂25进行图案化，而在抗蚀剂25的与电极垫14对向的位置形成开口。此时，开口是以与基板12的厚度方向正交的截面的尺寸和电极垫14所对应的截面的尺寸变为大致相等的方式形成。

接下来，对未被抗蚀剂25被覆的籽晶膜17的表面，进行例如保形镀镍。由此，在基板12的背面侧的另一个开口被籽晶膜17封闭的贯通孔15c的内部，通过保形镀敷开始形成金属部18。

然后，继续进行保形镀镍，而如图13A所示那样由金属部18封闭贯通孔15c的基板12正面侧的一个开口。由此，在金属部18的中央形成空腔19。

然后，如图13B所示，在由抗蚀剂25包围的金属部18的表面，例如通过积层焊料层而形成凸块11。最后，通过将抗蚀剂25正下方的籽晶膜17与抗蚀剂25一并去除，并且施加热处理将凸块11加工成半球状，从而完成图10所示的半导体装置1c。

如上所述，在第三实施方式中，贯通基板12的正面及背面的贯通孔15c因被覆贯通基板12的正面及背面的筒状空腔的内周面的绝缘膜16c，而形成为基板12正面侧的一个开口的尺寸小于基板12背面侧的另一个开口的尺寸。

因此，根据第三实施方式的半导体装置1c，可减小突出至比基板12的正面更靠上层侧的金属部18的厚度，因此可减小半导体装置1c整体的厚度。此外，在第二实施方式及第三实施方式中，对由Ni形成金属部18的情况进行了说明，但金属部18的材料并不限定于Ni。

例如，金属部18也可以由Au(金)、Ag(银)、Co(钴)、Pd(钯)、W(钨)、Ta(钽)、铂(Pt)、铑(Rh)、铱(Ir)、钌(Ru)、锇(Os)、铼(Re)、钼(Mo)、铌(Nb)、硼(B)、铪(Hf)等对电迁移的耐性比Cu高的其他金属形成。而且，金属部18还可以由含有这些金属的合金形成。

而且，在用于保形镀敷的电压相对低的情况下，金属部18还可以由Cu形成。通过使用Cu作为金属部18的材料，与使用例如Au、Ag、Co、Pd、W、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、B、Hf等的情况相比，能以低成本形成金属部18。

对本发明的若干个实施方式进行了说明，但这些实施方式是作为示例而提出，并非意图限定发明的范围。这些新颖的实施方式能以其他各种方式实施，并且可在不脱离发明的主旨的范围内，进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围或主旨内，并且包含在权利要求书所记载的发明及其均等的范围内。

Claims (11)

1.一种半导体装置，其包括：

贯通孔，贯通半导体基板的正面及背面；

铜层，形成在所述贯通孔的内部；以及

金属部，由铜以外的金属形成在比所述铜层更靠所述贯通孔的孔芯侧，并且内包空腔。

2.根据权利要求1所述的半导体装置，其中

所述金属部是由含有金、银、镍、钴、钯、钨、钽、铂、铑、铱、钌、锇、铼、钼、铌、硼、铪中的至少一种金属的材料形成。

3.根据权利要求1所述的半导体装置，其中

所述贯通孔的深度方向的尺寸大于与所述深度方向正交的方向的尺寸。

4.根据权利要求2所述的半导体装置，其中

所述贯通孔的深度方向的尺寸大于与所述深度方向正交的方向的尺寸。

5.一种半导体装置的制造方法，其包括：

形成贯通半导体基板的正面及背面的贯通孔；以及

在所述贯通孔的内部形成金属部，所述金属部含有金、银、镍、钴、钯、钨、钽、铂、铑、铱、钌、锇、铼、钼、铌、硼、铪中的至少一种金属并且内包空腔。

6.一种半导体装置的制造方法，其包括：

形成贯通孔，该贯通孔贯通半导体基板的正面及背面，并且一个开口的尺寸小于另一个开口的尺寸；以及

通过保形镀敷在所述另一个开口被封闭的所述贯通孔的内部形成金属部，该金属部内包所述贯通孔的所述一个开口被封闭的空腔。

7.根据权利要求6所述的半导体装置的制造方法，其包括：

所述贯通孔中，从所述另一个开口朝向所述一个开口的中途部为止，与所述基板的厚度方向正交的截面尺寸相等，随着从所述中途部朝向所述一个开口，所述截面尺寸变小。

8.根据权利要求6所述的半导体装置的制造方法，其包括：

通过加工所述基板，而使所述贯通孔的所述一个开口的尺寸形成为小于所述另一个开口的尺寸。

9.根据权利要求7所述的半导体装置的制造方法，其包括：

通过加工所述基板，而使所述贯通孔的所述一个开口的尺寸形成为小于所述另一个开口的尺寸。

10.根据权利要求6所述的半导体装置的制造方法，其包括：

所述贯通孔是以如下方式形成：

形成贯通所述基板的正面及背面的筒状空腔，利用绝缘膜被覆所述筒状空腔的内周面，并通过加工所述绝缘膜，而使所述贯通孔的所述一个开口的尺寸小于所述另一个开口的尺寸。

11.根据权利要求7所述的半导体装置的制造方法，其包括：

所述贯通孔是以如下方式形成：

形成贯通所述基板的正面及背面的筒状空腔，利用绝缘膜被覆所述筒状空腔的内周面，并通过加工所述绝缘膜，而使所述贯通孔的所述一个开口的尺寸小于所述另一个开口的尺寸。