TWI601284B - Semiconductor device and method of manufacturing semiconductor device - Google Patents

Semiconductor device and method of manufacturing semiconductor device Download PDF

Info

Publication number
TWI601284B
TWI601284B TW104100082A TW104100082A TWI601284B TW I601284 B TWI601284 B TW I601284B TW 104100082 A TW104100082 A TW 104100082A TW 104100082 A TW104100082 A TW 104100082A TW I601284 B TWI601284 B TW I601284B
Authority
TW
Taiwan
Prior art keywords
substrate
opening
hole
semiconductor device
metal portion
Prior art date
Application number
TW104100082A
Other languages
English (en)
Other versions
TW201530755A (zh
Inventor
Koji Ogiso
Kazuyuki Higashi
Tatsuo Migita
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2014015988A external-priority patent/JP6081387B2/ja
Priority claimed from JP2014015829A external-priority patent/JP6163436B2/ja
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of TW201530755A publication Critical patent/TW201530755A/zh
Application granted granted Critical
Publication of TWI601284B publication Critical patent/TWI601284B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置及半導體裝置之製造方法 [相關申請案]
本申請案享受2014年1月30日申請之日本專利申請案號2014-15988及日本專利申請案號2014-15829之優先權之利益，並且於本申請案中引用該等日本專利申請案之全部內容。
本實施形態通常係關於一種半導體裝置及半導體裝置之製造方法。
先前有一種技術，其係藉由多段地積層在基板上形成有半導體元件或積體電路之晶片，而減小半導體裝置之佔有面積。被積層之各晶片彼此係藉由在貫通基板之貫通孔中埋入金屬而成之貫通電極而電連接。
將金屬埋入至貫通孔中通常係藉由電解電鍍而進行。作為該電解電鍍，例如有使金屬自貫通孔之被封閉之底面朝向開口逐漸析出之由下而上鍍敷(bottom up plating)、及使金屬自貫通孔之內周面整體析出之保形鍍敷(conformal plating)。
保形鍍敷與由下而上鍍敷相比有能於短時間內完成將金屬埋入貫通孔之優點。於該保形鍍敷中，由於電場集中於貫通孔之開口端部，因此金屬於開口端部之析出速度較於貫通孔之內周面快。因此，有於被埋入至貫通孔之金屬之內部產生空腔之情形。
本發明提供一種例如提高了貫通電極之導通特性之半導體裝置及其製造方法。
根據本實施形態，提供一種半導體裝置。半導體裝置包括貫通孔、銅層、及金屬部。貫通孔貫通半導體基板之正面及背面。上述銅層形成於上述貫通孔之內部。上述金屬部係由銅以外之金屬形成於較上述銅層更靠上述貫通孔之孔芯側，並且內包空腔。
1‧‧‧半導體裝置
1a‧‧‧半導體裝置
1b‧‧‧半導體裝置
1c‧‧‧半導體裝置
2‧‧‧基板
3‧‧‧絕緣膜
4‧‧‧電極墊
5‧‧‧貫通孔
6‧‧‧絕緣膜
7‧‧‧籽晶膜
7a‧‧‧Cu層
8‧‧‧金屬部
8a‧‧‧金屬部
9‧‧‧空洞
10‧‧‧凸塊
11‧‧‧凸塊
12‧‧‧基板
13‧‧‧絕緣膜
14‧‧‧電極墊
15‧‧‧貫通孔
15c‧‧‧貫通孔
16‧‧‧絕緣膜
16c‧‧‧絕緣膜
17‧‧‧籽晶膜
18‧‧‧金屬部
19‧‧‧空腔
21‧‧‧抗蝕劑
22‧‧‧抗蝕劑
23‧‧‧抗蝕劑
24‧‧‧抗蝕劑
25‧‧‧抗蝕劑
50‧‧‧開口
51‧‧‧筒狀空腔
W1‧‧‧尺寸
W2‧‧‧尺寸
W3‧‧‧尺寸
W4‧‧‧尺寸
圖1係模式性地表示第1實施形態之半導體裝置之構成之剖視圖。
圖2A~圖4C係表示第1實施形態之半導體裝置之製造步驟之剖視圖。
圖5係模式性地表示第1實施形態之變化例之半導體裝置之構成之剖視圖。
圖6係模式性地表示第2實施形態之半導體裝置之構成之剖視圖。
圖7A~圖9C係表示第2實施形態之半導體裝置之製造步驟之剖視圖。
圖10係模式性地表示第3實施形態之半導體裝置之構成之剖視圖。
圖11A~圖13B係表示第3實施形態之半導體裝置之製造步驟之剖視圖。
以下，參照隨附圖式，對實施形態之半導體裝置及半導體裝置之製造方法詳細地進行說明。再者，本發明並不受該等實施形態限定。
(第1實施形態)
圖1係模式性地表示第1實施形態之半導體裝置1之構成之剖視圖。再者，以下，為了方便，有時將圖示之基板2之上表面稱為正面，將下表面稱為背面。如圖1所示般，半導體裝置1具備貫通由例如Si(矽)等半導體形成之基板2之正面及背面之貫通電極。再者，基板2之正面被絕緣膜6被覆，基板2之背面被絕緣膜3被覆。
貫通電極包含凸塊10、電極墊4、籽晶膜7、及金屬部8。凸塊10例如由焊料形成，並且設置於基板2之正面側。又，電極墊4例如由矽化物形成，並且設置於隔著基板2與凸塊10對向之位置。
籽晶膜7例如由Cu(銅)形成。該籽晶膜7設置於被覆於貫通基板2之正面及背面之貫通孔5之內周面部分之絕緣膜6之表面、電極墊4之正面、及被覆基板2正面之貫通孔5之開口周圍部分之絕緣膜6之表面。
金屬部8係藉由利用保形鍍敷使金屬於籽晶膜7之表面析出而形成。藉此，金屬部8形成於較籽晶膜7更靠貫通孔5之孔芯側。於保形鍍敷中，金屬自籽晶膜7之整個表面逐漸析出。
因此，於半導體裝置1中，如圖1所示，貫通孔5之深度方向之尺寸形成為大於與深度方向正交之方向之尺寸。藉此，於半導體裝置1中，於利用保形鍍敷形成金屬部8之情形時，貫通孔5之基板2正面側之開口被金屬部8確實地封閉。
又，金屬部8於貫通孔5之孔芯側內包空洞9。如此，半導體裝置1於金屬部8之內部具備空腔9，因此於例如進行將凸塊10之形狀加工成半球狀之熱處理之情形時，可抑制基板2之破損。
具體而言，於進行熱處理之步驟中，存在金屬部8發生熱膨脹之情形。於該情形時，由金屬部8內部之空腔9吸收金屬部8向外部擴展之熱膨脹力，而減輕由金屬部8對基板2施加之力，藉此抑制基板2之破損。
又，金屬部8係由含有Cu以外之金屬、例如Ni(鎳)、Au(金)、Ag(銀)、Co(鈷)、Pd(鈀)、W(鎢)、Ta(鉭)、鉑(Pt)、銠(Rh)、銥(Ir)、釕(Ru)、鋨(Os)、錸(Re)、鉬(Mo)、鈮(Nb)、硼(B)、鉿(Hf)中之至少一種金屬之材料形成。藉此，半導體裝置1於進行保形鍍敷之步驟中，可抑制金屬部8發生形狀缺損。
具體而言，於進行保形鍍敷之步驟中，有對金屬部8施加相對高電壓之情形。於該情形時，若使用普通之Cu作為貫通電極之材料而形成金屬部8，則由於Cu金屬對電遷移之耐性相對低，因此有發生形狀缺損之虞。
因此，於半導體裝置1中，金屬部8係由含有對電遷移之耐性較Cu高之Ni、Au、Ag、Co、Pd、W、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、B、Hf中之至少一種金屬之材料形成。
藉此，半導體裝置1於進行保形鍍敷之步驟中，可抑制金屬部8發生形狀缺損。因此，根據半導體裝置1，可提高貫通電極之導通特性。
繼而，參照圖2A~圖4C，對第1實施形態之半導體裝置1之製造方法進行說明。圖2A~圖4C係表示第1實施形態之半導體裝置1之製造步驟之剖視圖。此處，對形成半導體裝置1所具備之貫通基板2之正面及背面之貫通電極部分之製造步驟進行說明。
於形成半導體裝置1之貫通電極部分之情形時，如圖2A所示，首先，於基板2之背面，例如藉由CVD(Chemical Vapor Deposition，化學氣相沈積法)形成氧化矽膜等絕緣膜3。繼而，於絕緣膜3之背面側之特定位置，例如藉由對矽化物進行圖案化，而於基板2之背面側形成電極墊4。
繼而，藉由對基板2正面之與電極墊4對向之位置進行RIE(Reactive Ion Etching，反應性離子蝕刻)，而如圖2B所示般形成貫 通基板2之正面及背面之貫通孔5，從而使電極墊4之正面露出。
此時，貫通孔係以深度方向之尺寸大於與深度方向正交之方向之尺寸之方式形成。藉此，於之後藉由保形鍍敷形成金屬部8之情形時，可利用金屬部8確實地封閉貫通孔5之基板2正面側之開口。
繼而，如圖2C所示，藉由例如CVD於露出之電極墊4之正面、貫通孔5之內周面、及基板2之正面形成氧化矽膜等絕緣膜6。繼而，如圖3A所示，藉由利用蝕刻選擇性地去除形成於電極墊4正面之絕緣膜6，而使電極墊4之正面再次露出。
繼而，如圖3B所示，藉由在露出之電極墊4之正面、被覆貫通孔5之內周面之絕緣膜6之表面、及被覆基板2正面之絕緣膜6之表面形成例如Cu膜，而形成接下來要進行之鍍敷之籽晶膜7。該籽晶膜7係藉由例如真空蒸鍍或濺鍍而形成。
其後，如圖3C所示，於被覆基板2正面側之籽晶膜7之表面，形成例如樹脂等抗蝕劑21。繼而，藉由對抗蝕劑21進行圖案化，而於抗蝕劑21之與電極墊4對向之位置形成開口。此時，開口係形成為與基板2之厚度方向正交之剖面之尺寸與電極墊4所對應之剖面之尺寸大致相等。
繼而，如圖4A所示，對未被抗蝕劑21被覆之籽晶膜7之表面進行例如保形鍍鎳。藉此，於基板2之背面側之另一個開口被籽晶膜7封閉之貫通孔5之內部，藉由保形鍍敷開始形成金屬部8。
再者，此處係藉由在籽晶膜7之表面進行保形鍍鎳而形成金屬部8，但金屬部8之材料並不限定於Ni，亦可為對電遷移之耐性較Cu高之其他金屬。
金屬部8之材料亦可為例如Au、Ag、Co、Pd、w、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、B、Hf中之任一種金屬，或含有Ni、Au、Ag、Co、Pd、W、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、 B、Hf中至少一種金屬之合金。
於剛形成金屬部8時，被金屬部8被覆之貫通孔5之內部成為基板2之正面被開口之狀態。若該基板2正面側之開口未被封閉，則於之後進行熱處理時，會導致半導體裝置1破損。因此，其後繼續進行保形鍍鎳，而如圖4B所示般由金屬部8封閉貫通孔5之基板2正面側之一個開口。藉此，於金屬部8之中央形成空腔9。
其後，如圖4C所示，於由抗蝕劑21包圍之金屬部8之表面，例如藉由積層焊料層而形成凸塊10。最後，將抗蝕劑21正下方之籽晶膜7與抗蝕劑21一併去除，並施加熱處理而將凸塊10加工成半球狀，藉此完成圖1所示之半導體裝置1。
如上所述，第1實施形態之半導體裝置1包括：貫通孔5，其貫通基板2之正面及背面；及金屬部8，其藉由保形鍍敷而形成於貫通孔5之內部，並且內包空腔9。根據該半導體裝置1，於在製造步驟中進行熱處理之情形時，可藉由金屬部8所內包之空腔9而緩和金屬部8之熱膨脹力，因此可抑制因金屬部8之熱膨脹力導致之基板2破損。
又，第1實施形態之半導體裝置1之金屬部8含有Ni、Au、Ag、Co、Pd、W、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、B、Hf中之至少一種金屬。該等Ni、Au、Ag、Co、Pd、w、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、B、Hf金屬對電遷移之耐性較Cu高。
因此，根據半導體裝置1，於藉由保形鍍敷形成金屬部8之情形時，可抑制產生由因對金屬部8施加電壓而產生之電遷移導致之金屬部8形狀缺損，由此提高貫通電極之導通特性。
再者，上述第1實施形態為一例，可進行各種變化。圖5係模式性地表示第1實施形態之變化例之半導體裝置1a之構成之剖視圖。以下，由於對與圖1所示之構成要素相同之構成要素標註與圖1所示之符號相同之符號，因此省略部分說明。
如圖5所示，半導體裝置1a具備被覆金屬部8a之貫通孔5側之外周面之Cu層7a，除此以外，與圖1所示之半導體裝置1為相同之構成。再者，Cu層7a係藉由保形鍍銅而形成於圖3C所示之籽晶膜7之表面。
金屬部8a係藉由在Cu層7a之表面保形鍍敷含有Ni、Au、Ag、Co、Pd、W、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、B、Hf中之至少一種金屬之材料而形成。藉此，金屬部8a形成於較Cu層7a更靠貫通孔5之孔芯側。該金屬部8a與圖1所示之金屬部8同樣地亦在內部具備空腔9。
因此，根據半導體裝置1a，於在製造步驟中進行熱處理之情形時，可藉由金屬部8a所內包之空腔9而緩和金屬部8a之熱膨脹力，因此可抑制因金屬部8a之熱膨脹力而導致之基板2破損。
又，半導體裝置1a之空腔9係被對電遷移之耐性較Cu高之金屬內包。因此，根據半導體裝置1a，於藉由保形鍍敷形成金屬部8a之情形時，可藉由抑制產生由電遷移導致之金屬部8a形狀缺損，而提高貫通電極之導通特性。
又，根據半導體裝置1a，可減少用於形成金屬部8a之Ni、Au、Ag、Co、Pd、W、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、B、Hf等價格高於Cu之金屬之量，因此可削減製造成本。
(第2實施形態)
圖6係模式性地表示第2實施形態之半導體裝置1b之構成之剖視圖。再者，以下，為了方便，有時將圖示之基板12之上表面稱為正面，將下表面稱為背面。如圖6所示，半導體裝置1b具備貫通由例如Si(矽)等半導體形成之基板12之正面及背面之貫通電極。再者，基板12之正面被絕緣膜16被覆，基板12之背面被絕緣膜13被覆。
貫通電極包含凸塊11、電極墊14、籽晶膜17、及金屬部18。凸塊11例如由焊料形成，並且設置於基板12之正面側。又，電極墊14例如 由矽化物形成，並且設置於隔著基板12與凸塊11對向之位置。
籽晶膜17例如由Cu(銅)形成。該籽晶膜17設置於被覆於貫通基板12之正面及背面之貫通孔15之內周面部分之絕緣膜16之表面、電極墊14之正面、及被覆基板12正面之貫通孔15之開口周圍部分之絕緣膜16之表面。
又，金屬部18例如由Ni(鎳)形成。該金屬部18係藉由在籽晶膜17之表面例如保形鍍鎳(Ni)而形成。
此處，如圖6所示，貫通基板12之正面及背面之貫通孔15之基板12正面側之一個開口之尺寸小於基板12背面側之被電極墊14封閉之另一個開口之尺寸。藉此，被覆貫通孔15之內周面部分之絕緣膜16及被覆絕緣膜16之籽晶膜17之形狀成為模仿貫通孔15形狀之形狀。
即，於已形成籽晶膜17之階段成為於基板12之內部形成有孔之狀態，該孔被籽晶膜17被覆，並且基板12正面側之開口部之尺寸較基板12背面側之底部之尺寸小。
因此，若於該形狀之孔之內周面藉由保形鍍敷使Ni析出而形成金屬部18，則與例如孔之形狀為向與基板12之厚度方向平行之方向延伸之筒狀之情形相比，可於短時間內封閉孔之開口。
藉此，半導體裝置1b中，與為了形成貫通電極而預先形成於基板12之貫通孔15為例如沿厚度方向貫通基板12之筒狀貫通孔之情形相比，形成於較基板12之正面更靠上層側之金屬部18之厚度變薄，而可減小半導體裝置1b整體之厚度。
而且，貫通孔15係以如下方式形成：自基板12背面側之另一個開口朝向正面側之一個開口之中途部為止，與基板12之厚度方向正交之剖面尺寸相等，隨著自中途部朝向基板12正面側之一個開口，剖面尺寸變小。即，貫通孔15隨著朝向基板12正面側而變細成錐狀，並且基板12正面側之開口之角部之剖面成為小於90度之銳角的尖銳狀態。
並且，於保形鍍敷中，相比平坦之部位，電場更集中於如角部般較尖之部位，因此藉由鍍敷析出金屬之速度快。因此，於半導體裝置1b之製造步驟中，藉由更短時間之保形鍍敷，基板2正面側之一個開口被金屬部18封閉。
又，半導體裝置1b具備被封閉於金屬部18中央之空腔19。藉此，半導體裝置1b於例如進行將凸塊11之形狀加工成半球狀之熱處理之情形時，可抑制基板12之破損。
具體而言，於進行熱處理之步驟中，存在金屬部18發生熱膨脹之情形。於該情形時，可由金屬部18內部之空腔19吸收金屬部18向外部擴展之熱膨脹力，而減輕由金屬部18對基板12施加之力，藉此抑制基板12之破損。
又，於製造半導體裝置1b之步驟中，由於貫通孔15之基板12正面側之開口於相對短時間內被金屬部18封閉，因此金屬部18內部之空腔19形成於較基板12之正面更為基板12內部深處之位置。即，空腔19之上端位於較基板12之正面更靠下層側。
因此，根據半導體裝置1b，與空腔19之上端位於較基板12之正面更靠上層之情形相比，可使突出至較基板12之正面更靠上層側之金屬部18之部位之厚度變薄，從而易於控制及管理該部位之厚度。
又，半導體裝置1b內部之空腔19形成於由對電遷移之耐性較Cu高之Ni形成之金屬部18之內部。因此，於進行保形鍍敷之步驟中，可抑制當對金屬部18施加相對較高之電壓時空腔19之位置於金屬部18之內部位移，因此可抑制因電遷移而導致之金屬部8或基板2之破損。
繼而，參照圖7A~圖9C，對第2實施形態之半導體裝置1b之製造方法進行說明。圖7A~圖9C係表示第2實施形態之半導體裝置1b之製造步驟之剖視圖。此處，對形成半導體裝置1b所具備之貫通基板12之正面及背面之貫通電極部分之製造步驟進行說明。
於形成半導體裝置1b之貫通電極部分之情形時，如圖7A所示，首先，於基板12之背面，藉由例如CVD(Chemical Vapor Deposition)形成氧化矽膜等絕緣膜13。繼而，於絕緣膜13之背面側之特定位置，例如藉由對矽化物進行圖案化，而於基板12之背面側形成電極墊14。
繼而，如圖7B所示，於基板12之正面，形成例如樹脂等抗蝕劑22。繼而，藉由對抗蝕劑22進行圖案化，而於抗蝕劑22之與電極墊14對向之位置形成開口50。此時，開口50係形成為與基板12之厚度方向正交之剖面之尺寸為小於電極墊14所對應之剖面尺寸。
其後，將抗蝕劑22作為掩膜對Si基板進行RIE(Reactive Ion Etching)。於該步驟中，將蝕刻用氣體與保護膜形成用氣體之混合氣體導入至蝕刻用腔室內而進行RIE。
作為蝕刻用氣體，使用例如CF4(四氟甲烷)或CHF3(三氟甲烷)等。又，作為保護膜形成用氣體，使用例如C4F8(八氟環丁烷)等。再者，該等氣體為一例。此時，可將混合氣體中之保護膜形成用氣體之含有率抑制得較形成沿厚度方向貫通基板12之筒狀貫通孔時低。
藉此，如圖7B所示，利用RIE腐蝕基板12不僅沿著基板12之厚度方向(縱向)進行，亦沿著與厚度方向垂直之方向(橫向)進行。因此，形成於基板12之開口50之橫向尺寸隨著開口50之深度變深而逐漸變得大於基板12正面之開口50之橫向尺寸。
其後，提高混合氣體中之保護膜形成用氣體之含有率。具體而言，以利用RIE腐蝕基板12係沿著基板12之厚度方向(縱向)進行而儘可能不沿著與厚度方向垂直之方向(橫向)進行之方式，調整保護膜形成用氣體之含有率。
即，以形成沿厚度方向貫通基板12之筒狀貫通孔之方式調整保護膜形成用氣體之含有率。藉由在該處理條件下進而繼續進行RIE，而使電極墊14之正面露出。
藉此，如圖7C所示，於基板12形成貫通孔15，該貫通孔15之形成於正面側之一個開口之尺寸W1小於形成於背面側之另一個開口之尺寸W2。更具體而言，形成如下貫通孔15：自基板12背面側之另一個開口朝向正面側之一個開口之中途部為止，與基板12之厚度方向正交之剖面尺寸大致相等，隨著自中途部朝向基板12正面側之一個開口，剖面尺寸變小。
換言之，形成如下貫通孔15：自基板12背面側之另一個開口朝向正面側之一個開口之中途部為止，與基板12之厚度方向正交之剖面尺寸隨著自基板12背面側朝向中途部而剖面尺寸變小，與該變小之程度相比，隨著自中途部朝向基板12正面側之一個開口而剖面尺寸變小之程度更大。
繼而，如圖8A所示，藉由例如CVD而於露出之電極墊14之正面、貫通孔15之內周面、及基板12之正面形成氧化矽膜等絕緣膜16。繼而，如圖8B所示，藉由利用蝕刻選擇性地去除形成於電極墊14正面之絕緣膜16，而使電極墊14之正面再次露出。
其後，如圖8C所示，藉由在露出之電極墊14之正面、被覆貫通孔15之內周面之絕緣膜16之表面、及被覆基板12正面之絕緣膜16之表面形成例如Cu膜，而形成接下來要進行之鍍敷之籽晶膜17。該籽晶膜17係藉由例如真空蒸鍍或濺鍍而形成。
繼而，如圖9A所示，於被覆基板12之正面側之籽晶膜17之表面，形成例如樹脂等抗蝕劑23。繼而，藉由對抗蝕劑23進行圖案化，而於抗蝕劑23之與電極墊14對向之位置形成開口。此時，開口係以與基板12之厚度方向正交之剖面之尺寸、與電極墊14所對應之剖面之尺寸變為大致相等之方式形成。
繼而，對未被抗蝕劑23被覆之籽晶膜17之表面，進行例如保形鍍鎳。藉此，於基板12之背面側之另一個開口被籽晶膜17封閉之貫通 孔15之內部，藉由保形鍍敷而開始形成金屬部18。
於剛形成金屬部18時，被金屬部18被覆之貫通孔15之內部成為基板12之正面被開口之狀態。若該基板12正面側之開口未被封閉，則會於其後進行熱處理時，導致半導體裝置1b之破損。因此，其後，繼續進行保形鍍鎳，而如圖9B所示般由金屬部18封閉貫通孔15之基板12正面側之一個開口。藉此，於金屬部18之中央形成空腔19。
其後，如圖9C所示，於由抗蝕劑23包圍之金屬部18之表面，例如藉由積層焊料層而形成凸塊11。最後，將抗蝕劑23正下方之籽晶膜17與抗蝕劑23一併去除，並施加熱處理而將凸塊11加工成半球狀，藉此完成圖6所示之半導體裝置1b。
如上所述，第2實施形態之半導體裝置1b具備貫通基板12之正面及背面並且一個開口之尺寸小於另一個開口之尺寸之貫通孔15。進而，半導體裝置1b具備金屬部18，該金屬部18係藉由保形鍍敷而形成於另一個開口被封閉之貫通孔15之內部並且封閉貫通孔15之一個開口。
因此，根據第2實施形態之半導體裝置1b，可減小突出至較基板12之正面更靠上層側之金屬部18之厚度，因此可減小半導體裝置1b整體之厚度。
(第3實施形態)
圖10係模式性地表示第3實施形態之半導體裝置1c之構成之剖視圖。以下，由於對與圖6所示之構成要素相同之構成要素標註與圖6所示之符號相同之符號，因此省略部分說明。
如圖10所示，半導體裝置1c中之貫通基板12之正面及背面之孔之形狀及被覆孔之內周面之絕緣膜16c之形狀與圖6所示之半導體裝置1b不同，其他構成與圖6所示之半導體裝置1b相同。
具體而言，於圖6所示之半導體裝置1b中，貫通基板12之正面及 背面之貫通孔15係藉由對基板12進行加工，而形成為基板12正面側之一個開口之尺寸小於基板12背面側之另一個開口之尺寸。
相對於此，於圖10所示之半導體裝置1c中，貫通基板12之正面及背面之貫通孔15c因被覆貫通基板12之正面及背面之筒狀空腔之內周面之絕緣膜16c，而形成為基板12正面側之一個開口之尺寸小於基板12背面側之另一個開口之尺寸。
於製造該半導體裝置1c之製造步驟中，籽晶膜17之形狀亦成為模仿貫通孔15c形狀之形狀。即，於已形成籽晶膜17之階段成為於基板12之內部形成有孔之狀態，該孔被籽晶膜17被覆，並且基板12正面側之開口部之尺寸小於基板12背面側之底部之尺寸。
藉此，於該形狀之孔之內周面藉由保形鍍敷使Ni析出而形成金屬部18，而與第2實施形態同樣地，由金屬部18於短時間內封閉孔之開口。因此，根據半導體裝置1c，可與第2實施形態同樣地，減小半導體裝置1c整體之厚度。
又，半導體裝置1c除了貫通基板12之正面及背面之孔之形狀及被覆孔之內周面之絕緣膜16c之形狀以外，與圖6所示之半導體裝置1b為相同之構成，因此亦同樣地發揮由第2實施形態所產生之其他效果。
繼而，參照圖11A~圖13B，對第3實施形態之半導體裝置1c之製造方法進行說明。圖11A~圖13B係表示第3實施形態之半導體裝置1c之製造步驟之剖視圖。此處，對形成半導體裝置1c所具備之貫通基板12之正面及背面之貫通電極部分之製造步驟進行說明。
於形成半導體裝置1c之貫通電極部分之情形時，如圖11A所示，首先，於基板12之背面，藉由例如CVD形成氧化矽膜等絕緣膜13。繼而，於絕緣膜13之背面側之特定位置，例如藉由對矽化物進行圖案化，而於基板12之背面側形成電極墊14。
繼而，如圖11B所示般，於基板12之正面形成例如樹脂等抗蝕劑 24。繼而，藉由對抗蝕劑24進行圖案化，而於抗蝕劑24之與電極墊14對向之位置形成開口。
其後，將抗蝕劑24作為掩膜對Si基板進行RIE(Reactive Ion Etching)。於該步驟中，將蝕刻用氣體與保護膜形成用氣體之混合氣體導入至蝕刻用腔室內而進行RIE。
作為蝕刻用氣體，使用例如CF4(四氟甲烷)或CHF3(三氟甲烷)等。又，作為保護膜形成用氣體，使用例如C4F8(八氟環丁烷)等。再者，該等氣體為一例。
此處，以利用RIE腐蝕基板12係沿著基板12之厚度方向(縱向)進行而儘可能不沿著與厚度方向垂直之方向(橫向)進行之方式，調整保護膜形成用氣體之含有率。藉此，可形成沿厚度方向貫通基板12之筒狀空腔51。其後，藉由進而繼續進行RIE，而使電極墊14之正面露出。
繼而，於去除抗蝕劑24之後，如圖11C所示，藉由例如CVD於露出之電極墊14之正面、形成於基板12之筒狀空腔51之內周面、及基板12之正面形成氧化矽膜等絕緣膜16c。
此時，以覆蓋筒狀空腔51之基板12正面側開口端部之角部之部分之絕緣膜16c之膜厚較覆蓋筒狀空腔51之內周面部分之絕緣膜16c之膜厚更厚之方式，調整絕緣膜16c之成膜條件。
其後，如圖12A所示，藉由利用蝕刻選擇性地去除形成於電極墊14正面之絕緣膜16c，而使電極墊14之正面再次露出。藉此，形成因絕緣膜16c而使基板12正面側之一個開口之尺寸W3小於基板12背面側之另一個開口之尺寸W4之貫通孔15c。
繼而，如圖12B所示，於露出之電極墊14之正面、被覆貫通孔15c之內周面之絕緣膜16c之表面、及被覆基板12之正面之絕緣膜16c之表面，例如藉由形成Cu膜，而形成接下來要進行之鍍敷之籽晶膜 17。該籽晶膜17係藉由例如真空蒸鍍或濺鍍而形成。
繼而，如圖12C所示，於被覆基板12之正面側之籽晶膜17之表面，形成例如樹脂等抗蝕劑25。繼而，藉由對抗蝕劑25進行圖案化，而於抗蝕劑25之與電極墊14對向之位置形成開口。此時，開口係以與基板12之厚度方向正交之剖面之尺寸、與電極墊14所對應之剖面之尺寸變為大致相等之方式形成。
繼而，對未被抗蝕劑25被覆之籽晶膜17之表面，進行例如保形鍍鎳。藉此，於基板12之背面側之另一個開口被籽晶膜17封閉之貫通孔15c之內部，藉由保形鍍敷而開始形成金屬部18。
其後，繼續進行保形鍍鎳，而如圖13A.所示般由金屬部18封閉貫通孔15c之基板12正面側之一個開口。藉此，於金屬部18之中央形成空腔19。
其後，如圖13B所示，於由抗蝕劑25包圍之金屬部18之表面，例如藉由積層焊料層而形成凸塊11。最後，藉由將抗蝕劑25正下方之籽晶膜17與抗蝕劑25一併去除，並且施加熱處理將凸塊11加工成半球狀，由此完成圖10所示之半導體裝置1c。
如上所述，於第3實施形態中，貫通基板12之正面及背面之貫通孔15c因被覆貫通基板12之正面及背面之筒狀空腔之內周面之絕緣膜16c，而形成為基板12正面側之一個開口之尺寸小於基板12背面側之另一個開口之尺寸。
因此，根據第3實施形態之半導體裝置1c，可減小突出至較基板12之正面更靠上層側之金屬部18之厚度，因此可減小半導體裝置1c整體之厚度。再者，於第2實施形態及第3實施形態中，對由Ni形成金屬部18之情形進行了說明，但金屬部18之材料並不限定於Ni。
例如，金屬部18亦可由Au(金)、Ag(銀)、Co(鈷)、Pd(鈀)、W(鎢)、Ta(鉭)、鉑(Pt)、銠(Rh)、銥(Ir)、釕(Ru)、鋨(Os)、錸(Re)、 鉬(Mo)、鈮(Nb)、硼(B)、鉿(Hf)等對電遷移之耐性較Cu高之其他金屬形成。又，金屬部18亦可由含有該等金屬之合金形成。
又，於用於保形鍍敷之電壓相對較低之情形時，金屬部18亦可由Cu形成。藉由使用Cu作為金屬部18之材料，與使用例如Au、Ag、Co、Pd、W、Ta、Pt、Rh、Ir、Ru、Os、Re、Mo、Nb、B、Hf等之情形相比，能以低成本形成金屬部18。
對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出，並非意欲限定發明之範圍。該等新穎之實施形態能以其他各種形態實施，並且可於不脫離發明之主旨之範圍內，進行各種省略、替換、變更。該等實施形態及其變化包含於發明之範圍或主旨內，並且包含於申請專利範圍所記載之發明及其均等之範圍內。
1‧‧‧半導體裝置
2‧‧‧基板
3‧‧‧絕緣膜
4‧‧‧電極墊
5‧‧‧貫通孔
6‧‧‧絕緣膜
7‧‧‧籽晶膜
8‧‧‧金屬部
9‧‧‧空洞
10‧‧‧凸塊

Claims (2)

  1. 一種半導體裝置之製造方法，其包括：形成貫通孔，該貫通孔貫通半導體基板之正面及背面，並且一個開口之尺寸小於另一個開口之尺寸；及藉由保形鍍敷而於上述另一個開口被封閉之上述貫通孔之內部形成金屬部，該金屬部內包上述貫通孔之上述一個開口被封閉之空腔，且上述貫通孔係以如下方式形成：形成貫通上述基板之正面及背面之筒狀空腔，利用絕緣膜被覆上述筒狀空腔之內周面，並藉由加工上述絕緣膜，而使上述貫通孔之上述一個開口之尺寸小於上述另一個開口之尺寸。
  2. 一種半導體裝置之製造方法，其包括：形成貫通孔，該貫通孔貫通半導體基板之正面及背面，並且一個開口之尺寸小於另一個開口之尺寸；及藉由保形鍍敷而於上述另一個開口被封閉之上述貫通孔之內部形成金屬部，該金屬部內包上述貫通孔之上述一個開口被封閉之空腔，上述貫通孔中，自上述另一個開口朝向上述一個開口之中途部為止，與上述基板之厚度方向正交之剖面尺寸相等，隨著自上述中途部朝向上述一個開口，上述剖面尺寸變小，且上述貫通孔係以如下方式形成：形成貫通上述基板之正面及背面之筒狀空腔，利用絕緣膜被覆上述筒狀空腔之內周面，並藉由加工上述絕緣膜，而使上述貫通孔之上述一個開口之尺寸小於上述另一個開口之尺寸。
TW104100082A 2014-01-30 2015-01-05 Semiconductor device and method of manufacturing semiconductor device TWI601284B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014015988A JP6081387B2 (ja) 2014-01-30 2014-01-30 半導体装置および半導体装置の製造方法
JP2014015829A JP6163436B2 (ja) 2014-01-30 2014-01-30 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201530755A TW201530755A (zh) 2015-08-01
TWI601284B true TWI601284B (zh) 2017-10-01

Family

ID=53679723

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104100082A TWI601284B (zh) 2014-01-30 2015-01-05 Semiconductor device and method of manufacturing semiconductor device

Country Status (3)

Country Link
US (1) US10083893B2 (zh)
CN (1) CN104821308B (zh)
TW (1) TWI601284B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666507B2 (en) * 2014-11-30 2017-05-30 United Microelectronics Corp. Through-substrate structure and method for fabricating the same
JP6509635B2 (ja) 2015-05-29 2019-05-08 東芝メモリ株式会社 半導体装置、及び、半導体装置の製造方法
JP2017168528A (ja) 2016-03-14 2017-09-21 東芝メモリ株式会社 半導体製造方法
CN106960871A (zh) * 2017-03-16 2017-07-18 浙江大学 一种带沟槽阵列和空腔的碳化硅衬底结构
JP2019145737A (ja) * 2018-02-23 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
CN111081666A (zh) * 2019-12-12 2020-04-28 联合微电子中心有限责任公司 一种减小热应力的tsv结构及其形成方法
JP2022047357A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 半導体装置およびその製造方法
WO2022218610A1 (en) * 2021-04-12 2022-10-20 Ams-Osram Ag Semiconductor device with sealed through-substrate via and method for producing thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200733279A (en) * 2006-02-03 2007-09-01 Micron Technology Inc Methods for fabricating and filling conductive vias and conductive vias so formed
TW201044499A (en) * 2009-03-17 2010-12-16 Stats Chippac Ltd Semiconductor die and method of forming through organic vias having varying width in peripheral region of the die
TW201145486A (en) * 2010-02-23 2011-12-16 Qualcomm Inc Semiconductor device with vias having more than one material

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103585A (en) * 1998-06-09 2000-08-15 Siemens Aktiengesellschaft Method of forming deep trench capacitors
JP3748516B2 (ja) 2001-04-23 2006-02-22 シャープ株式会社 半導体装置および無線通信システム
US6743727B2 (en) * 2001-06-05 2004-06-01 International Business Machines Corporation Method of etching high aspect ratio openings
JP2003142484A (ja) * 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
JP3964263B2 (ja) 2002-05-17 2007-08-22 株式会社デンソー ブラインドビアホール充填方法及び貫通電極形成方法
JP4376715B2 (ja) * 2004-07-16 2009-12-02 三洋電機株式会社 半導体装置の製造方法
JP4552770B2 (ja) 2005-06-21 2010-09-29 パナソニック電工株式会社 半導体基板への貫通配線の形成方法
EP1890524A4 (en) 2006-04-03 2009-07-01 Panasonic Corp MULTILAYER PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME
JP2007280997A (ja) 2006-04-03 2007-10-25 Matsushita Electric Ind Co Ltd 多層プリント配線基板の製造方法
US7709320B2 (en) * 2006-06-28 2010-05-04 International Business Machines Corporation Method of fabricating trench capacitors and memory cells using trench capacitors
US8673769B2 (en) 2007-06-20 2014-03-18 Lam Research Corporation Methods and apparatuses for three dimensional integrated circuits
US7919834B2 (en) 2007-12-04 2011-04-05 International Business Machines Corporation Edge seal for thru-silicon-via technology
US7741226B2 (en) 2008-05-06 2010-06-22 International Business Machines Corporation Optimal tungsten through wafer via and process of fabricating same
KR20100020718A (ko) * 2008-08-13 2010-02-23 삼성전자주식회사 반도체 칩, 그 스택 구조 및 이들의 제조 방법
JP5600919B2 (ja) 2009-10-06 2014-10-08 セイコーエプソン株式会社 半導体装置
TWI546925B (zh) * 2010-02-09 2016-08-21 精材科技股份有限公司 晶片封裝體及其形成方法
US8580687B2 (en) * 2010-09-30 2013-11-12 Infineon Technologies Ag Semiconductor structure and method for making same
CN102543835B (zh) 2010-12-15 2015-05-13 中国科学院微电子研究所 开口的填充方法
JP2012142414A (ja) 2010-12-28 2012-07-26 Panasonic Corp 半導体装置及びその製造方法並びにそれを用いた積層型半導体装置
JP5568811B2 (ja) 2011-04-01 2014-08-13 学校法人 関西大学 基板中間体、基板及び貫通ビア電極形成方法
JP2012231096A (ja) * 2011-04-27 2012-11-22 Elpida Memory Inc 半導体装置及びその製造方法
JP5228094B2 (ja) 2011-08-29 2013-07-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5953701B2 (ja) 2011-10-27 2016-07-20 富士通株式会社 接続基板、半導体装置、接続基板の製造方法
KR20130053338A (ko) * 2011-11-15 2013-05-23 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자
JP2012169669A (ja) 2012-05-28 2012-09-06 Renesas Electronics Corp 半導体装置
JP5826782B2 (ja) * 2013-03-19 2015-12-02 株式会社東芝 半導体装置の製造方法
US9484325B2 (en) * 2013-10-09 2016-11-01 Invensas Corporation Interconnections for a substrate associated with a backside reveal
US9117879B2 (en) * 2013-12-30 2015-08-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200733279A (en) * 2006-02-03 2007-09-01 Micron Technology Inc Methods for fabricating and filling conductive vias and conductive vias so formed
TW201044499A (en) * 2009-03-17 2010-12-16 Stats Chippac Ltd Semiconductor die and method of forming through organic vias having varying width in peripheral region of the die
TW201145486A (en) * 2010-02-23 2011-12-16 Qualcomm Inc Semiconductor device with vias having more than one material

Also Published As

Publication number Publication date
CN104821308A (zh) 2015-08-05
CN104821308B (zh) 2018-10-16
US10083893B2 (en) 2018-09-25
US20150214134A1 (en) 2015-07-30
TW201530755A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
TWI601284B (zh) Semiconductor device and method of manufacturing semiconductor device
JP5360648B2 (ja) 導電性ビアの製造と充填のための方法、およびそのように形成された導電性ビア
JP4456027B2 (ja) 貫通導電体の製造方法
TWI611487B (zh) 半導體裝置及半導體裝置之製造方法
US8450619B2 (en) Current spreading in organic substrates
JP2007184553A (ja) 半導体装置及びその製造方法
JP5627835B2 (ja) 半導体装置および半導体装置の製造方法
JP6021441B2 (ja) 半導体装置
TW201508889A (zh) 半導體裝置及半導體裝置之製造方法
JP6446934B2 (ja) 導電材スルーホール基板及びその製造方法
JP6501044B1 (ja) 半導体装置、及び半導体装置の製造方法
JP6263859B2 (ja) 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP2007129030A (ja) 半導体装置及びその製造方法
JP6163436B2 (ja) 半導体装置および半導体装置の製造方法
JP6081387B2 (ja) 半導体装置および半導体装置の製造方法
JP6113679B2 (ja) 半導体装置
TWI587418B (zh) 半導體裝置及其製造方法
JP5891211B2 (ja) 半導体装置
JP6272431B2 (ja) 半導体装置およびその製造方法
KR20100059123A (ko) 적층 패키지 및 이의 제조 방법
JP2007305715A (ja) 配線基板の製造方法
JP6031746B2 (ja) 半導体装置の製造方法、半導体装置及び電子機器
JP4882350B2 (ja) 半導体装置の製造方法
JP2016045092A (ja) プローブカード及びそれを用いた半導体装置の製造方法
JP2016082124A (ja) バンプ電極、バンプ電極の製造方法