CN111081666A - 一种减小热应力的tsv结构及其形成方法 - Google Patents

一种减小热应力的tsv结构及其形成方法 Download PDF

Info

Publication number
CN111081666A
CN111081666A CN201911275743.9A CN201911275743A CN111081666A CN 111081666 A CN111081666 A CN 111081666A CN 201911275743 A CN201911275743 A CN 201911275743A CN 111081666 A CN111081666 A CN 111081666A
Authority
CN
China
Prior art keywords
layer
hole
silicon
column
substrate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911275743.9A
Other languages
English (en)
Inventor
吴罚
唐昭焕
朱克宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Center Co Ltd
Original Assignee
United Microelectronics Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Center Co Ltd filed Critical United Microelectronics Center Co Ltd
Priority to CN201911275743.9A priority Critical patent/CN111081666A/zh
Publication of CN111081666A publication Critical patent/CN111081666A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种减小热应力的TSV结构及其形成方法，包括：在晶圆的硅基衬底层一侧制作金属垫片层、绝缘介质层；在硅基衬底层内制作贯穿硅基衬底层的导通孔并在导通孔内填充阻挡层和电镀铜柱，形成具有空洞的通孔柱。所述通孔柱包括侧壁阻挡层和铜柱，所述铜柱内设置有封闭的空洞且其中填充有惰性气体以形成通孔柱自由变形的扩展区；所述通孔柱设于所述导通孔内并与其内侧壁接触，所述铜柱一端与所述金属垫片层电性接触。本发明的一种空洞TSV结构可以更有效地减小硅基底与铜柱之间的热应力，其形成方法具有工艺兼容性强、机械可靠性高的优点，广泛用于3D晶圆级封装领域。

Description

一种减小热应力的TSV结构及其形成方法
技术领域
本发明涉及一种硅通孔结构，具体涉及一种减小热应力的TSV结构及其形成方法。
背景技术
硅通孔(Through Silicon Via，简称TSV)是芯片之间或者晶圆之间通过在垂直方向上制作导通孔连接，从而实现芯片之间的互联。硅通孔技术相比于传统的封装技术，因具有三维方向堆叠密度大、封装后外形尺寸小、功耗低等优点成为目前最具潜力的电子封装技术，被广泛应用于各种高速电路以及小型化系统中。
传统的硅通孔是通过金属铜填充形成铜柱，并且利用二氧化硅作为铜与硅基底之间的绝缘层。由于铜和硅基底之间的热膨胀系数差异很大，当温度升高时，铜柱的热变形同步变大，从而挤压二氧化硅绝缘层和硅基底，产生较大的热应力，使硅通孔结构的稳定性变差，严重时甚至造成硅通孔不能实现芯片互联的功能。
现有技术的硅通孔结构分别利用空气和有机薄膜代替氧化硅作为绝缘介质，或利用金属铜层来代替传统的实心填充铜，这些方案也都可以一定程度地减小铜和硅基底之间的热应力，但是分别存在工艺制作不简洁、铜柱的热变形控制范围较小、硅通孔铜层表面隔离层金属材料成本高且连接易受隔离层材料的影响等缺点。
发明内容
针对现有技术中所存在的不足，本发明提供了一种减小热应力的TSV结构及其形成方法，用于解决传统技术中所存在的硅通孔随着温度升高，热应力较大，导致硅通孔稳定性差的缺点；还用于解决现有技术中所存在的工艺制作不简洁、铜柱的热变形自由区范围窄以及硅通孔连接不紧密的缺点。
为实现上述目的，本发明一方面采用了如下的技术方案：
一种减小热应力的TSV结构，包括硅基衬底层、绝缘介质层、金属垫片层和通孔柱，所述硅基衬底层内设有贯穿其两个侧面的导通孔，所述绝缘介质层和金属垫片层均设置于所述硅基衬底层的一侧，其中，所述通孔柱包括侧壁阻挡层和金属连接柱，所述金属连接柱内设置有封闭的空洞且其中填充有惰性气体以形成通孔柱自由变形的扩展区；所述通孔柱设于所述导通孔内并与其内侧壁接触，所述金属连接柱一端与所述金属垫片层电性接触。
另一方面，本发明还提出了一种减小热应力的TSV结构的形成方法，包括：
1)提供一片在硅基衬底层一侧依次制作有金属垫片层和绝缘介质层的硅晶圆；
2)在硅晶圆的硅基衬底层内构造贯穿且连通其相对两个侧面的导通孔；
3)在硅基衬底层的导通孔内制作通孔柱，所述通孔柱包括侧壁阻挡层和金属连接柱，所述金属连接柱内设置有封闭的空洞且其中填充有惰性气体以形成通孔柱自由变形的扩展区；所述通孔柱设于所述导通孔内并与其内侧壁接触，所述金属连接柱一端与所述金属垫片层电性接触。
相比于现有技术，本发明具有如下有益效果：
本发明的一种具有空洞的TSV结构，当温度升高时，空洞的存在给铜柱的热变形提供了较大的自由变形区域，铜柱的热变形力大部分首先挤压空洞里面的惰性气体，只有很小的一部分热变形力作用在二氧化硅绝缘层和硅基底的侧壁，从而有效地减小了硅基底与铜柱之间的热应力。
附图说明
图1为本发明实施例中TSV结构示意图；
图2为本发明实施例中TSV结构形成过程流程图。
在图中：10、保护介质层；11、金属间介质层；12、金属垫片层；13、硅基衬底层；14、铜柱；15、空洞；16、侧壁阻挡层。
具体实施方式
以下结合说明书附图对本发明作进一步详细说明，并给出具体实施方式。
参照图1，本发明提出了一种减小热应力的TSV结构，包括硅基衬底层13、绝缘介质层、金属垫片层12和通孔柱，所述硅基衬底层13内设有贯穿其两个侧面的导通孔，所述绝缘介质层和金属垫片层12均设置于所述硅基衬底层的一侧，其特征在于，所述通孔柱包括侧壁阻挡层16和金属连接柱，所述金属连接柱内设置有封闭的空洞15且其中填充有惰性气体以形成通孔柱自由变形的扩展区；所述通孔柱设于所述导通孔内并与其内侧壁接触，所述金属连接柱一端与所述金属垫片层12电性接触。
具体地，所述侧壁阻挡层16与硅基衬底层13的内侧壁接触，所述金属连接柱通过侧壁阻挡层16与硅基衬底层13隔开，所述空洞15分别与硅基衬底层13、金属垫片层12和外界隔开。
具体地，所述侧壁阻挡层16采用二氧化硅。
具体地，所述绝缘介质层包括金属间介质层11和保护介质层10，金属间介质层11和保护介质层10均可以采用二氧化硅、氮化硅或氮氧化硅材料制作而成；所述金属间介质层11位于所述保护介质层10与硅基衬底层13之间，且所述金属垫片层12位于所述金属间介质层11与硅基衬底层13之间。
优选地，所述金属垫片层12设置于硅基衬底层13一侧的中间位置，且其轴线与导通孔、金属连接柱的轴线保持一致；所述金属垫片层12与金属连接柱接触一端的径向面积大于所述导通孔在该侧的径向面积。
前述方案中，所述金属连接柱为铜柱14；TSV结构采用在二氧化硅作为隔离层的基础上增加了铜柱内的空洞，在工艺简单的情况下，利用空洞给铜柱提供了较大的自由变形区，当温度升高时，铜柱的热变形力大部分挤压空洞里面的惰性气体，从而减小了作用在二氧化硅绝缘层和硅基底侧壁的热变形力，有效地减小了硅基底与铜柱之间的热应力。
参照图2，本发明还提出了一种减小热应力的TSV结构的形成方法，包括：
1)提供一片在硅基衬底层一侧依次制作有金属垫片层12和绝缘介质层的硅晶圆；
2)在硅晶圆的硅基衬底层13内构造贯穿且连通其相对两个侧面的导通孔；
3)在硅基衬底层的导通孔内制作通孔柱，所述通孔柱包括侧壁阻挡层16和金属连接柱，所述金属连接柱内设置有封闭的空洞15且其中填充有惰性气体以形成通孔柱自由变形的扩展区；所述通孔柱设于所述导通孔内并与其内侧壁接触，所述金属连接柱一端与所述金属垫片层12电性接触。
具体地，所述绝缘介质层包含依次制作的金属间介质层11和保护介质层10。
具体地，所述导通孔是经过光刻和刻蚀工艺制作而成，且控制所述刻蚀工艺时间以裸露导通孔内的金属垫片层为止。
具体地，通孔柱的制作步骤包括：
1)利用氧化工艺并采用正硅酸乙酯材料在硅基衬底层的导通孔内生长侧壁阻挡层16；
2)在生长有侧壁阻挡层16的导通孔内利用物理气相沉积工艺淀积种子层，其次填充金属薄膜层，形成具有空洞结构的通孔柱雏形；
3)对通孔柱雏形进行化学机械研磨工艺，使其裸露出硅基衬底层13之齐平的通孔柱。
优选地，所述种子层可以采用Ta、TaN或Cu制作而成；所述金属薄膜层采用电镀铜层的方法制作而成，且在电镀过程中通过控制生长剂和抑制剂的比例，使铜层提前封口，从而形成铜柱14内封闭的空洞15；特别之处在于，需严格控制工艺过程，以使经过化学机械研磨工艺后，所述空洞15分别与硅基衬底层13、金属垫片层12和外界隔开。
前述方案中，淀积、光刻、刻蚀、电镀和化学机械研磨等工艺都是常规的工艺手段和采用常规可得的工艺材料，与现有的半导体工艺兼容强、机械可靠性高，节约成本。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (11)

1.一种减小热应力的TSV结构，包括硅基衬底层、绝缘介质层、金属垫片层和通孔柱，所述硅基衬底层内设有贯穿其两个侧面的导通孔，所述绝缘介质层和金属垫片层均设置于所述硅基衬底层的一侧，其特征在于，所述通孔柱包括侧壁阻挡层和金属连接柱，所述金属连接柱内设置有封闭的空洞且其中填充有惰性气体以形成通孔柱自由变形的扩展区；所述通孔柱设于所述导通孔内并与其内侧壁接触，所述金属连接柱一端与所述金属垫片层电性接触。
2.根据权利要求1所述的一种减小热应力的TSV结构，其特征在于，所述侧壁阻挡层与硅基衬底层的内侧壁接触，所述金属连接柱通过侧壁阻挡层与硅基衬底层隔开，所述空洞分别与硅基衬底层、金属垫片层和外界隔开。
3.根据权利要求2所述的一种减小热应力的TSV结构，其特征在于，所述侧壁阻挡层采用二氧化硅。
4.根据权利要求1所述的一种减小热应力的TSV结构，其特征在于，所述绝缘介质层包括金属间介质层和保护介质层，且其均采用二氧化硅、氮化硅或氮氧化硅材料；所述金属间介质层位于所述保护介质层与硅基衬底层之间，且所述金属垫片层位于所述金属间介质层与硅基衬底层之间。
5.一种权利要求1-4任一项所述减小热应力的TSV结构的形成方法，其特征在于，包括：
S1、提供一片在硅基衬底层一侧依次制作有金属垫片层和绝缘介质层的硅晶圆；
S2、在硅晶圆的硅基衬底层内构造贯穿且连通其相对两个侧面的导通孔；
S3、在硅基衬底层的导通孔内制作通孔柱，所述通孔柱包括侧壁阻挡层和金属连接柱，所述金属连接柱内设置有封闭的空洞且其中填充有惰性气体以形成通孔柱自由变形的扩展区；所述通孔柱设于所述导通孔内并与其内侧壁接触，所述金属连接柱一端与所述金属垫片层电性接触。
6.根据权利要求5所述的形成方法，其特征在于，所述绝缘介质层包含依次制作的金属间介质层和保护介质层。
7.根据权利要求5所述的形成方法，其特征在于，所述导通孔是经过光刻和刻蚀工艺制作而成，且控制所述刻蚀工艺时间以裸露导通孔内的金属垫片层为止。
8.根据权利要求5所述的形成方法，其特征在于，所述S3中，通孔柱的制作步骤包括：
S01、利用氧化工艺在硅基衬底层的导通孔内生长侧壁阻挡层；
S02、在生长侧壁阻挡层的导通孔内利用物理气相沉积工艺淀积种子层，其次填充金属薄膜层，形成具有空洞的通孔柱雏形；
S03、对通孔柱雏形进行化学机械研磨工艺，使其裸露出硅基衬底层和与之齐平的通孔柱。
9.根据权利要求8所述的形成方法，其特征在于，所述侧壁阻挡层为采用正硅酸乙酯材料制作的二氧化硅。
10.根据权利要求8所述的形成方法，其特征在于，所述种子层采用Ta、TaN或Cu。
11.根据权利要求8所述的形成方法，其特征在于，所述金属薄膜层采用电镀铜层的方法制作而成，且在电镀过程中通过控制生长剂和抑制剂的比例，使铜层提前封口，从而形成铜柱内封闭的空洞。
CN201911275743.9A 2019-12-12 2019-12-12 一种减小热应力的tsv结构及其形成方法 Pending CN111081666A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911275743.9A CN111081666A (zh) 2019-12-12 2019-12-12 一种减小热应力的tsv结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911275743.9A CN111081666A (zh) 2019-12-12 2019-12-12 一种减小热应力的tsv结构及其形成方法

Publications (1)

Publication Number Publication Date
CN111081666A true CN111081666A (zh) 2020-04-28

Family

ID=70314143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911275743.9A Pending CN111081666A (zh) 2019-12-12 2019-12-12 一种减小热应力的tsv结构及其形成方法

Country Status (1)

Country Link
CN (1) CN111081666A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592965A (zh) * 2001-12-19 2005-03-09 国际商业机器公司 利用垂直连接的芯片和晶片集成工艺
CN1684256A (zh) * 2003-12-05 2005-10-19 国际商业机器公司 具有导电穿透通道的硅芯片载体及其制造方法
US20090321796A1 (en) * 2008-06-26 2009-12-31 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2012142414A (ja) * 2010-12-28 2012-07-26 Panasonic Corp 半導体装置及びその製造方法並びにそれを用いた積層型半導体装置
CN104821308A (zh) * 2014-01-30 2015-08-05 株式会社东芝 半导体装置以及半导体装置的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592965A (zh) * 2001-12-19 2005-03-09 国际商业机器公司 利用垂直连接的芯片和晶片集成工艺
CN1684256A (zh) * 2003-12-05 2005-10-19 国际商业机器公司 具有导电穿透通道的硅芯片载体及其制造方法
US20090321796A1 (en) * 2008-06-26 2009-12-31 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2012142414A (ja) * 2010-12-28 2012-07-26 Panasonic Corp 半導体装置及びその製造方法並びにそれを用いた積層型半導体装置
CN104821308A (zh) * 2014-01-30 2015-08-05 株式会社东芝 半导体装置以及半导体装置的制造方法

Similar Documents

Publication Publication Date Title
US11244920B2 (en) Method and structures for low temperature device bonding
US20200035641A1 (en) Post cmp processing for hybrid bonding
EP2436031B1 (en) Method of forming through-substrate vias
US9735090B2 (en) Integrated circuit devices having through-silicon vias and methods of manufacturing such devices
US20110171582A1 (en) Three Dimensional Integration With Through Silicon Vias Having Multiple Diameters
US7696064B2 (en) Methods for forming a through via
CN102208363A (zh) 一种形成穿透硅通孔的方法
CN102749167A (zh) 一种含有硅通孔的压力传感器封装结构
US20120061794A1 (en) Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods
CN112599491A (zh) 基于低热应力硅通孔的硅基板
SG188195A1 (en) Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods
CN111081666A (zh) 一种减小热应力的tsv结构及其形成方法
US20150017798A1 (en) Method of manufacturing through-silicon-via
CN111081632A (zh) 一种减小热应力的硅通孔结构及其制造方法
US9237650B2 (en) Forming of an electric connection of the via type
US20220077079A1 (en) Chip and memory
US11967612B2 (en) Method of manufacturing semiconductor structure
CN107644836A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN116454020B (zh) 一种埋入式高平坦性的tgv互连工艺及tgv互连结构
CN113178395B (zh) 多层堆叠模组层间互联工艺
US20240234497A1 (en) Method of manufacturing semiconductor structure
CN108615704B (zh) 一种硅通孔互连的制作工艺、由此形成的硅通孔互连结构及其应用
CN118248559A (zh) 一种平面铜布线互联做鳍式垂直interposer的工艺
Sakuma 3D Integration Technology with TSV and IMC Bonding
KR101804837B1 (ko) 비어 전극의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200428

RJ01 Rejection of invention patent application after publication