JP2016082124A - バンプ電極、バンプ電極の製造方法 - Google Patents
バンプ電極、バンプ電極の製造方法 Download PDFInfo
- Publication number
- JP2016082124A JP2016082124A JP2014213593A JP2014213593A JP2016082124A JP 2016082124 A JP2016082124 A JP 2016082124A JP 2014213593 A JP2014213593 A JP 2014213593A JP 2014213593 A JP2014213593 A JP 2014213593A JP 2016082124 A JP2016082124 A JP 2016082124A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- bump electrode
- hole
- substrate
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】新たな構造のバンプ電極を提供する。また、このような新たな構造のバンプ電極の製造方法を提供する。【解決手段】基板10と、銅を用い基板10の上に設けられた第1導電層23と、ニッケルを用い第1導電層23の上に設けられた第2導電層24と、スズを含み、第2導電層24の上に設けられた半田バンプ30と、を有し、第2導電層24は、第1導電層23に達する貫通孔24xが設けられ、第1導電層23は、貫通孔24xと重なる凹部23xが設けられ、半田バンプ30は、貫通孔24xおよび凹部23xを充填し第1導電層23と接しており、凹部23xは、基板10の法線方向からの視野において、貫通孔24xよりも開口径が大きいバンプ電極1。【選択図】図1
Description
本発明は、バンプ電極、バンプ電極の製造方法に関するものである。
従来、銅(Cu)を形成材料とした第1導電層を有する電極パッドと、半田ボールと、を接続した電極構造(バンプ電極)が知られている(例えば、特許文献1,2参照)。このようなバンプ電極は、例えば、BGA(Ball grid array)構造を有する半導体パッケージに採用されている。
このようなバンプ電極の製造においては、電極パッドと半田ボールとを接触させ加熱することで、電極パッドと半田ボールとを接続する。その際、電極パッドと半田ボールとの界面において、半田に含まれるスズ(Sn)と電極パッドのCuとが合金を生成することが知られている。生成される合金は、半田ボールと電極パッドとの良好な導通を確保するとともに、半田ボールと電極パッドとの機械的強度を確保するために寄与する。
しかし、上記合金の生成反応が進行すると、第1導電層のCuを消費するため、第1導電層が薄膜化してしまう。このように第1導電層が薄膜化すると、半田ボールと電極パッドとの接合部の剥離を招くおそれがある。
一方で、上記電極構造を有する装置の製造工程においては、リフロー工程や、他の部品の実装、さらに実装した部品の除去と再実装(手直し、リワーク)など、複数回(例えば3回以上)の熱処理が想定される。これら複数回の熱処理のそれぞれで、上記合金生成反応が進行するため、第1導電層の薄膜化が進行し、上述したような接合部の剥離という不具合を生じやすい。
上記事情を考慮すると、第1導電層を厚く(例えば5μm以上)形成しておくことで、合金生成反応に伴う上記不具合を抑制することが考えられる。このような厚い第1導電層を有する電極パッドでは、複数回の熱処理で合金反応が進行したとしても第1導電層が消失するほどCuを消費することがなく、上記不具合を抑制することができる。
しかし、電極パッドの第1導電層を厚く成膜すると、種々の新たな不具合が想定される。
まず、厚い第1導電層をスパッタで形成しようとすると、長時間のスパッタ処理による温度上昇で、第1導電層を形成する対象物(例えば、シリコン基板やウエハ)に熱による応力が加わり、反りが生じるおそれがある。このような反りは、後段の製造工程における種々のエラーの要因となる。
まず、厚い第1導電層をスパッタで形成しようとすると、長時間のスパッタ処理による温度上昇で、第1導電層を形成する対象物(例えば、シリコン基板やウエハ)に熱による応力が加わり、反りが生じるおそれがある。このような反りは、後段の製造工程における種々のエラーの要因となる。
また、対象物を十分に冷却したり、成膜レートを抑制したりすることで、上記反りを抑制することが考えられるが、タクトタイムの増加につながる。さらに、スパッタ処理とめっき処理とを組み合わせ、第1導電層を厚膜化する方法も考えられるが、そもそも厚い第1導電層とすると、加工時間が長くなり、生産性の低下につながる。また、スパッタ装置の他に、めっき処理のための設備が必要となる。
そのため、電極パッドの第1導電層を厚くすることなく、上記接合部の剥離を抑制することが可能な技術が求められていた。
本発明はこのような事情に鑑みてなされたものであって、新たな構造のバンプ電極を提供することを目的とする。また、このような新たな構造のバンプ電極の製造方法を提供することをあわせて目的とする。
上記の課題を解決するため、本発明の一態様は、基板と、銅を用い前記基板の上に設けられた第1導電層と、ニッケルを用い前記第1導電層の上に設けられた第2導電層と、スズを含み、前記第2導電層の上に設けられた半田バンプと、を有し、前記第2導電層は、前記第1導電層に達する貫通孔が設けられ、前記第1導電層は、前記貫通孔と重なる凹部が設けられ、前記半田バンプは、前記貫通孔および前記凹部を充填し前記第1導電層と接しており、前記凹部は、前記基板の法線方向からの視野において、前記貫通孔よりも開口径が大きいバンプ電極を提供する。
本発明の一態様においては、ニッケルを用い前記基板と前記第1導電層との間に設けられた第3導電層とを有する構成としてもよい。
本発明の一態様は、銅を用いて形成された第1導電層と、ニッケルを用い前記第1導電層の上に形成された第2導電層と、を有する基板において、前記第2導電層に設けられた貫通孔を介して前記第1導電層をウェットエッチングし凹部を形成する工程と、前記貫通孔を覆ってスズを含む半田を配置する工程と、前記半田を配置した前記基板を加熱し、半田バンプを形成する工程と、を有し、前記凹部を形成する工程では、銅のエッチングレートがニッケルのエッチングレートよりも大きいエッチング液を用いて前記第1導電層をエッチングするバンプ電極の製造方法を提供する。
本発明の一態様においては、前記凹部を形成する工程に先立って、前記第2導電層に前記貫通孔を形成する工程を有する製造方法としてもよい。
本発明の一態様においては、前記エッチング液は、銅を選択的にエッチングする製造方法としてもよい。
本発明の一態様においては、銅およびニッケルをエッチング可能なエッチング液を用いて、前記貫通孔を形成する工程と前記凹部と形成する工程とを実施する製造方法としてもよい。
本発明によれば、新たな構造のバンプ電極を提供することができる。また、このような新たな構造のバンプ電極の製造方法を提供することができる。
以下、図1〜図5を参照しながら、本発明の実施形態に係るバンプ電極、バンプ電極の製造方法、電子機器、電極基板について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせてある。
[バンプ電極]
図1は、本実施形態に係るバンプ電極を示す概略断面図である。図に示すように、バンプ電極1は、基板10と、基板10上に設けられたUBM(under ball metal)層20と、UBM層20上に設けられた半田バンプ30と、を有している。本実施形態のバンプ電極は、例えば、BGA構造を有する半導体パッケージの下部電極を構成している。
図1は、本実施形態に係るバンプ電極を示す概略断面図である。図に示すように、バンプ電極1は、基板10と、基板10上に設けられたUBM(under ball metal)層20と、UBM層20上に設けられた半田バンプ30と、を有している。本実施形態のバンプ電極は、例えば、BGA構造を有する半導体パッケージの下部電極を構成している。
基板10は、基板本体11と絶縁層12とを有している。
基板本体11は、用途に応じて種々のものを採用することができる。本実施形態のバンプ電極1を半導体パッケージに採用する場合には、基板本体11は半導体基板である。
基板本体11は、用途に応じて種々のものを採用することができる。本実施形態のバンプ電極1を半導体パッケージに採用する場合には、基板本体11は半導体基板である。
絶縁層12は、形成材料としてSiO2やAl2O3など通常知られたものを採用することができる。絶縁層12は、これらの形成材料を用いて、スパッタ、蒸着、CVDなど種々の方法により形成することができる。
UBM層20は、基板10上に設けられた密着層21と、密着層21上に設けられた第3導電層22と、第3導電層22上に設けられた第1導電層23と、第1導電層23上に設けられた第2導電層24と、を有している。
密着層21は、基板10および第3導電層22の両方に対して良好な密着性を有する材料を用いて形成される。密着層21を介して基板10上に第3導電層22を形成することで、第3導電層22の剥離を抑制することができる。密着層21は、例えばTiを形成材料としている。密着層21の層厚は、例えば0.18μmである。
第3導電層22は、ニッケル(Ni)を用い密着層21の上に設けられている。第3導電層22の層厚は、例えば0.5μm〜1μmである。
第1導電層23は、Cuを用い第3導電層22の上に設けられている。本実施形態の第1導電層23には、断面視において複数(図では3つ)の凹部23xが設けられている。第1導電層23の層厚は、例えば0.8μm〜2μmである。
第2導電層24は、Niを用い第1導電層23の表面を覆って設けられている。本実施形態の第2導電層24には、断面視において複数(図では3つ)の貫通孔24xが設けられている。第2導電層24の層厚は、例えば1μm〜2μmである。
第2導電層24の貫通孔24xは、第1導電層23の凹部23xと連通している。凹部23xの開口径W2は、基板10の法線方向からの視野において、貫通孔24xの開口径W1よりも大きく形成されている。そのため、貫通孔24xでは、第1導電層23の端部から第2導電層24が庇状に張り出した構成となっている。
UBM層20の厚みは、例えば2.5μm以上6μm未満となるように制御する。
半田バンプ30は、通常知られた半田を用いて設けられている。用いる半田にはSnが含まれている。半田バンプ30の幅(図中、符号Wで示す)は、例えば200μm〜300μm程度である。
半田バンプ30は、一部が貫通孔24xおよび凹部23xを充填し、第1導電層23と接している。そのため、半田バンプ30は、第1導電層23の端部から庇状に張り出した第2導電層24の下に回り込む構成となっている。
また、半田バンプ30は、第3導電層22または第2導電層24と接する部分において、半田に含まれるSnと、第3導電層22または第2導電層24の形成材料であるNiとの合金を生成している。
また、半田バンプ30は、第1導電層23と接する部分において、半田に含まれるSnと、第1導電層23の形成材料であるCuとの合金を生成している。生成される合金は、半田バンプ30と第1導電層23との良好な導通を確保するとともに、半田バンプ30と第1導電層23との機械的強度を確保するために寄与する。
このような構成のバンプ電極1においては、半田バンプ30を剥離させる方向に応力が加わった場合、半田バンプ30のうち、庇状に張り出した第2導電層24の下に回り込む部分が第2導電層24に引っかかり、半田バンプ30の剥離を妨げる。そのため、本実施形態のバンプ電極1では、半田バンプ30と第1導電層23との良好な導通が確保されるとともに、機械的強度が確保され、信頼性が高いバンプ電極1とすることができる。
なお、以下の説明では、このように半田バンプ30の一部が第2導電層24に引っかかり剥離強度が増す作用効果のことを「アンカー効果」と称する。
なお、以下の説明では、このように半田バンプ30の一部が第2導電層24に引っかかり剥離強度が増す作用効果のことを「アンカー効果」と称する。
さらに、貫通孔24xおよび凹部23xが複数箇所に形成されるため、複数箇所で半田バンプ30と第1導電層23とが強固に結合する。
したがって、以上のような構成のバンプ電極1によれば、良好な導通を確保するとともに、アンカー効果により破損が抑制され信頼性が高いものとなる。
なお、本実施形態のバンプ電極1の「複数の貫通孔24x」や「複数の凹部23x」における「複数」とは、図1のような断面視野において認識される貫通孔24xや凹部23xに数に応じた表現である。そのため、平面視した時に貫通孔24xや凹部23xが複数である必要はない。
図2,3は、バンプ電極1の一例を示す平面図であり、第1導電層23および第2導電層24のみ示した図である。基板10、第3導電層22、半田バンプ30など他の構成は図示を省略している。
図2(a)の第1導電層23では、格子状に連続した1つの凹部23xが設けられている。第2導電層24にも同様に、格子状に連続した1つの貫通孔24xが設けられている。
図2(b)の第1導電層23では、3×3のマトリクス状に配列した複数の凹部23xが設けられている。また、第2導電層24にも同様に、3×3のマトリクス状に配列した複数の貫通孔24xが設けられている。
図3(a)の第1導電層23では、平行に形成された3本の凹部23a、23b、23cと、3本の凹部23a、23b、23cと直交して設けられた凹部23dと、が重なり連続した1つの凹部23xが設けられている。また、第2導電層24にも同様に、凹部23xと相似形状の貫通孔24xが設けられている。
図3(b)の第1導電層23では、平行に形成された3本の凹部23a、23b、23cと、2本の凹部23a、23bの一端を接続する凹部23eと、2本の凹部23b,23cの他端を接続する凹部23fと、からなり連続した1つの凹部23xが設けられている。また、第2導電層24にも同様に、凹部23xと相似形状の貫通孔24xが設けられている。
ここで、図2(a)における線分A−Aの矢視断面図と、図2(b)における線分B−Bの矢視断面図と、図3(a)における線分C−Cの矢視断面図と、図3(b)における線分D−Dの矢視断面図とは、いずれも図1に示した断面図と同じものとなる。本実施形態のバンプ電極においては、図2(a)(b)、図3(a)(b)いずれの構成も採用することができる。
なお、図2(a)、図3(a)(b)に示した第1導電層23は、いずれも連続した1つの凹部23を有する構成となっているが、図2(a)に示した第1導電層23では、周囲を凹部23xに囲まれ、島状に孤立した第1導電層23αが2×2のマトリクス状に設けられている。このような第1導電層23αは、外部応力により第3導電層22から剥離するおそれがある。
一方、図3(a)(b)に示した構成では、図2(a)のように孤立して設けられた第1導電層23αがない。そのため、図3(a)(b)に示す構成のほうが、図2(a)に示す構成よりも強度が高いと考えられ好ましい。
[バンプ電極の製造方法]
図4は、本実施形態のバンプ電極の製造方法を示す工程図である。
まず、図4(a)に示すように、基板10上にTiを形成材料とする密着層21、Niを形成材料とする第3導電層22、Cuを形成材料とする第1導電層23A、Niを形成材料とする第2導電層24Aを順次積層し、UBM層20Aを形成する。各層の積層は、スパッタ法を用いて行い、密着層21を0.2μm、第3導電層22を0.5μm、第1導電層23Aを0.8μm、第2導電層24Aを1.0μm形成する。
図4は、本実施形態のバンプ電極の製造方法を示す工程図である。
まず、図4(a)に示すように、基板10上にTiを形成材料とする密着層21、Niを形成材料とする第3導電層22、Cuを形成材料とする第1導電層23A、Niを形成材料とする第2導電層24Aを順次積層し、UBM層20Aを形成する。各層の積層は、スパッタ法を用いて行い、密着層21を0.2μm、第3導電層22を0.5μm、第1導電層23Aを0.8μm、第2導電層24Aを1.0μm形成する。
このようなUBM層20Aは、5μm〜6μm程度の第1導電層を形成していた従来のバンプ電極と比べて、スパッタ処理による基板10の温度上昇が抑制され、反りが抑制される。また、従来の構成よりも短時間でUBM層20Aを形成することができる。
次いで、図4(b)に示すように、マスクを介したウェットエッチングにより、選択的に複数の貫通孔24x、および複数の貫通孔24xとそれぞれ重なる複数の凹部23xを形成し、電極基板2を得る。マスクパターンは、通常知られたフォトリソグラフィ法を用いて形成することができる。
その際、エッチング液として、CuのエッチングレートがNiのエッチングレートよりも大きいものであって、CuおよびNiをいずれもエッチング可能なものを用い、貫通孔24xを形成する工程と凹部23xと形成する工程とを連続して実施する。
このウェットエッチングにおいては、CuとNiとのエッチングレートの違いにより、第2導電層24のサイドエッチよりも第1導電層23のサイドエッチの方が多く進行する。その結果、貫通孔24xにおいて第1導電層23の端部から庇状に張り出した第2導電層24が形成される。
なお、図では凹部23xが第1導電層23を貫通し、底部から密着層21が露出することとしているが、凹部23xが第1導電層23を貫通することなく、凹部23xの底部に第1導電層23が存在することとしてもよい。得られる電極基板2は、本発明における「電極基板」に該当する。
次いで、図4(c)に示すように、貫通孔24xを覆ってSnを含む半田30Aを配置する。半田30Aとしては、例えば、JIS−Z−3282(2006)に記載された鉛含有はんだや、鉛フリーはんだを用いることができる。貫通孔24xを覆うことができれば、溶融した半田を配置してもよく、半田ボールを配置してもよい。
次いで、半田30Aを配置した基板10を、例えばピーク温度265℃、220℃以上の時間を60秒保持して加熱し、半田バンプ30を形成する。この加熱により、半田30Aが流動し、第1導電層23の端部から庇状に張り出した第2導電層24の下(図中、符号αで示す)に回り込む。
また、半田30Aと第1導電層23との界面においては、半田30Aに含まれるSnと、第1導電層23の形成材料であるCuとの合金生成反応が進行する。さらに半田30Aと第3導電層22および半田30Aと第2導電層24との界面においては、半田30Aに含まれるSnと、第3導電層22、第2導電層24の形成材料であるNiとの合金生成反応が進行する。
以上のようにして、本実施形態のバンプ電極1を形成することができる。
以上のようにして、本実施形態のバンプ電極1を形成することができる。
以上のような構成のバンプ電極の製造方法によれば、信頼性が高いバンプ電極を容易に製造することができる。
また、以上のような構成の電極基板を用いれば、信頼性が高いバンプ電極が容易に得られる。
なお、本実施形態においては、UBM層20には第3導電層22を形成することとしたが、第3導電層22を設けない構成としても、本発明の効果を得ることができる。
また、本実施形態においては、CuおよびNiをいずれもエッチング可能なエッチング液を用い、貫通孔24xを形成する工程と凹部23xと形成する工程とを連続して実施することとしたが、もちろん、貫通孔24xを形成する工程と、凹部23xと形成する工程とを段階的に実施してもよい。
図5は、バンプ電極の製造方法の変形例を示す工程図である。
まず、図5(a)に示すように、第2導電層24に貫通孔24xを形成する。貫通孔24xの形成方法はエッチングであってもよく、第2導電層24Aを形成する前に予め貫通孔24xに対応するマスクを形成しておき、第2導電層24Aの形成後に当該マスクを除去する、いわゆるリフトオフ法であってもよい。
まず、図5(a)に示すように、第2導電層24に貫通孔24xを形成する。貫通孔24xの形成方法はエッチングであってもよく、第2導電層24Aを形成する前に予め貫通孔24xに対応するマスクを形成しておき、第2導電層24Aの形成後に当該マスクを除去する、いわゆるリフトオフ法であってもよい。
次いで、図5(b)に示すように、第1導電層23をウェットエッチングし、凹部23xを形成する。この場合、凹部23xを形成するためのエッチング液として、上述のバンプ電極の製造方法で説明したようなエッチング液を用いることとしてもよく、Cuを選択的にエッチングする高選択のエッチング液を用いることとしてもよい。このような高選択のエッチング液を用いて凹部23xを形成すると、凹部23xの形成時にNi製の第3導電層22をエッチングしてしまうことがなく好ましい。
上述したようなバンプ電極や、バンプ電極の製造方法で製造したバンプ電極は、例えば、BGA構造を有する半導体パッケージ(電子部品)に採用することができる。
また、このような電子部品、およびこのような電子部品を実装する電子機器においては、バンプ電極から半田バンプが剥離しにくく、信頼性が高いものとなる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
1…バンプ電極、2…電極基板、24,24A…第2導電層、10…基板、11…基板本体、12…絶縁層、20,20A…UBM層、21…密着層、22…第3導電層、23,23A…第1導電層、23x…凹部、24x…貫通孔、30…半田バンプ、30A…半田、W1…貫通孔24xの開口径、W2…凹部23xの開口径
Claims (6)
- 基板と、
銅を用い前記基板の上に設けられた第1導電層と、
ニッケルを用い前記第1導電層の上に設けられた第2導電層と、
スズを含み、前記第2導電層の上に設けられた半田バンプと、を有し、
前記第2導電層は、前記第1導電層に達する貫通孔が設けられ、
前記第1導電層は、前記貫通孔と重なる凹部が設けられ、
前記半田バンプは、前記貫通孔および前記凹部を充填し前記第1導電層と接しており、
前記凹部は、前記基板の法線方向からの視野において、前記貫通孔よりも開口径が大きいバンプ電極。 - ニッケルを用い前記基板と前記第1導電層との間に設けられた第3導電層とを有する請求項1に記載のバンプ電極。
- 銅を用いて形成された第1導電層と、ニッケルを用い前記第1導電層の上に形成された第2導電層と、を有する基板において、前記第2導電層に設けられた貫通孔を介して前記第1導電層をウェットエッチングし凹部を形成する工程と、
前記貫通孔を覆ってスズを含む半田を配置する工程と、
前記半田を配置した前記基板を加熱し、半田バンプを形成する工程と、を有し、
前記凹部を形成する工程では、銅のエッチングレートがニッケルのエッチングレートよりも大きいエッチング液を用いて前記第1導電層をエッチングするバンプ電極の製造方法。 - 前記凹部を形成する工程に先立って、前記第2導電層に前記貫通孔を形成する工程を有する請求項3に記載のバンプ電極の製造方法。
- 前記エッチング液は、銅を選択的にエッチングする請求項4に記載のバンプ電極の製造方法。
- 銅およびニッケルをエッチング可能なエッチング液を用いて、前記貫通孔を形成する工程と前記凹部と形成する工程とを実施する請求項4に記載のバンプ電極の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014213593A JP2016082124A (ja) | 2014-10-20 | 2014-10-20 | バンプ電極、バンプ電極の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014213593A JP2016082124A (ja) | 2014-10-20 | 2014-10-20 | バンプ電極、バンプ電極の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016082124A true JP2016082124A (ja) | 2016-05-16 |
Family
ID=55958996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014213593A Pending JP2016082124A (ja) | 2014-10-20 | 2014-10-20 | バンプ電極、バンプ電極の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016082124A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023053412A1 (ja) * | 2021-09-30 | 2023-04-06 | 株式会社メイコー | はんだ実装用ランドを有する基板 |
-
2014
- 2014-10-20 JP JP2014213593A patent/JP2016082124A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023053412A1 (ja) * | 2021-09-30 | 2023-04-06 | 株式会社メイコー | はんだ実装用ランドを有する基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5808586B2 (ja) | インターポーザの製造方法 | |
JP5602584B2 (ja) | 配線基板及びその製造方法 | |
JP4787559B2 (ja) | 半導体装置およびその製造方法 | |
JP6406975B2 (ja) | 半導体素子および半導体装置 | |
JP6130312B2 (ja) | 半導体装置及びその製造方法 | |
US8450619B2 (en) | Current spreading in organic substrates | |
JP2009044161A (ja) | 貫通配線基板の製造方法 | |
KR102578794B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US10141279B2 (en) | Semiconductor device and manufacturing method for semiconductor device | |
JP5385452B2 (ja) | 半導体装置の製造方法 | |
US8304665B2 (en) | Package substrate having landless conductive traces | |
JP2012248754A (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP2016082124A (ja) | バンプ電極、バンプ電極の製造方法 | |
JP4693855B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP6137454B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006073805A (ja) | 半導体装置 | |
US20120126397A1 (en) | Semiconductor substrate and method thereof | |
JP2011071175A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5633095B2 (ja) | 半導体パッケージの製造方法および半導体パッケージ | |
JP2016058692A (ja) | バンプ電極、バンプ電極の製造方法、電子機器および電極基板 | |
JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2016086008A (ja) | バンプ電極、電子部品および電子機器 | |
KR101011931B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP4868379B2 (ja) | 半導体素子およびその製造方法 | |
JP6094290B2 (ja) | 半導体装置及びその製造方法 |