JP2016058692A - バンプ電極、バンプ電極の製造方法、電子機器および電極基板 - Google Patents
バンプ電極、バンプ電極の製造方法、電子機器および電極基板 Download PDFInfo
- Publication number
- JP2016058692A JP2016058692A JP2014186388A JP2014186388A JP2016058692A JP 2016058692 A JP2016058692 A JP 2016058692A JP 2014186388 A JP2014186388 A JP 2014186388A JP 2014186388 A JP2014186388 A JP 2014186388A JP 2016058692 A JP2016058692 A JP 2016058692A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- hole
- substrate
- bump electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】新たな構造のバンプ電極、バンプ電極の製造方法、電子機器および電極基板を提供する。
【解決手段】基板10と、銅またはニッケルを含む形成材料を用い、基板10上に設けられた導電層22と、導電層22上に設けられた保護層23と、スズを含み保護層23上に設けられた半田バンプ30と、を有し、保護層23は、導電層22と平面的に重なる位置に導電層22に達する貫通孔23xが設けられ、導電層22は、貫通孔23xと重なる貫通孔22xが設けられ、半田バンプ30は、貫通孔23xおよび貫通孔22xを充填し導電層22と接しており、導電層22は、銅やニッケルを含む形成材料からなる第1領域22aと、銅やニッケルとスズとの合金からなる第2領域22bと、を有し、断面視したとき第2領域22bに挟持された第1領域22aを有するバンプ電極1。
【選択図】図1
【解決手段】基板10と、銅またはニッケルを含む形成材料を用い、基板10上に設けられた導電層22と、導電層22上に設けられた保護層23と、スズを含み保護層23上に設けられた半田バンプ30と、を有し、保護層23は、導電層22と平面的に重なる位置に導電層22に達する貫通孔23xが設けられ、導電層22は、貫通孔23xと重なる貫通孔22xが設けられ、半田バンプ30は、貫通孔23xおよび貫通孔22xを充填し導電層22と接しており、導電層22は、銅やニッケルを含む形成材料からなる第1領域22aと、銅やニッケルとスズとの合金からなる第2領域22bと、を有し、断面視したとき第2領域22bに挟持された第1領域22aを有するバンプ電極1。
【選択図】図1
Description
本発明は、バンプ電極、バンプ電極の製造方法、電子機器および電極基板に関するものである。
従来、銅(Cu)やニッケル(Ni)を形成材料とした導電層を有する電極パッドと、半田ボールと、を接続した電極構造(バンプ電極)が知られている(例えば、特許文献1,2参照)。このようなバンプ電極は、例えば、BGA(Ball grid array)構造を有する半導体パッケージに採用されている。
このようなバンプ電極の製造では、電極パッドと半田ボールとを接触させ加熱することで、電極パッドと半田ボールとを接続する。その際、電極パッドと半田ボールとの界面において、半田に含まれるスズ(Sn)と電極パッドのCuやNiとが合金を生成することが知られている。例えば、SnとCuとの合金は、化学量論的組成によればCu6Sn5である。生成される合金は、半田ボールと電極パッドとの良好な導通を確保するとともに、半田ボールと電極パッドとの機械的強度を確保するために寄与する。
一般に、半田ボールの体積は、電極パッドの体積と比べて十分に大きい。そのため、上記合金の生成反応が進行すると、電極パッドから供給されるCuが先に消費し尽くされ、Cu6Sn5という化学量論通りの合金の生成が困難、すなわちCuが不足した合金を生成する反応が進行する。発明者の知見によれば、このようなCuが不足した合金は、Cu6Sn5よりも機械的強度が劣るため、バンプ電極においてこのようなCuが不足した合金が生成すると、半田ボールと電極パッドとの接合部の剥離を招くおそれがある。
一方で、上記電極構造を有する装置の製造工程においては、リフロー工程や、他の部品の実装、さらに実装した部品の除去と再実装(手直し、リワーク)など、複数回(例えば3回以上)の熱処理が想定される。これら複数回の熱処理のそれぞれで、上記合金生成反応が進行する。
上記事情を考慮すると、製造工程においてCuやNiが不足した合金の生成を抑制するために、電極パッドの導電層を厚く(例えば5μm以上)形成しておく構成が考えられる。このような厚い導電層を有する電極パッドでは、複数回の熱処理で合金反応が進行したとしてもCuやNiの不足を抑制することができる。
しかし、電極パッドの導電層を厚く成膜すると、種々の不具合が想定される。
まず、厚い導電層をスパッタで形成しようとすると、長時間のスパッタ処理による温度上昇で、導電層を形成する対象物(例えば、シリコン基板やウエハ)に熱による応力が加わり、反りが生じるおそれがある。このような反りは、後段の製造工程における種々のエラーの要因となる。
まず、厚い導電層をスパッタで形成しようとすると、長時間のスパッタ処理による温度上昇で、導電層を形成する対象物(例えば、シリコン基板やウエハ)に熱による応力が加わり、反りが生じるおそれがある。このような反りは、後段の製造工程における種々のエラーの要因となる。
また、対象物を十分に冷却したり、成膜レートを抑制したりすることで、上記反りを抑制することが考えられるが、タクトタイムの増加につながる。さらに、スパッタ処理とめっき処理とを組み合わせ、導電層を厚膜化する方法も考えられるが、そもそも厚い導電層とすると、加工時間が長くなり、生産性の低下につながる。
そのため、電極パッドの導電層を厚くすることなく、化学量論的組成からずれた組成の合金の生成を抑制することが可能な技術が求められていた。
本発明はこのような事情に鑑みてなされたものであって、新たな構造のバンプ電極を提供することを目的とする。また、このような新たな構造のバンプ電極の製造方法を提供することをあわせて目的とする。また、このような新たな構造のバンプ電極を有する電子部品を実装する電子機器を提供することをあわせて目的とする。また、このような新たな構造のバンプ電極を容易に形成可能な電極基板を提供することをあわせて目的とする。
上記の課題を解決するため、本発明の一態様は、基板と、銅またはニッケルの少なくとも一方の金属を含む形成材料を用い、前記基板の上に設けられた導電層と、前記導電層の上に設けられた保護層と、スズを含み、前記保護層の上であって且つ前記導電層と平面的に重なる位置に設けられた半田バンプと、を有し、前記保護層は、前記導電層と平面的に重なる位置に前記導電層に達する貫通孔が設けられ、前記導電層は、前記貫通孔と重なる孔部が設けられ、前記半田バンプは、前記貫通孔および前記孔部を充填し前記導電層と接しており、前記導電層は、前記形成材料からなる第1領域と、前記形成材料とスズとの合金からなる第2領域と、を有し、前記基板の面方向に断面視したとき前記第2領域に挟持された前記第1領域を有するバンプ電極を提供する。
本発明の一態様においては、前記導電層は、前記孔部に露出する面が、前記第2領域を構成する前記合金で覆われている構成としてもよい。
本発明の一態様においては、前記保護層は、TiNを形成材料とする構成としてもよい。
また、本発明の一態様は、銅またはニッケルの少なくとも一方の金属を含む形成材料を用いて形成された導電層と、前記導電層の上に設けられた保護層と、を有する基板において、前記導電層と平面的に重なる位置の前記保護層に貫通孔を形成するとともに、前記貫通孔と重なる前記導電層に孔部を形成する工程と、前記貫通孔を覆ってスズを含む半田を配置する工程と、前記半田を配置した前記基板を加熱し、半田バンプを形成する工程と、を有し、前記半田バンプを形成する工程では、前記孔部の内側壁から前記基板の面方向に、前記形成材料とスズとの合金からなる領域を形成するバンプ電極の製造方法を提供する。
本発明の一態様においては、前記孔部を形成する工程では、前記基板の面方向の断面視において複数の孔部を形成する製造方法としてもよい。
本発明の一態様においては、前記複数の孔部の離間距離は、前記断面視における前記合金からなる領域の幅として見込まれる最大値の2倍より大きい値に設定する製造方法としてもよい。
また、本発明の一態様は、上記のバンプ電極または上記のバンプ電極の製造方法で製造されたバンプ電極を有する電子部品が実装された電子機器を提供する。
また、本発明の一態様は、基板と、銅またはニッケルの少なくとも一方の金属を含む形成材料を用い、前記基板の上に設けられた導電層と、前記導電層の上に設けられた保護層と、を有し、前記保護層は、前記導電層と平面的に重なる位置に前記導電層に達する貫通孔が設けられ、前記導電層は、前記基板の面方向に断面視したとき、前記貫通孔と重なる複数の孔部が設けられている電極基板を提供する。
本発明によれば、新たな構造のバンプ電極を提供することができる。また、このような新たな構造のバンプ電極の製造方法を提供することができる。また、このような新たな構造のバンプ電極を有する電子部品を実装する電子機器を提供することができる。また、このような新たな構造のバンプ電極を容易に形成可能な電極基板を提供することができる。
以下、図1〜図4を参照しながら、本発明の実施形態に係るバンプ電極、バンプ電極の製造方法、電子機器、電極基板について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせてある。
[バンプ電極]
図1は、本実施形態に係るバンプ電極を示す概略断面図である。図に示すように、バンプ電極1は、基板10と、基板10上に設けられたUBM(under ball metal)層20と、UBM層20上に設けられた半田バンプ30と、を有している。本実施形態のバンプ電極は、例えば、BGA構造を有する半導体パッケージの下部電極を構成している。
図1は、本実施形態に係るバンプ電極を示す概略断面図である。図に示すように、バンプ電極1は、基板10と、基板10上に設けられたUBM(under ball metal)層20と、UBM層20上に設けられた半田バンプ30と、を有している。本実施形態のバンプ電極は、例えば、BGA構造を有する半導体パッケージの下部電極を構成している。
基板10は、基板本体11と絶縁層12とを有している。
基板本体11は、用途に応じて種々のものを採用することができる。本実施形態のバンプ電極1を半導体パッケージに採用する場合には、基板本体11は半導体基板である。
基板本体11は、用途に応じて種々のものを採用することができる。本実施形態のバンプ電極1を半導体パッケージに採用する場合には、基板本体11は半導体基板である。
絶縁層12は、形成材料としてSiO2やAl2O3など通常知られたものを採用することができる。絶縁層12は、これらの形成材料を用いて、スパッタ、蒸着、CVDなど種々の方法により形成することができる。
UBM層20は、基板10上に設けられた密着層21と、密着層21上に設けられた導電層22と、導電層22上に設けられた保護層23と、を有している。
密着層21は、基板10および導電層22の両方に対して良好な密着性を有する材料を用いて形成される。密着層21を介して基板10上に導電層22を形成することで、導電層22の剥離を抑制することができる。本実施形態の密着層21には、断面視において複数(図では3つ)の貫通孔21xが設けられている。密着層21は、例えばTiを形成材料としている。密着層21の層厚は、例えば1000Å(0.1μm)である。
導電層22は、CuまたはNiの少なくとも一方の金属を含む形成材料を用い、密着層21の上に設けられている。本実施形態の導電層22には、断面視において複数(図では3つ)の貫通孔22xが設けられている。貫通孔22xは、本発明における「孔部」に該当する。貫通孔22xと貫通孔21xとは連通している。導電層22の層厚は、例えば2μmである。
保護層23は、導電層22の表面を覆って設けられている。本実施形態の保護層23には、断面視において複数(図では3つ)の貫通孔23xが設けられている。貫通孔23xと貫通孔22xとは連通している。保護層23は、スズとの反応性が低い(スズに溶けにくい)材料)、例えばTiN、タンタル(Ta)、モリブデン(Mo)を形成材料としている。保護層23の層厚は、例えば1000Å(0.1μm)である。
半田バンプ30は、通常知られた半田を用いて設けられている。用いる半田にはスズが含まれている。半田バンプ30の幅(図中、符号Wで示す)は、例えば200μm〜300μm程度である。
半田バンプ30は、一部が貫通孔23x、貫通孔22xおよび貫通孔21xを充填し、導電層22と接している。半田バンプ30と導電層22とが接する部分は、半田に含まれるスズと、導電層22の形成材料であるCuまたはNiと、の合金が生成している。図では、導電層22において、導電層22の形成材料からなる領域を第1領域22a、導電層22の形成材料とスズとの合金からなる領域を第2領域22bとして示している。
図に示すように、導電層22は、断面視で複数の第1領域22aと複数の第2領域22bとを有している。また、第2領域22bは第1領域22aと接しており、第2領域22bのみが存在する部分が無い。例えば、図中符号Aで示す部分では、第1領域22aが第2領域22bで挟持されている。
このような構成のバンプ電極1では、第2領域22bにおいて、CuやNiと、スズとが、化学量論的組成(ストイキオメトリー組成)で合金を形成している。例えば、導電層22の形成材料にCuが含まれる場合には、第2領域22bではCu6Sn5が生成している。また、導電層22の形成材料にNiが含まれる場合には、第2領域22bではNi3Sn4が生成している。そのため、本実施形態のバンプ電極1では、半田バンプ30と導電層22との良好な導通が確保されるとともに、機械的強度が確保される。
さらに、第2領域22bが複数箇所に形成されるため、複数箇所で半田バンプ30と導電層22とが強固に結合する。
したがって、以上のような構成のバンプ電極1によれば、良好な導通を確保するとともに、破損が抑制され信頼性が高いものとなる。
なお、本実施形態のバンプ電極1の「複数の貫通孔23x」「複数の貫通孔22x」「複数の貫通孔21x」における「複数」とは、図1のような断面視において認識される貫通孔23xや貫通孔22xや貫通孔21xの数に応じた表現である。そのため、平面視した時に貫通孔23xや貫通孔22xや貫通孔21xが複数である必要はない。
図2は、バンプ電極1の一例を示す平面図であり、導電層22のみ示した図である。基板や保護層など他の構成は図示を省略している。
図2(a)の導電層22では、格子状に連続した1つの貫通孔22xが設けられている。また、第1領域22aは、平面視で第2領域22bの周囲を囲むと共に、第2領域内に島状に点在している。
図2(a)の導電層22では、格子状に連続した1つの貫通孔22xが設けられている。また、第1領域22aは、平面視で第2領域22bの周囲を囲むと共に、第2領域内に島状に点在している。
図2(b)の導電層22では、3×3のマトリクス状に配列した複数の貫通孔22xが設けられている。また、第1領域22aは、平面視で第2領域22bの周囲を囲んでいる。
ここで、図2(a)における線分A−Aの矢視断面図と、図2(b)における線分B−Bの矢視断面図とは、いずれも図1に示した断面図と同じものとなる。本実施形態のバンプ電極においては、図2(a)(b)いずれの構成も採用することができる。
図2に示すバンプ電極1では、平面視で第2領域22bが貫通孔22xを囲んでいる。すなわち、導電層22において貫通孔22xに露出する面(貫通孔22xの壁面)は、第2領域22bを構成する合金で覆われている。したがって、このようなバンプ電極1では、貫通孔22xの壁面全体で、半田バンプ30と導電層22との良好な導通の確保と、機械的強度の確保とが可能となり、良好な導通を確保するとともに、破損が抑制され信頼性が高いものとなる。
なお、図1では、貫通孔21xが密着層21を貫通し、底部から絶縁層12が露出することとしているが、貫通孔21xが密着層21を貫通することなく、底部に密着層21が存在することとしてもよい。さらに、密着層21には貫通孔21xが設けられず、且つ貫通孔22xが導電層22を貫通することなく、底部に導電層22が存在することとしてもよい。
このように、本発明においては、導電層22に設けられた「孔部」により導電層22の一部が掘り下げられ、内側壁を有する「孔部」が形成されるならば、本発明の「孔部」は、導電層22を貫通していてもよく、貫通していなくてもよい。
[バンプ電極の製造方法]
図3は、本実施形態のバンプ電極の製造方法を示す工程図である。
まず、図3(a)に示すように、基板10上にTiを形成材料とする密着層21A、Cuを形成材料とする導電層22A、TiNを形成材料とする保護層23Aを順次積層し、UBM層20Aを形成する。各層の積層は、スパッタ法を用いて行い、密着層21Aを0.1μm、導電層22Aを2μm、保護層23Aを0.1μm形成する。
図3は、本実施形態のバンプ電極の製造方法を示す工程図である。
まず、図3(a)に示すように、基板10上にTiを形成材料とする密着層21A、Cuを形成材料とする導電層22A、TiNを形成材料とする保護層23Aを順次積層し、UBM層20Aを形成する。各層の積層は、スパッタ法を用いて行い、密着層21Aを0.1μm、導電層22Aを2μm、保護層23Aを0.1μm形成する。
UBM層20Aの構成において最も厚い導電層22Aであっても2μm程度であるため、5μm程度の導電層を形成していた従来のバンプ電極と比べて、スパッタ処理による基板10の温度上昇が抑制され、反りが抑制される。また、従来の構成よりも短時間でUBM層20Aを形成することができる。
次いで、図3(b)に示すように、マスクを介したウエットエッチングにより、選択的に複数の貫通孔23x、複数の貫通孔23xとそれぞれ重なる複数の貫通孔22x、および複数の貫通孔22xとそれぞれ重なる複数の貫通孔21xを形成し、電極基板2を得る。マスクパターンは、通常知られたフォトリソグラフィ法を用いて形成することができる。
なお、図では、ウエットエッチングにより形成した貫通孔21xが密着層21を貫通し、底部から絶縁層12が露出することとしているが、貫通孔21xが密着層21を貫通することなく、底部に密着層21が存在する状態でエッチングを終了することとしてもよい。さらに、貫通孔22xが導電層22を貫通することなく、底部に導電層22が存在する状態でエッチングを終了することとしてもよい。
このように、本発明においては、導電層22の一部を掘り下げ、内側壁を有する「孔部」が形成されるならば、「孔部」が導電層22を貫通するまで加工(エッチング)してもよく、「孔部」が導電層22を貫通する前に加工を終了してもよい。
図3(b)において得られる電極基板2は、本発明における「電極基板」に該当する。
次いで、図3(c)に示すように、貫通孔23xを覆ってスズを含む半田30Aを配置する。半田30Aとしては、例えば、JIS−Z−3282(2006)に記載された鉛含有はんだや、鉛フリーはんだを用いることができる。貫通孔23xを覆うことができれば、溶融した半田を配置してもよく、半田ボールを配置してもよい。
次いで、半田30Aを配置した基板10を、例えばピーク温度265℃、220℃以上の時間を60秒保持して加熱し、半田バンプ30を形成する。この加熱により、半田30Aと導電層22との界面においては、半田30Aに含まれるスズと、導電層22の形成材料であるCuやNiとの合金生成反応が進行し、第2領域(合金からなる領域)22bが形成される。
その際、合金生成反応は、貫通孔22xの内側壁と半田30Aとの界面から、導電層22の延在方向(基板10の面方向)に進行する。当然のことながら、導電層22の延在方向の長さは、導電層22の厚み(2μm)よりも長い。そのため、第2領域22bは常に第1領域22aと接することとなり、第2領域22bにおける合金生成反応に、第1領域22aからCuやNiが供給される。図3(c)では、第2領域22bに供給されるCuやNiを白矢印で示している。
さらに、貫通孔22xを複数形成しているため、複数の第1領域22aから合金生成反応にCuやNiが供給される。
これらの結果、半田30Aと導電層22との界面において、スズが過剰となる側に化学量論組成がずれた合金の生成反応が抑制される。
なお、第2領域22bの形成は、導電層22の延在方向に進行するため、符号Aで示す部分では、両側から第2領域22bが形成され、第2領域22bで挟持された第1領域22aが侵食されることとなる。そのため、複数の貫通孔22xの離間距離(図3(c)中、符号W1で示す)は、生じうる第2領域22bの幅(符号W2)として見込まれる最大値の2倍より大きい値に設定するとよい。
「第2領域22bの幅として見込まれる最大値」とは、バンプ電極の製造時に形成されえる第2領域22bの他、後の製造工程におけるリフロー工程や、再実装(手直し、リワーク)などの複数回の熱処理により生成する第2領域22bの最大幅を意味している。例えば、本実施形態のバンプ電極を有する電子部品の製品保証として、3回の熱処理に対応可能であることと設定するのであれば、離間距離W1は、バンプ電極をさらに3回熱処理した時に成長すると見込まれる第2領域22bの幅W2の2倍より大きい値とする。
このような離間距離W1となるように貫通孔22xを形成することで、符号Aで示す部分においては、複数回の熱処理を経ても第1領域22aが残存し、スズが過剰となる側に化学量論組成がずれた合金の生成反応が抑制される。
図4は、バンプ電極の比較例の構成を示す模式図であり、図3(c)に対応する図である。
図4(a)は、導電層22Aの層厚を2μmとし、1か所だけ貫通孔23xを設けた保護層を有するUBM層20Xの上に半田30Aを配置し、図3(c)と同様に加熱処理を行う場合を示している。この場合、第1領域22aから遠い第2領域22bの中央近傍(図中、符号αで示す)では、第1領域22aからCuやNiが供給されにくく、スズが過剰となる側に化学量論組成がずれた合金が生成しやすい。その場合、符号αで示す領域では、半田バンプ30と導電層22とが剥離しやすくなる。
図4(b)は、導電層22Aの層厚を例えば5μmとし、1か所だけ貫通孔23xを設けた保護層を有するUBM層20Yの上に半田30Aを配置し、図3(c)と同様に加熱処理を行う場合を示している。この場合、生じる第2領域22bは、第1領域22aで囲まれているため、図4(a)で示したような、化学量論組成がずれた合金が生成しやすい領域は生じにくい。しかし、このような構成の導電層22Aを形成しようとすると、導電層形成時の熱履歴により基板10が反りやすく、後の工程で不具合が生じやすい。
したがって、以上のような構成のバンプ電極の製造方法によれば、図4に示すような従来の構成で想定される不具合を解消し、信頼性が高いバンプ電極を容易に製造することができる。
また、以上のような構成の電極基板を用いれば、信頼性が高いバンプ電極が容易に得られる。
上述したようなバンプ電極や、パンプ電極の製造方法で製造したバンプ電極は、例えば、BGA構造を有する半導体パッケージ(電子部品)に採用することができる。
また、このような電子部品を実装する電子機器においては、実装時の加熱によってもバンプ電極に化学量論的組成からずれた組成の合金が生じにくく、信頼性が高いものとなる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
1…バンプ電極、2…電極基板、10…基板、20,20A…UBM層、21,21A…密着層、21x…貫通孔、22,22A…導電層、22a…第1領域、22b…第2領域、22b…第2領域(合金からなる領域)、22x…貫通孔、23,23A…保護層、23x…貫通孔、30…半田バンプ、30A…半田、W1…離間距離、W2…幅
Claims (8)
- 基板と、
銅またはニッケルの少なくとも一方の金属を含む形成材料を用い、前記基板の上に設けられた導電層と、
前記導電層の上に設けられた保護層と、
スズを含み、前記保護層の上であって且つ前記導電層と平面的に重なる位置に設けられた半田バンプと、を有し、
前記保護層は、前記導電層と平面的に重なる位置に前記導電層に達する貫通孔が設けられ、
前記導電層は、前記貫通孔と重なる孔部が設けられ、
前記半田バンプは、前記貫通孔および前記孔部を充填し前記導電層と接しており、
前記導電層は、前記形成材料からなる第1領域と、前記形成材料とスズとの合金からなる第2領域と、を有し、前記基板の面方向に断面視したとき前記第2領域に挟持された前記第1領域を有するバンプ電極。 - 前記導電層は、前記孔部に露出する面が、前記第2領域を構成する前記合金で覆われている請求項1に記載のバンプ電極。
- 前記保護層は、TiNを形成材料とする請求項1または2に記載のバンプ電極。
- 銅またはニッケルの少なくとも一方の金属を含む形成材料を用いて形成された導電層と、前記導電層の上に設けられた保護層と、を有する基板において、前記導電層と平面的に重なる位置の前記保護層に貫通孔を形成するとともに、前記貫通孔と重なる前記導電層に孔部を形成する工程と、
前記貫通孔を覆ってスズを含む半田を配置する工程と、
前記半田を配置した前記基板を加熱し、半田バンプを形成する工程と、を有し、
前記半田バンプを形成する工程では、前記孔部の内側壁から前記基板の面方向に、前記形成材料とスズとの合金からなる領域を形成するバンプ電極の製造方法。 - 前記孔部を形成する工程では、前記基板の面方向の断面視において複数の孔部を形成する請求項4に記載のバンプ電極の製造方法。
- 前記複数の孔部の離間距離は、前記断面視における前記合金からなる領域の幅として見込まれる最大値の2倍より大きい値に設定する請求項5に記載のバンプ電極の製造方法。
- 請求項1から3のいずれか1項に記載のバンプ電極または請求項4から6のいずれか1項に記載のバンプ電極の製造方法で製造されたバンプ電極を有する電子部品が実装された電子機器。
- 基板と、
銅またはニッケルの少なくとも一方の金属を含む形成材料を用い、前記基板の上に設けられた導電層と、
前記導電層の上に設けられた保護層と、を有し、
前記保護層は、前記導電層と平面的に重なる位置に前記導電層に達する貫通孔が設けられ、
前記導電層は、前記基板の面方向に断面視したとき、前記貫通孔と重なる複数の孔部が設けられている電極基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014186388A JP2016058692A (ja) | 2014-09-12 | 2014-09-12 | バンプ電極、バンプ電極の製造方法、電子機器および電極基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014186388A JP2016058692A (ja) | 2014-09-12 | 2014-09-12 | バンプ電極、バンプ電極の製造方法、電子機器および電極基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016058692A true JP2016058692A (ja) | 2016-04-21 |
Family
ID=55759081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014186388A Pending JP2016058692A (ja) | 2014-09-12 | 2014-09-12 | バンプ電極、バンプ電極の製造方法、電子機器および電極基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016058692A (ja) |
-
2014
- 2014-09-12 JP JP2014186388A patent/JP2016058692A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5808586B2 (ja) | インターポーザの製造方法 | |
JP6286169B2 (ja) | 配線基板及びその製造方法 | |
JP6406975B2 (ja) | 半導体素子および半導体装置 | |
US20150014020A1 (en) | Wiring substrate and method for manufacturing the same | |
JP2011134942A (ja) | 半導体装置及びその製造方法 | |
JP2008016818A (ja) | 半導体装置およびその製造方法 | |
JP5842415B2 (ja) | 半導体装置及びその製造方法 | |
JP4121542B1 (ja) | 電子装置の製造方法 | |
JP2008277677A (ja) | 半導体チップおよびその製造方法 | |
JP2015056458A (ja) | 半導体装置 | |
JP2014116367A (ja) | 電子部品、電子装置の製造方法及び電子装置 | |
JP6619294B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
JP2008181977A (ja) | パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法 | |
JP4604641B2 (ja) | 半導体装置 | |
TWI692839B (zh) | 半導體裝置及其製造方法 | |
JP5919641B2 (ja) | 半導体装置およびその製造方法並びに電子装置 | |
JP2017028156A (ja) | 実装構造体及びその製造方法 | |
JP2012248754A (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP4693855B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2016058692A (ja) | バンプ電極、バンプ電極の製造方法、電子機器および電極基板 | |
JP2016082124A (ja) | バンプ電極、バンプ電極の製造方法 | |
US20120126397A1 (en) | Semiconductor substrate and method thereof | |
JP2006261415A (ja) | 半導体装置の製造方法 | |
JP2011071175A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009231639A (ja) | 配線基板製造方法及び半導体装置製造方法 |