JP2009231639A - 配線基板製造方法及び半導体装置製造方法 - Google Patents

配線基板製造方法及び半導体装置製造方法 Download PDF

Info

Publication number
JP2009231639A
JP2009231639A JP2008076823A JP2008076823A JP2009231639A JP 2009231639 A JP2009231639 A JP 2009231639A JP 2008076823 A JP2008076823 A JP 2008076823A JP 2008076823 A JP2008076823 A JP 2008076823A JP 2009231639 A JP2009231639 A JP 2009231639A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
manufacturing
silicon substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008076823A
Other languages
English (en)
Other versions
JP2009231639A5 (ja
JP4837696B2 (ja
Inventor
Mitsutoshi Higashi
光敏 東
Hiroshi Murayama
啓 村山
Masahiro Haruhara
昌宏 春原
Hideaki Sakaguchi
秀明 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008076823A priority Critical patent/JP4837696B2/ja
Priority to US12/403,456 priority patent/US8108993B2/en
Publication of JP2009231639A publication Critical patent/JP2009231639A/ja
Publication of JP2009231639A5 publication Critical patent/JP2009231639A5/ja
Application granted granted Critical
Publication of JP4837696B2 publication Critical patent/JP4837696B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4998—Combined manufacture including applying or shaping of fluent material
    • Y10T29/49993—Filling of opening

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】支持基板の再利用を可能とすることにより製造コストの削減及び製造効率の向上を図った配線基板製造方法及び半導体装置製造方法を提供することを目的とする。
【解決手段】支持基板10-1を用意する第１の工程と、該支持基板10-1の第１の主面上にビルドアップ配線構造体90-1を形成する第２の工程と、該ビルドアップ配線構造体90-1を前記支持基板10-1から分離し、配線基板100-1を得る第３の工程とを有し、前記支持基板10-1として、基板本体に貫通電極20-1が形成され、前記支持基板10-1の、前記第１の主面と反対側の第２の主面に、前記貫通電極20-1と接続された引き出し配線32-1が形成された構造のものを用い、前記第２の工程では、前記支持基板10-1に形成された貫通電極20-1を給電配線として前記配線層を形成し、前記第３の工程では、前記ビルドアップ配線構造体90-1を前記支持基板10-1から剥離することにより前記配線基板100-1を得る。
【選択図】図２

Description

本発明は、支持基板を用いて製造される配線基板製造方法及び半導体装置製造方法に関する。
従来、半導体チップが実装されるビルドアップ配線基板を製造する方法として、銅（Ｃｕ）等の金属板を用いた支持基板の上で、配線層を含む絶縁層を積層してなるビルドアップ配線構造体を形成し、その後、上記支持基板から配線層を含む絶縁層を分離することでビルドアップ配線基板を得る方法がある（例えば、特許文献１参照。）。
上記の方法では、ビルドアップ配線構造体が製造された後、Ｃｕ等の金属板を用いた支持基板を、ビルドアップ配線構造体に対して選択的に除去する。具体的には、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液等を用いたウェットエッチングを用いて、上記支持基板をエッチングにより除去していた。
特開２０００−３２３６１３号公報
しかしながら、銅（Ｃｕ）等の金属板を用いた支持基板のエッチングによる除去には時間がかかる。また、上記支持基板は、エッチングにより溶けてしまうため使い回しができず、ビルドアップ配線基板を量産するためには、また多数の支持基板を用意しなければならないという問題があった。
本発明は上記の点に鑑みてなされたものであり、支持基板の再利用を可能とすることにより製造コストの削減及び製造効率の向上を図った配線基板製造方法及び半導体装置製造方法を提供することを目的とする。
上記の課題は、本発明の第１の観点からは、支持基板を用意する第１の工程と、該支持基板の第１の主面上に配線層と絶縁層を交互に形成してビルドアップ配線構造体を形成する第２の工程と、形成された該ビルドアップ配線構造体を前記支持基板から分離することにより配線基板を得る第３の工程とを有する配線基板製造方法であって、前記支持基板として、基板本体に貫通電極が形成され、前記支持基板の、前記第１の主面と反対側の第２の主面に、前記貫通電極と接続された引き出し配線が形成された構造のものを用い、前記第２の工程では、前記支持基板に形成された貫通電極を給電配線として前記配線層を形成し、前記第３の工程では、前記ビルドアップ配線構造体を前記支持基板から剥離することにより前記配線基板を得ることを特徴とする配線基板製造方法により解決することができる。
また上記課題は、本発明のさらに他の観点からは、本発明の第１の観点より製造された前記配線基板に半導体チップを実装する工程とを有することを特徴とする半導体装置製造方法により解決することができる。
本発明によれば、支持基板の再利用が可能となるため、製造コストの削減及び製造効率の向上を図ることができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図１は、本発明の第１実施形態に用いられる支持基板の製造方法を説明するための断面図である。また、図２は、本発明の第１実施形態である配線基板の製造方法を示している。
本実施形態に係る配線基板製造方法は、図１に示す支持基板を用い、この支持基板上に配線層及び絶縁層を積層形成することにより配線基板を製造する。図２に示す配線基板の製造方法の説明に先立ち、説明の便宜上、先ず図１を用いて配線基板の製造に用いる支持基板の製造方法について説明するものとする。
図１において支持基板を製造するには、先ず図１（Ａ）に示すように、シリコンウェハであるシリコン基板１０を用意する。
次に、図１（Ｂ）に示すように、例えばＢＧ（バックグライダー）等によってシリコンウェハの面を研削することにより、好適には約２００μｍの厚みに薄型化したシリコン基板１０を得る。この時のシリコン基板１０の厚さは、後述する配線基板の製造において補強板として機能しうる機械的強度を有する厚さに設定されている。
次に、図１（Ｂ）に示すように、シリコン基板１０上に、開口部が設けられたマスク１１を配置し、この開口部を通してシリコン基板１０をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）にてエッチングを行う。
これにより、図１（Ｃ）に示すように、シリコン基板１０を垂直に貫通する複数のスルーホール１２が形成される。スルーホール１２は、後述する貫通電極を設けるために形成されるが、必ずしもシリコン基板１０を垂直に貫通する必要はない。なお、図１（Ｃ）は、スルーホール１２の形成後、マスク１１を除去した状態を示している。
また、スルーホール１２は、後述する貫通電極上に設けられるパッドが、平坦に形成されるように、シリコン基板１０の表面を貫通する孔部分の形状が傾くことなく、水平方向になるよう形成されることが好ましい。なお、スルーホール１２の直径は、例えば５０〜７０μｍとする。その後、マスク１１を除去する。
次に、図１（Ｄ）に示すように、シリコン基板１２を熱酸化することにより、シリコン基板１０の全面及びスルーホール１２の内面にシリコン酸化層である絶縁層１３を形成する。
次に、このシリコン基板１０の全面及びスルーホール１２の内面に触媒処理を行った後、無電解メッキによりシード層を形成する。続いて、シード層が形成されたシリコン基板１０にレジストを配設すると共に、このレジストにスルーホール１２及び後述する配線層３２−１の形成位置に対応した開口部を形成する。
次に、図１（Ｅ）に示すように、シード層を給電層としてＣｕの電解メッキを行い、スルーホール１２の内部及びシリコン基板１０の配線層３２−１を形成する位置にＣｕメッキ層１４を析出させる。続いて、レジスト除去を行うと共に不用なシード層をエッチングにより除去する。
次に、図１（Ｆ）に示すように、スルーホール１２のＣｕメッキ層１４に対して、ニッケル（Ｎｉ）及び金（Ａｕ）メッキ処理を行い、Ｃｕメッキ層１４上にパッド３０を形成する。これにより、スルーホール１２のＣｕメッキ層１４上にパッド３０を有した貫通電極２０−１が形成される。なお、パッド３０は、後述する半導体チップ１２０のデザインに対応させてレイアウトされる。例えば、パッド３０とパッド３０の間のピッチは、約１１０〜１８０μｍである。
また、シリコン基板１０の下面のＣｕメッキ層１４に対して、ニッケル（Ｎｉ）及び金（Ａｕ）メッキ処理を行い、配線層３２−１を形成する。配線層３２−１は、シリコン基板１０に形成された貫通電極２０−１と接続された引き出し配線（再配線）であり、後述するシリコン基板１０上のビルドアップ配線構造体の配線層を形成するための給電配線として用いられる。
以上の処理により、支持基板であるシリコン基板１０−１が製造される。
なお、上記した例では支持基板の材料としてシリコンを用いた例を示したが、支持基板の材料はこれに限定されるものではなく、例えばガラス基板等の他の無機質材料や、樹脂等の有機材料等を用いることも可能であり、熱膨張率が１ｐｐｍ／℃以上、１０ｐｐｍ／℃以下であることが望ましい。
次に、図２により本発明の第１実施形態に係る配線基板の製造方法について説明する。
まず、図２（Ａ）に示すように、上記した支持基板であるシリコン基板１０−１を用意し、シリコン基板１０−１のパッド３０上に例えばインジウム（Ｉｎ）等の低融点金属を用いて電極４０を形成する。
電極４０を形成するには、シリコン基板１０−１の上面に、例えばドライフィルム等を利用して、レジスト膜を形成する。次に、このレジスト膜に対してパターニング処理を行い、シリコン基板１０−１に形成したパッド３０上に、開口部を形成する。なお、ドライフィルム状のレジスト膜に対して予め開口部を形成しておき、この開口部が形成されたレジスト膜をシリコン基板１０−１に配設しても良い。
次に、電解メッキ又は無電解メッキにより、パッド３０上に電極４０を形成する。電極４０は、インジウムに限定されることはなく、後述する処理において溶融して剥離される、低融点金属で形成されることが望ましい。また、電極４０は、例えば熱、光等のエネルギーを供給することにより、剥離されやすい性質をもつ導電性金属等の部材を用いて形成することも可能である。なお、電極４０は、シリコン基板１０−１のパッド３０と後述するシリコン基板１０−１上に形成されるビルドアップ配線構造体の配線層を剥離する機能を有する。
次に、図２（Ｂ）に示すように、シリコン基板１０−１上面に電極４０を被覆する剥離層５０を形成する。剥離層５０は、シリコン基板１０−１と剥離層５０上に形成される後述の樹脂等の絶縁膜とに貼着し、熱を供給すると、シリコン基板１０−１と樹脂等の絶縁膜の両方に対して分離しやすい特性を持つ熱硬化性の接着シートを用いる。なお、剥離層５０には、有機材料、熱発泡材等、又は例えば酸化膜等の無機系の材料を用いることもできる。
次に、シリコン基板１０−１に形成された剥離層５０上に、ビルドアップ配線構造体を形成する。まず、ビルドアップ配線構造体となる第１絶縁層６０をシリコン基板１０−１の剥離層５０上に形成する。第１絶縁層６０の材料としては、例えばエポキシ系樹脂、ポリイミド系樹脂等の樹脂材が使用される。
第１絶縁層６０の形成方法の一例としては、シリコン基板１０−１の上面に形成された剥離層５０に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）しながら約１３０〜１５０度の温度で熱処理して硬化させることにより第１絶縁層６０を得ることができる。
上記のように剥離層５０上に、第１絶縁層６０が形成されると、積層された各層５０，６０の電極４０の形成位置と対応する位置にレーザ加工法等を用いて孔を形成する。これにより、剥離層５０及び第１絶縁層６０に、電極４０を露出させる貫通孔が形成される。
続いて、シリコン基板１０−１上に形成された電極４０に接続されるビルドアップ配線構造体となる第１配線層７０を形成する。この第１配線層７０は、例えば銅（Ｃｕ）により形成される。この第１配線層７０を形成するには、第１絶縁層６０の上に、無電解メッキ（例えばＣｕ等）層を形成した後、第１配線層７０に対応する開口部を備えたレジスト膜を形成する。
次に、シリコン基板１０−１に形成された貫通電極２０−１から給電する電解メッキにより、レジスト開口部内にＣｕを析出させる。その後、レジスト膜を除去して露出した無電解メッキ（例えばＣｕ等）層をエッチングにより除去することにより、第１配線層７０を得ることができる。この第１配線層７０が第１の接続端子Ｃ１となる。
次に、図２（Ｃ）に示すように、上記と同様な工程を繰り返すことにより、シリコン基板１０上に第１配線層７０を被覆する第２絶縁層６２を形成し、その後に第１配線層７０上の第２絶縁層６２の部分に第１ビアホール６２Ｘを形成する。更に、第１ビアホール６２Ｘを介して第１配線層７０に接続される第２配線層７２をシリコン基板１０−１の第２絶縁層６２上に形成する。
なお、配線層７０，７２の形成方法としては、セミアディティブ法の他にサブトラクティブ法等の各種の配線形成方法を採用することができる。また、第１配線層７０の材質としては、銅（Ｃｕ）の他にも、例えば金（Ａｕ）、Ｔｉ／Ｐｔ（チタン／プラチナ）等の合金等を用いることも可能である。
次に、図２（Ｄ）に示すように、シリコン基板１０−１上に形成したビルドアップ配線構造体９０−１の第２配線層７２上には、開口部６４Ｘが設けられたソルダーレジスト膜６４が形成される。これにより、ソルダーレジスト膜６４の開口部６４Ｘ内に露出する第２配線層７２が第２の接続端子Ｃ２となる。
次に、図２（Ｅ）に示すように、シリコン基板１０−１の第２配線層７２上に、必要に応じてニッケル（Ｎｉ）８０、金（Ａｕ）８２等の金属膜をメッキで形成する。
このようにして、シリコン基板１０−１の第１配線層７０（第１の接続端子Ｃ１）の上に所要のビルドアップ配線構造体９０−１が形成される。
上記した例では、２層のビルドアップ配線層（第１配線層７０及び第２配線層７２）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成しても良い。
次に、図２（Ｆ）に示すように、シリコン基板１０−１からビルドアップ配線構造体９０−１を剥離する。シリコン基板１０−１からビルドアップ配線構造体９０−１を剥離するにあたり、熱処理を行う。
上記したように、電極４０に例えばインジウム（Ｉｎ）を用いた場合には、インジウムの融点である１５６℃を越える約１７０℃にて加熱することにより溶融させる。これにより、シリコン基板１０−１に形成された電極４０は溶融され、電極４０を介して接続されていたパッド３０と第１配線層７０とを剥離することができる。また、剥離層５０を加熱し、熱硬化性樹脂よりなる剥離層５０を熱硬化させて接着性を低下させる。これにより、剥離層５０を介して接着されていたシリコン基板１０−１とビルドアップ配線構造体９０−１の第１絶縁層６０とを容易に剥離することができる。
これにより、ビルドアップ配線構造体９０−１をシリコン基板１０−１から分離した配線基板１００−１を形成することができる。形成された配線基板１００−１は、支持基板であるシリコン基板１０−１が、シリコンから形成されているため平坦性が高い。したがって、この平坦性の高いシリコン基板１０−１上に形成された配線基板１００−１も位置精度が非常に高い配線基板を形成することができる。
次に、図２（Ｇ）に示すように、配線基板１００−１の第１配線層７０上に、半導体チップ１２０のバンプ１１０をフリップチップ接続する。また、半導体チップ１２０の下側の隙間にアンダーフィル樹脂１２２を充填することもできる。このようにして配線基板１００−１上に半導体チップ１２０を実装することで、半導体装置１Ａを完成させることができる。
上記方法によれば、ビルドアップ配線構造体９０−１を剥離した後のシリコン基板１０−１は、従来と異なりエッチングにより除去されないため、ビルドアップ配線基板を製造するにあたり、同一のシリコン基板１０−１を用いて更にビルドアップ配線構造体９０−１を再度形成することができる。このように、シリコン基板１０−１を何度も使い回し、支持基板として再利用することが可能である。これにより、製造効率が良く、また安価にビルドアップ配線基板を製造することが可能となる。
また、上記方法によれば、シリコン基板１０−１には貫通電極２０−１が設けられているため、ビルドアップ配線構造体９０−１の配線層等を形成するための給電を、シリコン基板１０−１の裏面に設けた配線層３２−１から行うことができる。また、給電配線をシリコン基板１０−１の裏面上に形成した配線層３２−１に集中化させることにより、シリコン基板１０−１の表面には、給電のための配線を設ける必要なくなる。これにより、支持基板上に形成される配線基板高密度化に伴う、給電のための複雑な配線設計を行う必要がなくなるため、給電配線の形成を単純化することが可能となる。
更に、上記方法により形成された半導体装置１Ａは、支持基板であるシリコン基板１０−１上で形成された配線基板１００−１に実装される。半導体チップ１２０とシリコン基板１０−１は同一の材料であるため、熱膨張率に差がない。したがって、シリコン基板１０−１上で形成された配線基板１００−１に半導体チップ１２０を実装するにあたって、熱膨張率の差に伴う熱応力により生じる問題を解決し、反り、歪み等が生じにくくなる。
ここで、図３は、シリコン基板１０−１を平面から見た図である。図３（Ａ）は、シリコン基板１０−１の、ビルドアップ配線構造体９０−１を形成する側の面である。シリコン基板１０−１は、複数の領域１０−１ａに区分けされ、各領域１０−１ａの表面にはパッド３０が露出されている。領域１０−１ａは、１個の半導体チップ１２０を搭載する配線基板の外形に対応しており、領域１０−１ａのパッド３０は、半導体チップ１２０のデザインによりレイアウトされる。この領域１０−１ａに形成された配線基板が最終的に個片化されて半導体チップ１２０を搭載する配線基板（パッケージ）になる。
また、図３（Ｂ）は、シリコン基板１０−１の配線層３２−１を形成する側の面である。シリコン基板１０−１の裏面にはシリコン基板１０−１の貫通電極２０−１に接続する配線層３２−１が形成されている。配線層３２−１は、図３（Ｂ）に示すように、個々の領域１０−１ａに共通の給電パターンで形成され、各給電パターンは連結されている。上記したように、シリコン基板１０−１は、ビルドアップ配線構造体９０−１の配線層を形成するための給電配線をシリコン基板１０−１の裏面に集中化して形成しているため、給電のための複雑な配線設計を必要とせず、給電配線を単純化することができる。
次に、本発明の第２実施形態に係る配線基板の製造方法について説明する。図４は第２実施形態に係る配線基板の製造方法を説明するための図である。
本実施形態は、第１実施形態で用いた支持基板であるシリコン基板１０−１に凸領域を設け、凸領域を有するシリコン基板に配線基板を形成する製造方法である。
図４（Ａ）に示すように、シリコン基板１０−２は、半導体チップ１２０を配置する領域となる凸領域１３０を有する。凸領域１３０は、複数の貫通電極２０−１を有している。シリコン基板１０−２に凸領域１３０を形成するには、シリコンウェハであるシリコン基板１０を用意し、シリコン基板１０にドライエッチング等を行うことにより凸領域１３０を形成する。
また、図４（Ａ）に示すように、上記と同様の方法を用いて、シリコン基板１０−２の凸領域１３０に貫通電極２０−１を設け、シリコン基板１０−２の貫通電極２０−１の上端にはパッド３０を形成し、シリコン基板１０−２の下面には配線層３２−１を形成する。
このようにして、図４（Ａ）に示す凸領域１３０を有した、支持基板としてのシリコン基板１０−２を形成する。
次に、図４（Ａ）に示すように、上記第１実施形態と同様の方法を用いて、パッド３０上に例えばインジウム（Ｉｎ）等の低融点金属を用いて電極４０を形成する。電極４０には、熱、光等のエネルギーを供給することにより剥離されやすい性質をもつ導電性金属等の部材を用いて形成することも可能である。
次に、図４（Ｂ）に示すように、シリコン基板１０−２を支持基板として、上記と同様の方法を用いて、シリコン基板１０−２に剥離層５０を形成し、更に、ビルドアップ配線構造体９０−２を形成する。
次に、図４（Ｃ）に示すように、上記と同様の方法を用いて、シリコン基板１０−２からビルドアップ配線構造体９０−２を剥離する。このようにして、配線基板１００−２を形成する。図４（Ｃ）に示すように、配線基板１００−２には、半導体チップ１２０を配置するための凹領域１４０が樹脂層により形成されることになる。凹領域１４０は、配線基板１００−２のキャビティ構造となる。
次に、図４（Ｄ）に示すように、上記と同様の方法を用いて、配線基板１００−２に、半導体チップ１２０のバンプ１１０をフリップチップ接続する。また、半導体チップ１２０の下側の隙間にアンダーフィル樹脂１２２を充填することもできる。このようにして配線基板１００−２上に半導体チップ１２０を実装し、半導体装置２Ａを完成させることができる。
上記の方法で形成された、配線基板１００−２は、凹領域１４０となるキャビティ構造を有する。これにより、配線基板１００に実装される半導体チップ１２０は、配線基板１００−２に形成された凹領域１４０内に配置される。したがって、半導体チップ１２０を複数個、配線基板１００−２の凹領域１４０に実装する場合に、位置決めがしやすくなる。
次に、本発明の第３実施形態に係る配線基板の製造方法について説明する。図５は第３実施形態に係る配線基板の製造方法を説明するための図である。
本実施形態は、第２実施形態で用いた支持基板であるシリコン基板１０−２の平坦領域部分にも貫通電極を形成する製造方法である。
図５（Ａ）に示すように、シリコン基板１０−３は、平坦領域１５０に貫通電極２０−２を有する。平坦領域１５０は、半導体チップ１２０を配置する位置の外周部にあたり、平坦領域１５０に形成された貫通電極２０−２は、後述する補強層（スティフナー）を形成するために設けられる。平坦領域１５０に貫通電極２０−２を形成する方法は、上記した貫通電極２０−１を形成する方法と同様の方法を用いる。
また、図５（Ａ）に示すように、上記と同様の方法を用いて、シリコン基板１０−３の平坦領域１５０に貫通電極２０−２を設け、シリコン基板１０−３の上面の貫通電極２０−２の上端にはパッド３０を形成し、シリコン基板１０−３の下面には配線層３２−２を形成する。
このようにして、図５（Ａ）に示すシリコン基板１０−３の平坦領域１５０に貫通電極２０−２及びシリコン基板１０−３の下面には配線層３２−２を有した、支持基板としてのシリコン基板１０−３を形成する。
更に、図５（Ａ）に示すように、上記と同様の方法を用いて、シリコン基板１０−３の平坦領域１５０に形成された貫通電極２０−２の上端にパッド３０に例えばインジウム（Ｉｎ）等の低融点金属を用いて電極４０を形成する。上記と同様に、電極４０には、熱、光等のエネルギーを供給することにより剥離されやすい性質をもつ導電性金属等の部材を用いて形成することも可能である。
次に、図５（Ｂ）に示すように、シリコン基板１０−３を支持基板として、上記と同様の方法を用いて、シリコン基板１０−３に剥離層５０を形成する。更に、上記と同様の方法を用いて、ビルドアップ配線構造体９０−３を形成しながら、貫通電極２０−２を給電に用いて補強層１６０−１を形成する。補強層１６０−１は、貫通電極２０−２を給電に用いてＣｕ等からなる電解メッキにより形成される。また、補強層１６０−１は、半導体チップ１２０が配置される位置の外周部に、平面からみると、枠形状になるよう形成される。補強層１６０−１を設けることにより、後述するようにシリコン基板１０−３からビルドアップ配線構造体を剥離して形成される配線基板に対して、配線基板の反りやうねり等を矯正し、補強する役割を担う。
次に、図５（Ｃ）に示すように、上記と同様の方法を用いて、シリコン基板１０−３からビルドアップ配線構造体９０−３を剥離する。このようにして、配線基板１００−３を形成する。
次に、図５（Ｄ）に示すように、上記と同様の方法を用いて、配線基板１００−３に、半導体チップ１２０のバンプ１１０をフリップチップ接続する。また半導体チップ１２０の下側の隙間にアンダーフィル樹脂１２２を充填することもできる。このようにして配線基板１００−３上に半導体チップを実装し、半導体装置３Ａを完成させることができる。
上記の方法で製造された、配線基板１００−３は、半導体チップ１２０の搭載部の外周部にあたる配線基板１００−３内に補強層１６０−１を有する。これにより、配線基板１００−３は、配線基板１００−３自体の反りやうねりが矯正され平坦化されるため、半導体チップ１２０の実装に対する信頼性をさらに向上させることができる。
次に、本発明の第４実施形態に係る配線基板の製造方法について説明する。図６は第４実施形態に係る配線基板の製造方法を説明するための図である。
本実施形態は、第１実施形態で用いた支持基板であるシリコン基板１０−１上に予め金属枠を設け、金属枠の中で配線基板を形成する製造方法である。
図６（Ａ）に示すように、第１実施形態で用いたシリコン基板１０−１を用意する。次に、上記と同様の方法を用いて、シリコン基板１０−１のパッド３０上に電極４０を形成し、更に、剥離層５０を形成する。次に、シリコン基板１０−１上の、パッド３０上に形成された電極４０の周辺に、例えば銅（Ｃｕ）、Ｆｅ（鉄）、ステンレス等の金属枠からなる補強層１６０−２をメッキ法により設ける。補強層１６０−２は、予め形成した例えばセラミック枠等を設けることもできる。
次に、図６（Ｂ）に示すように、シリコン基板１０−１上の補強層１６０−２内に、上記と同様の方法を用いて、ビルドアップ配線構造体９０−４を形成する。補強層１６０−２は、半導体チップが配置される位置の外周部に、平面からみると、枠形状になるよう形成される。補強層１６０−２を設けることにより、後述するようにシリコン基板１０−１からビルドアップ配線構造体９０−４を剥離して形成される配線基板に対して、配線基板の反りやうねり等を矯正し、補強する役割を持つ。
次に、図６（Ｃ）に示すように、上記と同様の方法を用いて、シリコン基板１０−１からビルドアップ配線構造体９０−４を剥離する。このようにして、配線基板１００−４を形成する。
次に、図６（Ｄ）に示すように、上記と同様の方法を用いて、配線基板１００−４に、半導体チップ１２０のバンプ１１０をフリップチップ接続する。また半導体チップ１２０の下側の隙間にアンダーフィル樹脂１２２を充填することもできる。このようにして配線基板１００−４上に半導体チップを実装し、半導体装置４Ａを完成させることができる。
上記の方法で製造された、配線基板１００−４は、配線基板１００−４の外周部に補強層１６０−２を有する。これにより、配線基板１００−４は、配線基板１００−４自体の反りやうねりが矯正され平坦化されるため、半導体チップ１２０の実装に対する信頼性を向上させることができる。
上記したように、本発明によれば、ビルドアップ配線基板の製造に用いる支持基板は、エッチング等により除去されないため、何度も使いまわすことができる。また、本発明によれば、支持基板は貫通電極を有しているため、貫通電極をビルドアップ配線構造体の配線形成のための給電配線とすることができる。更に、支持基板は、支持基板の裏面に貫通電極に接続された配線層を集中化させているため、支持基板の表面に配線のための複雑な設計をする必要がない。したがって、この支持基板の再利用を可能とすることにより製造コストの削減及び製造効率の向上を図った配線基板製造方法及び半導体装置製造方法を提供することが可能となる。
以上、本発明の好ましい実施例について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲において、種々の変形、変更が可能なものである。
本発明の第１実施形態に用いられる支持基板の製造方法を説明するための断面図である。 第１実施形態に係る配線基板の製造方法を説明するための図である。 シリコン基板を平面から見た図である 第２実施形態に係る配線基板の製造方法を説明するための図である。 第３実施形態に係る配線基板の製造方法を説明するための図である。 第４実施形態に係る配線基板の製造方法を説明するための図である。
符号の説明
１Ａ，２Ａ，３Ａ，４Ａ 半導体装置
１０ シリコン基板
３０ パッド
３２ 配線層
４０ 電極
５０ 剥離層
６０ 第１絶縁層
７０ 第１配線層
９０ ビルドアップ配線構造体
１００ 配線基板
１１０ バンプ
１２０ 半導体チップ

Claims (7)

  1. 支持基板を用意する第１の工程と、
    該支持基板の第１の主面上に配線層と絶縁層を交互に形成してビルドアップ配線構造体を形成する第２の工程と、
    形成された該ビルドアップ配線構造体を前記支持基板から分離することにより配線基板を得る第３の工程とを有する配線基板製造方法であって、
    前記支持基板として、基板本体に貫通電極が形成され、
    前記支持基板の、前記第１の主面と反対側の第２の主面に、前記貫通電極と接続された引き出し配線が形成された構造のものを用い、
    前記第２の工程では、前記支持基板に形成された貫通電極を給電配線として前記配線層を形成し、
    前記第３の工程では、前記ビルドアップ配線構造体を前記支持基板から剥離することにより前記配線基板を得ることを特徴とする配線基板製造方法。
  2. 前記基板本体は、有機材料又は無機材料よりなることを特徴とする請求項１に記載の配線基板製造方法。
  3. 前記支持基板は、熱膨張率が１ｐｐｍ／℃以上、１０ｐｐｍ／℃以下であることを特徴とする請求項１又は２に記載の配線基板製造方法。
  4. 前記支持基板は、第１の主面に半導体チップ搭載部を形成するための凹部又は凸部を有することを特徴とする請求項１乃至３のいずれか一項に記載の配線基板製造方法。
  5. 前記第２の工程における前記配線層の形成と同時に、前記配線基板を補強する補強層を形成することを特徴とする請求項１乃至４のいずれか一項に記載の配線基板製造方法。
  6. 前記第１の工程では、
    前記貫通電極の前記支持基板の第１の主面上に露出した部位に、前記第３の工程において前記ビルドアップ配線構造体と前記支持基板との剥離を促進させる剥離促進部材を配設することを特徴とする請求項１乃至５のいずれか一項に記載の配線基板製造方法。
  7. 請求項１乃至６のいずれか一項に記載の配線基板製造方法を用いて配線基板を製造する工程と、
    製造された前記配線基板に半導体チップを実装する工程とを有することを特徴とする半導体装置製造方法。
JP2008076823A 2008-03-24 2008-03-24 配線基板の製造方法及び半導体装置の製造方法 Expired - Fee Related JP4837696B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008076823A JP4837696B2 (ja) 2008-03-24 2008-03-24 配線基板の製造方法及び半導体装置の製造方法
US12/403,456 US8108993B2 (en) 2008-03-24 2009-03-13 Method of manufacturing wiring substrate, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008076823A JP4837696B2 (ja) 2008-03-24 2008-03-24 配線基板の製造方法及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2009231639A true JP2009231639A (ja) 2009-10-08
JP2009231639A5 JP2009231639A5 (ja) 2011-02-17
JP4837696B2 JP4837696B2 (ja) 2011-12-14

Family

ID=41087718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008076823A Expired - Fee Related JP4837696B2 (ja) 2008-03-24 2008-03-24 配線基板の製造方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8108993B2 (ja)
JP (1) JP4837696B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8865525B2 (en) 2010-11-22 2014-10-21 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
US8895380B2 (en) 2010-11-22 2014-11-25 Bridge Semiconductor Corporation Method of making semiconductor assembly with built-in stiffener and semiconductor assembly manufactured thereby
US10497846B2 (en) * 2017-07-11 2019-12-03 Lg Innotek Co., Ltd. Light emitting device package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1025593A (ja) * 1996-03-26 1998-01-27 Commiss Energ Atom 分離可能な支持体上に析出体を製造する方法および支持体上に製造された析出体
JP2003309215A (ja) * 2002-02-15 2003-10-31 Nec Electronics Corp 半導体装置及びその製造方法
JP2005159268A (ja) * 2003-10-29 2005-06-16 Kyocera Corp 配線基板及びその製造方法
JP2006269994A (ja) * 2005-03-25 2006-10-05 Fujitsu Ltd 配線基板の製造方法
JP2008004862A (ja) * 2006-06-26 2008-01-10 Cmk Corp プリント配線板及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1025593A (ja) * 1996-03-26 1998-01-27 Commiss Energ Atom 分離可能な支持体上に析出体を製造する方法および支持体上に製造された析出体
JP2003309215A (ja) * 2002-02-15 2003-10-31 Nec Electronics Corp 半導体装置及びその製造方法
JP2005159268A (ja) * 2003-10-29 2005-06-16 Kyocera Corp 配線基板及びその製造方法
JP2006269994A (ja) * 2005-03-25 2006-10-05 Fujitsu Ltd 配線基板の製造方法
JP2008004862A (ja) * 2006-06-26 2008-01-10 Cmk Corp プリント配線板及びその製造方法

Also Published As

Publication number Publication date
JP4837696B2 (ja) 2011-12-14
US20090236024A1 (en) 2009-09-24
US8108993B2 (en) 2012-02-07

Similar Documents

Publication Publication Date Title
JP4981712B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP5306634B2 (ja) 配線基板及び半導体装置及び配線基板の製造方法
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP4551321B2 (ja) 電子部品実装構造及びその製造方法
US8780572B2 (en) Printed circuit board having electronic component
JP2010034403A (ja) 配線基板及び電子部品装置
US9253897B2 (en) Wiring substrate and method for manufacturing the same
JP4980295B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
JP2006019368A (ja) インターポーザ及びその製造方法並びに半導体装置
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
JP6029958B2 (ja) 配線基板の製造方法
JP5357239B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP2013120771A (ja) 配線基板の製造方法、及び、配線基板製造用の支持体
JP2011187863A (ja) 配線基板及びその製造方法
JP2012114400A (ja) 配線基板の製造方法
JP4837696B2 (ja) 配線基板の製造方法及び半導体装置の製造方法
JP2012104757A (ja) 半導体パッケージの製造方法
JP4955259B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP4413798B2 (ja) 半導体装置の製造方法
JP5372112B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
JP5225451B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
JP2016025281A (ja) 半導体装置及びその製造方法
JP2020004926A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4837696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees