JP2016045092A - プローブカード及びそれを用いた半導体装置の製造方法 - Google Patents
プローブカード及びそれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016045092A JP2016045092A JP2014169871A JP2014169871A JP2016045092A JP 2016045092 A JP2016045092 A JP 2016045092A JP 2014169871 A JP2014169871 A JP 2014169871A JP 2014169871 A JP2014169871 A JP 2014169871A JP 2016045092 A JP2016045092 A JP 2016045092A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pad
- wiring
- probe card
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
以下、本発明の実施形態1に係るプローブカードについて、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
図1乃至図4を用いて、本発明の実施形態1に係るプローブカードの構成について詳細に説明する。実施形態1では、7行7列のマトリクス状に配置された検査用プローブについて説明するが、上記の行列数に限定するものではなく、本発明に係るプローブカードはより多くの行列数のマトリクス状検査用プローブに適用することができる。
図5乃至図20を用いて、本発明の実施形態1に係るプローブカードの製造方法を説明する。図5乃至図20において、図2Aに示す要素と同じ要素には同一の符号を付した。
図20及び図21を用いて、本発明の実施形態2に係るプローブカードについて詳細に説明する。実施形態2では、基板100の貫通孔142の第1面側101付近が鈍角になるように加工された構造について説明する。
図22を用いて、本発明の実施形態3に係るプローブカードについて説明する。実施形態3では、プローブカード30は、基板100の平面視において同じ位置に配置されていない第1パッド110と第2パッド120とを接続する貫通電極144が、直線部及び屈曲部を組み合わせた、いわゆるクランク形状を有している。つまり、貫通電極144は基板100の平面方向(D1方向)に延びる直線部144−1、144−2、144−3を有する。ここで、貫通電極144は、接続する第1パッド110及び第2パッド120の基板100のD1方向のずれ量によって、直線部144−1、144−2、144−3の基板の深さ方向(D2方向)の位置が異なる。
図23を用いて、本発明の実施形態4に係るプローブカードについて説明する。図23に示すプローブカード40は、図2Aに示すプローブカード10と類似しているが、プローブカード40は貫通電極140が配置された基板100と多層配線150との間に貫通電極540が配置された基板500をさらに有する点において、プローブカード10と相違する。
100、500:基板
101、501:第1面側
102、502:第2面側
103:変質領域
110:第1パッド
119:第1パッド領域
120:第2パッド
129:第2パッド領域
130:第3パッド
139:第3パッド領域
140、144:貫通電極
141、142:貫通孔
150:多層配線
151:第1配線層
152:第2配線層
160:シード層
171:第1絶縁膜
172:第2絶縁膜
173、174:コンタクトホール
181:第1ビア
182:第2ビア
190:樹脂層
210:第1環状領域
220:第2環状領域
230:第3環状領域
240:領域又は第4環状領域
300:光源
301:レーザ光
310:容器
311:薬液
320:有底孔
330:めっき層
340:支持基板
400:点線枠
410、420、430、440:角
510:第4パッド
520:第5パッド
540:貫通電極
d1:第1間隔
d2:第2間隔
Claims (8)
- 基板の第1面側において、第1間隔で配置された複数の第1パッドと、
前記基板の前記第1面とは反対の第2面側において、前記第1間隔よりも広い第2間隔で配置された複数の第2パッドと、
前記第1パッドと前記第2パッドとを電気的に接続する貫通電極と、
前記第2面側において、前記第2パッドより前記基板の外周側に配置された複数の第3パッドと、
前記第2面側に配置され、金属膜及び絶縁膜を含み、前記第2パッドと前記第3パッドとを電気的に接続する多層配線と、
を有することを特徴とするプローブカード。 - 複数の前記第1パッドが配置された領域と複数の前記第2パッドが配置された領域とは、前記基板の平面視において互いに重畳することを特徴とする請求項1に記載のプローブカード。
- 前記第2間隔は、前記第1間隔の1.5倍以上3倍以下であることを特徴とする請求項1又は2に記載のプローブカード。
- 複数の前記第2パッドが配置された領域は、
前記第2パッドが外周に環状に配置された第1環状領域と、
前記第1環状領域の内側領域において、前記第2パッドが環状に配置された第2環状領域と、を含み、
前記多層配線は、
第1配線と、
前記第1配線と同じ層に配置された第2配線と、を有し、
前記第1環状領域に配置された前記第2パッドは前記第1配線に接続され、前記第2環状領域に配置された前記第2パッドは前記第2配線に接続されることを特徴とする請求項1乃至3のいずれか一に記載のプローブカード。 - 複数の前記第2パッドが配置された前記領域は、
前記第2環状領域の内側領域において、前記第2パッドが環状に配置された第3環状領域と、
前記第3環状領域の内側領域において、前記第2パッドが環状に配置された第4環状領域と、をさらに含み、
前記多層配線は、
前記第1配線とは異なる層に配置された第3配線と、
前記第3配線と同じ層に配置された第4配線と、をさらに有し、
前記第3環状領域に配置された前記第2パッドは前記第3配線に接続され、前記第4環状領域に配置された前記第2パッドは前記第4配線に接続されることを特徴とする請求項4に記載のプローブカード。 - 前記貫通電極は、前記基板の厚さ方向に対して斜めに延びる部分を有することを特徴とする請求項1乃至5のいずれか一に記載のプローブカード。
- 前記貫通電極が配置される貫通孔と前記第1面側の前記基板の表面とのなす角が鈍角であることを特徴とする請求項1乃至6のいずれか一に記載のプローブカード。
- 請求項1乃至7のいずれか一に記載のプローブカードを用いた検査工程を含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014169871A JP6455022B2 (ja) | 2014-08-22 | 2014-08-22 | プローブカード及びそれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014169871A JP6455022B2 (ja) | 2014-08-22 | 2014-08-22 | プローブカード及びそれを用いた半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016045092A true JP2016045092A (ja) | 2016-04-04 |
JP6455022B2 JP6455022B2 (ja) | 2019-01-23 |
Family
ID=55635783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014169871A Active JP6455022B2 (ja) | 2014-08-22 | 2014-08-22 | プローブカード及びそれを用いた半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6455022B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022025128A1 (ja) * | 2020-07-29 | 2022-02-03 | 京セラ株式会社 | 回路基板及びプローブカード |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007096246A (ja) * | 2005-08-30 | 2007-04-12 | Kyocera Corp | 配線基板およびそれを用いた電子装置 |
WO2008133369A1 (en) * | 2007-04-30 | 2008-11-06 | Top Engineering Co., Ltd | The manufacturing method of the thin film ceramic multi layer substrate |
JP2009158761A (ja) * | 2007-12-27 | 2009-07-16 | Ngk Spark Plug Co Ltd | 電子部品検査装置用配線基板 |
JP2014112072A (ja) * | 2012-11-05 | 2014-06-19 | Shinko Electric Ind Co Ltd | プローブカード及びその製造方法 |
-
2014
- 2014-08-22 JP JP2014169871A patent/JP6455022B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007096246A (ja) * | 2005-08-30 | 2007-04-12 | Kyocera Corp | 配線基板およびそれを用いた電子装置 |
WO2008133369A1 (en) * | 2007-04-30 | 2008-11-06 | Top Engineering Co., Ltd | The manufacturing method of the thin film ceramic multi layer substrate |
JP2009158761A (ja) * | 2007-12-27 | 2009-07-16 | Ngk Spark Plug Co Ltd | 電子部品検査装置用配線基板 |
JP2014112072A (ja) * | 2012-11-05 | 2014-06-19 | Shinko Electric Ind Co Ltd | プローブカード及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022025128A1 (ja) * | 2020-07-29 | 2022-02-03 | 京セラ株式会社 | 回路基板及びプローブカード |
Also Published As
Publication number | Publication date |
---|---|
JP6455022B2 (ja) | 2019-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100563887B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4851794B2 (ja) | 半導体装置 | |
TWI761852B (zh) | 貫通電極基板及其製造方法、以及安裝基板 | |
JP3687435B2 (ja) | 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器 | |
TW200818390A (en) | Pad structure and forming method of the same | |
JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
JP2007036060A (ja) | 半導体装置及びその製造方法 | |
JP2006270009A (ja) | 電子装置の製造方法 | |
US8697566B2 (en) | Bump structure and manufacturing method thereof | |
JP2009302453A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009021433A (ja) | 配線基板及びその製造方法 | |
JP6455022B2 (ja) | プローブカード及びそれを用いた半導体装置の製造方法 | |
JP6446934B2 (ja) | 導電材スルーホール基板及びその製造方法 | |
JP2011258664A (ja) | 配線基板及び配線基板の製造方法 | |
TW201519391A (zh) | 半導體元件及其製造方法 | |
JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ | |
JP2008135762A (ja) | 半導体装置とその製造方法及び電子装置 | |
JP2015041691A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20100070633A (ko) | 반도체 소자의 본딩 패드 구조 및 그의 제조방법 | |
JP4282514B2 (ja) | 半導体装置の製造方法 | |
JP2013118264A (ja) | 半導体装置及びその製造方法 | |
KR100927749B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP2004119472A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4286264B2 (ja) | 半導体装置及びその製造方法 | |
JP7022784B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6455022 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |