JP2013171940A

JP2013171940A - 半導体装置の製造方法

Info

Publication number: JP2013171940A
Application number: JP2012034255A
Authority: JP
Inventors: Yuta Sakamoto; 勇太坂本; Shuji Kodaira; 周司小平; Junichi Hamaguchi; 純一濱口; Yohei Endo; 洋平遠藤; Yohei Uchida; 洋平内田; Hirotsuna Su; 弘綱鄒
Original assignee: Ulvac Inc
Current assignee: Ulvac Inc
Priority date: 2012-02-20
Filing date: 2012-02-20
Publication date: 2013-09-02

Abstract

【課題】微細な凹部の内部に隙間無く導電材料を埋め込み、導電性に優れた配線を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】基体１１に形成された凹部１２の内壁面１２ａを覆うバリア層（バリアメタル）１３の内側領域に導電体１４が埋め込まれている。導電体１４は、バリア層（バリアメタル）１３を覆うＣｕからなるシード層、および、シード層のうち、少なくとも凹部１２の開口端およびその近傍を覆う部分に形成された固定層をリフロー法によって流動させて形成される。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、詳しくは微細な配線を高精度に形成する技術に関する。

従来、基板に形成した半導体素子等の微細な配線材料として、アルミニウムやアルミニウム合金が用いられていた。しかし、アルミニウムは融点が低く、かつ耐マイグレーション性に劣るため、半導体素子の高集積化、高速化への対応が困難であった。

このため、近年は配線材料として、銅が用いられるようになっている。銅はアルミニウムより融点が高く、かつ電気抵抗率も低いため、ＬＳＩ配線材料として有力である。しかし、配線材料として銅を用いる際には微細加工が困難であるという課題があった。
例えば、特許文献１には、絶縁層に溝を形成し、この溝の内壁面にバリア層および銅膜を積層した後、銅膜をリフローすることにより、微細な溝内に銅配線を形成する方法が提案されている。

特開２００４−１４９９２６号公報

しかしながら、特許文献１に記載された発明では、溝の幅が狭くなった場合、溝の内部に隙間無く銅を埋め込むことが困難であるという課題があった。
なぜならば、溝の内壁面に銅膜を積層する場合、銅膜のうち、溝の開口端およびその近傍を覆う部分が、溝の内側（中央部側）に膨出した形状（所謂、オーバーハング）をなすことがあった。このようなオーバーハングが存在した状態で、銅膜をリフローすると、オーバーハングが互いに接続して溝を塞いでしまい、溝の内部に空間が残留し、結果として、溝の内部（上記の銅配線の内部）に空洞が生じることがあった。
このように溝の内部に形成した銅配線に空洞が生じると、銅配線の抵抗値が高くなり、断線の虞もある。

本発明は上記課題を解決するためになされたものであり、微細な溝部および孔部（以下、凹部と表記）の内部に隙間無く導電材料を埋め込み、導電性に優れた配線を得ることが可能な半導体装置の製造方法を提供する。

上記課題を解決するために、本発明は次のような半導体装置の製造方法を提供する。
すなわち、本発明の半導体装置の製造方法は、基体に凹部を形成する凹部形成工程と、少なくとも前記凹部の内壁面を覆うバリア層を形成するバリア層形成工程と、前記バリア層を覆うシード層を形成するシード層形成工程と、前記シード層のうち、少なくとも前記凹部の開口端およびその近傍を覆う部分に固定層を形成する固定層形成工程と、前記シード層および前記固定層をリフロー法によって流動させる流動工程と、を少なくとも備え、
前記シード層はＣｕからなることを特徴とする。

前記固定層は、Ｃｕよりも融点が高く、かつヤング率が大きい金属材料からなることを特徴とする。

前記金属材料は、Ｔａ、Ｔｉ、Ｗ、Ｃｏ、Ｎｉ、Ｒｕ、Ｍｎ、Ｖおよびこれらの酸化物、窒化物からなる群より選択される少なくとも１種を含むことを特徴とする。

前記固定層の厚さは１ｎｍ以上、１０ｎｍ以下であることを特徴とする。

本発明の半導体装置の製造方法によれば、バリア層を覆うＣｕからなるシード層、および、シード層のうち、少なくとも凹部の開口端およびその近傍を覆う部分に形成された固定層をリフロー法によって流動させるので、導電材料のＣｕが凹部の隅々まで内部に空洞を生じることなく均一に行き渡り、局所的な断線部分のない高精度な導電体を得ることができる。

本発明の半導体装置の一例を示す要部拡大断面図である。本発明の半導体装置の製造方法を段階的に示した要部拡大断面図である。本発明の半導体装置の製造方法を段階的に示した要部拡大断面図である。本発明の半導体装置の製造方法を段階的に示した要部拡大断面図である。本発明で用いられるスパッタリング装置（成膜装置）の一例を示す模式図である。

以下、本発明に係る半導体装置の製造方法について、図面に基づき説明する。なお、本実施形態は発明の趣旨をより良く理解させるために、一例を挙げて説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。

（半導体装置）
図１は、本発明の半導体装置の製造方法によって製造される半導体装置の一例を示す要部拡大断面図である。
半導体装置１０は、基体１１を備えている。基体１１は、絶縁性基板、例えばガラス基板、樹脂基板などから構成される。なお、この基体１１の一部に、例えば半導体素子等が形成されていてもよい。

基体１１の一面１１ａには、凹部１２が形成されている。凹部１２は、例えば、基体１１の一面１１ａから基体１１の厚さ方向に掘り下げられた幅が細く、かつ深い微細な溝からなる。凹部１２の底部の幅Ｗは、例えば、２０ｎｍ〜５０ｎｍ程度になるように形成される。また、凹部１２の深さＤは、例えば、８０ｎｍ〜２００ｎｍ程度になるように形成される。このような凹部１２の内側領域に、例えば、半導体素子の回路配線を構成する導電体が形成される。

凹部１２には、内壁面１２ａを覆うように、バリア層（バリアメタル）１３が形成されている。バリア層１３は、例えば、Ｔａ（タンタル）、Ｔａ窒化物、Ｔａ珪化物、Ｔａ炭化物、Ｔｉ（チタン）、Ｔｉ窒化物、Ｔｉ珪化物、Ｔｉ炭化物、Ｗ（タングステン）、Ｗ窒化物、Ｗ珪化物、Ｗ炭化物、Ｒｕ（ルテニウム）、Ｒｕ酸化物、Ｖ（バナジウム）、Ｖ酸化物、Ｃｏ（コバルト）、Ｃｏ酸化物、Ｎｂ（ニオブ）、Ｎｂ酸化物などから構成されている。
バリア層（バリアメタル）１３は、厚さｔ１が、例えば、１ｎｍ〜３ｎｍ程度になるように形成される。

さらに、凹部１２におけるバリア層（バリアメタル）１３の内側領域には、導電材料からなる導電体１４が形成されている。導電体１４は、Ｃｕ（銅）から構成されている。この導電体１４は、バリア層（バリアメタル）１３の内側領域にシード層を形成し、このシード層を流動（リフロー）することによって、凹部１２を埋め込むことにより形成する。
導電体１４は、例えば、基体１１に形成された半導体素子の回路配線となる。

このような構成の半導体装置１０によれば、バリア層（バリアメタル）１３の内側領域に、Ｃｕからなるシード層を形成し、このシード層を流動（リフロー）して導電体１４を形成することによって、導電体１４の形成時に、導電材料が凹部１２の内側を隙間無く埋め込まれる。よって、電気抵抗が均一で、かつ断線などの懸念の無いＣｕからなる導電体（回路配線）１４を備えた半導体装置１０が実現できる。

（半導体装置の製造方法）
図２〜４は、本発明の半導体装置の製造方法を段階的に示した要部拡大断面図である。
本発明の半導体装置の製造方法では、まず、基体１１を用意する（図２（ａ）参照）。
基体１１としては、絶縁性基板、半導体基板が用いられる。
絶縁性基板としては、例えば、ガラス基板、樹脂基板が挙げられる。
半導体基板としては、例えば、シリコンウェーハ、ＳｉＣウェーハなどが挙げられる。
基体１１には、例えば、予め半導体素子（図示略）が形成されている。

次に、この基体１１の一面１１ａに、所定の深さの凹部１２を形成する（図２（ｂ）参照：凹部形成工程）。
凹部１２は、例えば、半導体素子の回路配線を象ったパターンとなるように形成される。基体１１の一面１１ａに凹部１２を形成する方法としては、例えば、フォトリソグラフィーによるエッチング加工や、レーザー光による加工を用いることができる。
また、凹部１２の底部の幅Ｗは、例えば、１５ｎｍ〜５０ｎｍ程度になるように形成される。また、凹部１２の深さＤは、例えば、６０ｎｍ〜２００ｎｍ程度になるように形成される。

次に、凹部１２の内壁面１２ａを含む基体１１の一面１１ａに、所定の厚さのバリア層（バリアメタル）１３を形成する（図２（ｃ）参照：バリア層形成工程）。
バリア層（バリアメタル）１３は、例えば、Ｔａ、Ｔｉ、Ｗ、Ｒｕ、Ｖ、Ｃｏ、Ｎｂのうちの少なくとも１種を含む材料を用いて形成する。バリア層１３の形成は、例えば、スパッタリング法やＣＶＤ法を用いることが好ましい。
また、バリア層（バリアメタル）１３は、厚さｔ１が例えば１ｎｍ〜３ｎｍ程度になるように形成される。

図５は、バリア層の形成に用いるスパッタリング装置（成膜装置）の一例を示している。
スパッタリング装置（成膜装置）１は、真空槽２と、真空槽２内部にそれぞれ配置された基板ホルダ７およびターゲット５とを有している。

真空槽２には真空排気系９とガス供給系４とが接続されており、真空槽２内部を真空排気し、真空排気しながらガス供給系４からスパッタガスと、化学構造中に窒素または酸素を含む反応ガスを導入し（例えば、反応ガスが酸素の場合、流量が０．１ｓｃｃｍ以上５ｓｃｃｍ以下）、真空槽２内部に大気圧よりも低い成膜雰囲気（例えば、全圧が１０^−４Ｐａ以上１０^−１Ｐａ以下）を形成する。

そして、基体１１に凹部１２が形成された一面１１ａ側をターゲット５に向けた状態で基板ホルダ７に保持させておく。真空槽２の外部にはスパッタ電源８とバイアス電源６がそれぞれ配置され、ターゲット５はスパッタ電源８に、基板ホルダ７はバイアス電源６にそれぞれ接続されている。

真空槽２の外部に磁界形成手段３が配置されており、真空槽２を接地電位に置き、真空槽２内部の成膜雰囲気を維持しながら、ターゲット５に負電圧を印加するとターゲット５はマグネトロンスパッタされる。ターゲット５は、上述したバリア層（バリアメタル）１３の形成材料が主成分とされる。
そして、ターゲット５がマグネトロンスパッタされると、バリア層１３の形成材料がスパッタ粒子として放出される。

放出されたスパッタ粒子と、反応ガスは基体１１に凹部１２が形成された一面１１ａに入射し、凹部１２の内壁面１２ａを含む基体１１の一面１１ａを覆うようにバリア層１３が形成される。

次に、バリア層１３を覆うようにシード層１５を形成する（図３（ａ）参照：シード層形成工程）。
このシード層１５は、後段の流動工程においてリフローされ、凹部１２に埋め込まれる導電材料となる。シード層１５は、Ｃｕから構成される。シード層１５は、上述したバリア層１３と同様に、スパッタリング法を用いて形成される。シード層１５は、例えば、厚さが１５ｎｍ〜５５ｎｍ程度になるように形成される。
また、本実施形態では、シード層１５のうち、凹部１２の開口端１２ａおよびその近傍を覆う部分（図３（ａ）において、符号１５ａで示す部分、以下、「膨出部１５ａ」と言うこともある。）が、凹部１２の内側（中央部側）に膨出した形状（所謂、オーバーハング）をなしている。なお、シード層１５に膨出部１５ａが存在しない場合にも、本発明は有効に作用する。

スパッタリング装置（成膜装置）１を用いたシード層１５の形成方法について説明する。
まず、基板ホルダ７上に基体１１を配置した状態で、真空排気系９により真空槽２内部を真空排気し、真空排気しながらガス供給系４からスパッタガス、または、化学構造中に窒素または酸素を含む反応ガスを導入し（例えば、反応ガスが酸素の場合、流量が０．１ｓｃｃｍ以上５ｓｃｃｍ以下）、真空槽２内部に大気圧よりも低い成膜雰囲気（例えば全圧が１０^−４Ｐａ以上１０^−１Ｐａ以下）を形成する。

スパッタガスを導入し、真空槽２内が所定の圧力（例えば４．０×１０^−２Ｐａ以上の圧力）に安定した後、スパッタ電源８を起動して、カソード電極（図示略）に負電圧を印加することにより、放電が開始され、ターゲット５をＣｕとして、ターゲット５の表面近傍にプラズマを発生させる。
そして、スパッタリングによる成膜を所定時間行い、バリア層１３を覆うように銅薄膜を形成した後、真空槽２から基体１１を搬出する。

なお、上述のスパッタリング装置１の基板ホルダ７内には温度調節手段（図示略）が設けられており、銅薄膜を形成する際、基体１１の温度を−２０℃に調節しておく。

スパッタリング装置１では、磁界形成手段３がターゲット５表面と平行に移動・回転できるように構成されており、ターゲット５表面のスパッタされる領域（エロージョン領域）をターゲット上の任意の位置に形成させることができる。

次に、シード層１５を覆うように固定層１６を形成する（図３（ｂ）参照：固定層形成工程）。
固定層１６は、シード層１５のうち、少なくとも凹部１２の開口端１２ａおよびその近傍を覆う部分（膨出部）１５ａに形成される。また、固定層１６は、凹部１２の深さ方向において、少なくともシード層１５の一面（上面）１５ｂを基端として、膨出部１５ａのうち最も膨出している部分、すなわち、互いに向かい合う膨出部１５ａが最も接近している部分までを覆うように形成される。

固定層１６は、Ｃｕよりも融点が高く、かつ、ヤング率が大きい金属材料から構成される。このような金属材料としては、例えば、Ｔａ、Ｔｉ、Ｗ、Ｃｏ、Ｎｉ、Ｒｕ、Ｍｎおよびこれらの酸化物、窒化物からなる群より選択される少なくとも１種を含む材料が用いられる。

固定層１６は、上述したバリア層１３と同様に、スパッタリング法を用いて形成される。固定層１６は、厚さが１ｎｍ以上１０ｎｍ以下であることが好ましく、２ｎｍ以上５ｎｍ以下であることがより好ましい。
固定層１６の厚さが１ｎｍ未満では、次工程において、シード層１５および固定層１６をリフローした場合、シード層１５が流動して、膨出部１５ａが凹部１２の中央部側に流動するのを固定層１６で抑制することが難しくなる。そのため、凹部１２内に隙間無く、シード層１５が溶融してなる導電材料のＣｕが埋め込まれる前に、膨出部１５ａに形成された固定層１６が変形して、これらが互いに接続して凹部１２を塞いでしまい、凹部１２内に空間が残留し、結果として、凹部１２内（上記の導電体１４内）に空洞が生じることがある。一方、固定層１６の厚さが１０ｎｍを超えると、膨出部１５ａに形成された固定層１６が互いに接続してしまい、固定層１６を形成した時点で、凹部１２内に空間が残留してしまうおそれがある。

スパッタリング装置（成膜装置）１を用いた固定層１６の形成方法について説明する。
まず、基板ホルダ７上に基体１１を配置した状態で、真空排気系９により真空槽２内部を真空排気し、真空排気しながらガス供給系４からスパッタガス、または、化学構造中に窒素または酸素を含む反応ガスを導入し（例えば、反応ガスが酸素の場合、流量が０．１ｓｃｃｍ以上５ｓｃｃｍ以下）、真空槽２内部に大気圧よりも低い成膜雰囲気（例えば全圧が１０^−４Ｐａ以上１０^−１Ｐａ以下）を形成する。

スパッタガスを導入し、真空槽２内が所定の圧力（例えば４．０×１０^−２Ｐａ以上の圧力）に安定した後、スパッタ電源８を起動して、カソード電極（図示略）に負電圧を印加することにより、放電が開始され、ターゲット５を、例えば、Ｔａとして、ターゲット５の表面近傍にプラズマを発生させる。
そして、スパッタリングによる成膜を所定時間行い、シード層１５を覆うようにタンタル薄膜を形成した後、真空槽２から基体１１を搬出する。

なお、上述のスパッタリング装置１の基板ホルダ７内には温度調節手段（図示略）が設けられており、タンタル薄膜を形成する際、基体１１の温度を例えば３０℃に調節しておく。

次に、シード層１５および固定層１６を形成した基体１１を、固定層１６の溶融温度以下に加熱してリフローを行う（図４（ａ）参照：流動工程）。
これにより、シード層１５は流動して凹部１２の内側、すなわちバリア層１３の内側領域がＣｕからなる導電材料２１によって埋め込まれるとともに、固定層１６が流動して、導電材料２１の一面（上面）２１ａを覆うように、固定膜２２が形成される。
シード層１５および固定層１６の流動温度を、例えば、１００℃以上、４００℃以下とする。

これにより、上記の通り、凹部１２内に隙間無く、シード層１５が溶融してなる導電材料のＣｕを埋め込むことができる。

この、凹部１２を除いた基体１１の一面１１ａに積層されているバリア層１３、導電材料２１および固定膜２２を除去する（図４（ｂ）参照）。
これにより、それぞれの凹部１２ごとに、凹部１２を埋め込む導電体１４、すなわち回路配線が形成される。

以下、実施例および比較例により本発明をさらに具体的に説明するが、本発明は以下の実験例に限定されるものではない。

「実施例１」
基体として厚さ０．７７５ｍｍのガラス基板を用意した。
次に、この基体の一面に、フォトリソグラフィーによるエッチング加工により、底部の幅２６ｎｍ、深さ１００ｎｍの凹部を形成した。
次に、凹部の内壁面を含む基体の一面に、スパッタリング法により、厚さの３ｎｍのＴａからなるバリア層を形成した。
次に、バリア層を覆うように、スパッタリング法により、厚さ２５ｎｍのシード層銅薄膜を形成した。銅薄膜を形成する際、基体の温度を−２０℃に調節した。
次に、銅薄膜を覆うように、スパッタリング法により、厚さ５ｎｍのＴａからなる固定層を形成した。固定層を形成する際、基体の温度を３０℃に調節した。
次に、シード層および固定層を形成した基体を４００℃に加熱して、シード層および固定層を溶融して凹部の内側、すなわちバリア層の内側領域にＣｕからなる導電材料を埋め込んだ。
バリア層の内側領域にＣｕからなる導電材料を埋め込んだ後、その基体について、走査型電子顕微鏡（ＳＥＭ）を用いて、凹部の充填率（凹部がＣｕによって充填されている割合、体積％）を調べた。
なお、充填率が９０％以上の場合を○、充填率が８０％以上９０％未満の場合を△、充填率が８０％未満の場合を×と評価した。
結果を表１に示す。

「比較例１」
固定層を形成しなかったこと以外は実施例１と同様にして、基体の凹部内にＣｕを充填した。
また、実施例１と同様にして、凹部の充填率を調べた。
結果を表１に示す。

「実施例２」
厚さ５ｎｍのＴｉからなる固定層を形成したこと以外は実施例１と同様にして、基体の凹部内にＣｕを充填した。
また、実施例１と同様にして、凹部の充填率を調べた。
結果を表１に示す。

「比較例２」
厚さ５ｎｍのＡｇ（銀）からなる固定層を形成したこと以外は実施例１と同様にして、基体の凹部内にＣｕを充填した。
また、実施例１と同様にして、凹部の充填率を調べた。
結果を表１に示す。

「実施例３」
厚さ１ｎｍのＴａからなる固定層を形成したこと以外は実施例１と同様にして、基体の凹部内にＣｕを充填した。
また、実施例１と同様にして、凹部の充填率を調べた。
結果を表１に示す。

「実施例４」
厚さ１０ｎｍのＴａからなる固定層を形成したこと以外は実施例１と同様にして、基体の凹部内にＣｕを充填した。
また、実施例１と同様にして、凹部の充填率を調べた。
結果を表１に示す。

「比較例３」
厚さ０．５ｎｍのＴａからなる固定層を形成したこと以外は実施例１と同様にして、基体の凹部内にＣｕを充填した。
また、実施例１と同様にして、凹部の充填率を調べた。
結果を表１に示す。

「比較例４」
厚さ１１ｎｍのＴａからなる固定層を形成したこと以外は実施例１と同様にして、基体の凹部内にＣｕを充填した。
また、実施例１と同様にして、凹部の充填率を調べた。
結果を表１に示す。

表１の結果から、Ｃｕからなるシード層を覆うように、Ｃｕよりも融点の高く、かつ、ヤング率の大きい金属材料からなり、厚さ１ｎｍ以上１０ｎｍ以下の固定層を形成すれば、凹部に対する導電材料（Ｃｕ）の充填性が向上することが分かった。

１０半導体装置、１１基体、１２凹部、１３バリア層（バリアメタル）、１４導電体（回路配線）、１５シード層、１６固定層。

Claims

基体に凹部を形成する凹部形成工程と、
少なくとも前記凹部の内壁面を覆うバリア層を形成するバリア層形成工程と、
前記バリア層を覆うシード層を形成するシード層形成工程と、
前記シード層のうち、少なくとも前記凹部の開口端およびその近傍を覆う部分に固定層を形成する固定層形成工程と、
前記シード層および前記固定層をリフロー法によって流動させる流動工程と、を少なくとも備え、
前記シード層はＣｕからなることを特徴とする半導体装置の製造方法。
前記固定層は、Ｃｕよりも融点が高く、かつヤング率が大きい金属材料からなることを特徴とする請求項１に記載の半導体装置の製造方法。
前記金属材料は、Ｔａ、Ｔｉ、Ｗ、Ｃｏ、Ｎｉ、Ｒｕ、Ｍｎ、Ｖおよびこれらの酸化物、窒化物からなる群より選択される少なくとも１種を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
前記固定層の厚さは１ｎｍ以上、１０ｎｍ以下であることを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置の製造方法。