JP5607243B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5607243B2 JP5607243B2 JP2013512683A JP2013512683A JP5607243B2 JP 5607243 B2 JP5607243 B2 JP 5607243B2 JP 2013512683 A JP2013512683 A JP 2013512683A JP 2013512683 A JP2013512683 A JP 2013512683A JP 5607243 B2 JP5607243 B2 JP 5607243B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- substrate
- thickness
- layer
- experimental example
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
本願は、2011年9月30日に、日本に出願された日本国特願2011−217017号に基づき優先権を主張し、その内容をここに援用する。
即ち、溝の内部にスパッタリングによって銅を積層する場合、微細な溝の内部まで銅が堆積せず、溝の内部は空洞のまま溝の開口端付近だけ銅が堆積してしまう。
また、リフロー法によって溝の内部を溶融した銅によって埋め込む場合、溝の内壁面に予め形成されるバリアメタル層に対して、溶融した銅との濡れ性が悪く、溝の内部に空洞が生じた状態で銅が固化するという課題があった。
このように溝の内部に形成した銅配線に空洞が生じると、銅配線の抵抗値が高くなり、断線の虞もある。
(1)本発明に係る一態様の半導体装置の製造方法は、基体に溝部を形成する溝部形成工程と、少なくとも前記溝部の内壁面を覆うバリア層を形成するバリア層形成工程と、前記バリア層を覆うシード層を形成するシード層形成工程と、前記シード層の内側領域に導電材料を埋め込む埋込工程と、を備え、
前記シード層はCuからなり、前記導電材料はCuからなり、前記シード層形成工程及び前記埋込工程はスパッタリング法により行われ、
前記埋込工程における製造条件は、前記導電材料の厚さを前記シード層の厚さで除してなる値をαと定義した場合、前記基体の温度が300℃かつ前記αが0.8〜2.4、または、前記基体の温度が250℃〜300℃かつ前記αが1.6である。
(4)上記(1)の態様において、前記基体は、半導体基板と、前記半導体基板の一面に形成された絶縁層とからなる構成を採用してもよい。
即ち、酸化物や窒化物など、主に金属化合物からなるバリア層は、表面に微細な凹凸が生じやすく表面平滑性に乏しい。かつ、導電材料であるCuは、主に化合物からなるバリア層に対して濡れ性、流動性に乏しい。
図1は、本発明に係る一実施形態の半導体装置を示す要部拡大断面図である。
半導体装置10は、基体11を備えている。基体11は、絶縁性基板、例えばガラス基板、樹脂基板などから構成される。なお、この基体11の一部に、例えば半導体素子等が形成されていてもよい。
バリア層(バリアメタル)13は、厚みt1が例えば1nm〜3nm程度になるように形成される。
導電体14は、例えば、基体11に形成された半導体素子の回路配線となる。
第一導電層15は、厚みt2が3nm〜8nmになるように形成することが好ましく、5nm〜6nmになるように形成することがより好ましい。
第一導電層15の厚みt2が3nm未満では、第二導電層16を形成しても、基体11の溝部12の内側領域を導電体14で完全に満たすことができない虞がある。一方、第一導電層15の厚みt2が(W−2t1)/2を超えると、第二導電層16を形成できなくなる虞がある。ゆえに、シード層15は、関係式t2≦(W−2t1)/2を満たす構成が好ましい。
第二導電層16は、基体11の一面11a上において、厚みが10nm以上になるように形成することが好ましく、15nm〜55nmになるように形成することがより好ましい。
第二導電層16の基体11の一面11a上における厚みが10nm未満では、第一導電層15の内側領域に、完全に第二導電層16を充填することができない虞がある。
図2、図3は、本発明に係る一実施形態の半導体装置の製造方法を段階的に示した要部拡大断面図である。
本発明に係る実施形態の半導体装置を製造する際には、まず、基体11を用意する(図2(a)参照)。基体11としては、絶縁性基板、半導体基板が用いられる。絶縁性基板としては、例えば、ガラス基板、樹脂基板が挙げられる。また、半導体基板としては、例えば、シリコンウェーハ、SiCウェーハなどが挙げられる。基体11には、例えば、予め半導体素子(図示略)が形成されている。
スパッタリング装置(成膜装置)1は、真空槽2と、真空槽2内部にそれぞれ配置された基板ホルダ7およびターゲット5とを有している。
そして、ターゲット5がマグネトロンスパッタされると、バリア層13の形成材料がスパッタ粒子として放出される。
まず、基板ホルダ7上に基体11を配置した状態で、真空排気系9により真空槽2内部を真空排気し、真空排気しながらガス供給系4からスパッタガスと、化学構造中に窒素又は酸素を含む反応ガスを導入し(例えば反応ガスが酸素の場合、流量が0.1sccm以上5sccm以下)、真空槽2内部に大気圧よりも低い成膜雰囲気(例えば全圧が10−1Pa以下)を形成する。
そして、スパッタリングによる成膜を所定時間行い、バリア層13を覆うように銅薄膜を形成した後、真空槽2から基体11を搬出する。
スパッタリング法によって、シード層15の内側領域に導電材料を埋め込む場合、図4に示すスパッタリング装置(成膜装置)1を用いてターゲット5をCuとして、シード層15の内側領域を含む基体11の一面11a側にCuからなる導電材料を堆積させる。
このようなスパッタリング法によって導電材料を埋め込む場合であっても、Cuからなるシード層15の形成によって、堆積されるCuとシード層15との密着性が高められ、シード層15の内側にCuを、均一に空洞を生じさせること無く堆積させることが可能になる。
基体として厚み0.775mmのシリコン酸化膜付シリコン基板を用意した。
次に、この基体の一面に、フォトリソグラフィーによるエッチング加工により、深さ100nmの溝部を形成した。
次に、溝部の内壁面含む基体の一面に、スパッタリング法により、厚みの3nmのTaからなるバリア層を形成した。
次に、バリア層を覆うように、スパッタリング法により、厚み15nmのCuからなるシード層(第一導電層)銅薄膜を形成した。銅薄膜を形成する際、基体の温度を−20℃に調節した。
次に、シード層の内側領域に、スパッタリング法により、Cuを埋め込むことにより、第二導電層を形成した。第二導電層を形成する際、基体の温度を400℃に調節した。
ここでは、基体の一面上に形成される第二導電層の厚みが0nmとなるように、第二導電層を形成した。
第二導電層を形成した後、シード層(第一導電層)および第二導電層からなる導電体が形成された基体について、走査型電子顕微鏡(SEM)を用いて、溝部の充填率(溝部が、第一導電層および第二導電層からなる導電体によって充填されている割合、体積%)を調べた。
なお、充填率が90%以上の場合を○、充填率が80%以上90%未満の場合を△、充填率が80%未満の場合を×と評価した。
結果を表1に示す。
基体の一面上に形成される第二導電層の厚みが20nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表1に示す。
基体の一面上に形成される第二導電層の厚みが40nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表1に示す。
基体の一面上に形成される第二導電層の厚みが60nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表1に示す。
第二導電層を形成する際、基体の温度を300℃に調節した以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表1に示す。
第二導電層を形成する際、基体の温度を300℃に調節し、基体の一面上に形成される第二導電層の厚みが20nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表1に示す。
第二導電層を形成する際、基体の温度を300℃に調節し、基体の一面上に形成される第二導電層の厚みが40nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表1に示す。
第二導電層を形成する際、基体の温度を300℃に調節し、基体の一面上に形成される第二導電層の厚みが60nmとなるように、第二導電層を形成したこと以外は実施例1と同様にして、基体の溝部内に導電体を充填した。
また、実施例1と同様にして、溝部の充填率を調べた。
結果を表1に示す。
ここで、前記埋込工程における製造条件のうち、前記導電材料の厚さを前記シード層の厚さで除してなる値をαと定義した場合、表1(シードの厚さが15nm)における第二導電層(導電材料)の厚みが20nm、40nm、60nmは順に、前記αが約1.33、約2.66、4、と表記される。
厚み25nmのシード層(第一導電層)を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表2に示す。
厚み25nmのシード層(第一導電層)を形成し、基体の一面上に形成される第二導電層の厚みが20nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表2に示す。
厚み25nmのシード層(第一導電層)を形成し、基体の一面上に形成される第二導電層の厚みが40nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表2に示す。
厚み25nmのシード層(第一導電層)を形成し、基体の一面上に形成される第二導電層の厚みが60nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表2に示す。
厚み25nmのシード層(第一導電層)を形成し、第二導電層を形成する際、基体の温度を300℃に調節したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表2に示す。
厚み25nmのシード層(第一導電層)を形成し、第二導電層を形成する際、基体の温度を300℃に調節し、基体の一面上に形成される第二導電層の厚みが20nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表2に示す。
厚み25nmのシード層(第一導電層)を形成し、第二導電層を形成する際、基体の温度を300℃に調節し、基体の一面上に形成される第二導電層の厚みが40nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表2に示す。
厚み25nmのシード層(第一導電層)を形成し、第二導電層を形成する際、基体の温度を300℃に調節し、基体の一面上に形成される第二導電層の厚みが60nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表2に示す。
厚み25nmのシード層(第一導電層)を形成し、第二導電層を形成する際、基体の温度を250℃に調節し、基体の一面上に形成される第二導電層の厚みが20nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表2に示す。
厚み25nmのシード層(第一導電層)を形成し、第二導電層を形成する際、基体の温度を250℃に調節し、基体の一面上に形成される第二導電層の厚みが40nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表2に示す。
厚み25nmのシード層(第一導電層)を形成し、第二導電層を形成する際、基体の温度を250℃に調節し、基体の一面上に形成される第二導電層の厚みが60nmとなるように、第二導電層を形成したこと以外は実施例1と同様にして、基体の溝部内に導電体を充填した。
また、実施例1と同様にして、溝部の充填率を調べた。
結果を表2に示す。
ここで、前記埋込工程における製造条件のうち、前記導電材料の厚さを前記シード層の厚さで除してなる値をαと定義した場合、表2(シードの厚さが25nm)における第二導電層(導電材料)の厚みが20nm、40nm、60nmは順に、前記αが0.8、1.6、2.4、と表記される。
厚み35nmのシード層(第一導電層)を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表3に示す。
厚み35nmのシード層(第一導電層)を形成し、基体の一面上に形成される第二導電層の厚みが20nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表3に示す。
厚み35nmのシード層(第一導電層)を形成し、基体の一面上に形成される第二導電層の厚みが40nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表3に示す。
厚み35nmのシード層(第一導電層)を形成し、基体の一面上に形成される第二導電層の厚みが50nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表3に示す。
厚み35nmのシード層(第一導電層)を形成し、基体の一面上に形成される第二導電層の厚みが60nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表3に示す。
厚み35nmのシード層(第一導電層)を形成し、第二導電層を形成する際、基体の温度を300℃に調節したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表3に示す。
厚み35nmのシード層(第一導電層)を形成し、第二導電層を形成する際、基体の温度を300℃に調節し、基体の一面上に形成される第二導電層の厚みが20nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表3に示す。
厚み35nmのシード層(第一導電層)を形成し、第二導電層を形成する際、基体の温度を300℃に調節し、基体の一面上に形成される第二導電層の厚みが40nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表3に示す。
厚み35nmのシード層(第一導電層)を形成し、第二導電層を形成する際、基体の温度を300℃に調節し、基体の一面上に形成される第二導電層の厚みが50nmとなるように、第二導電層を形成したこと以外は実験例1と同様にして、基体の溝部内に導電体を充填した。
また、実験例1と同様にして、溝部の充填率を調べた。
結果を表3に示す。
厚み35nmのシード層(第一導電層)を形成し、第二導電層を形成する際、基体の温度を300℃に調節し、基体の一面上に形成される第二導電層の厚みが60nmとなるように、第二導電層を形成したこと以外は実施例1と同様にして、基体の溝部内に導電体を充填した。
また、実施例1と同様にして、溝部の充填率を調べた。
結果を表3に示す。
ここで、前記埋込工程における製造条件のうち、前記導電材料の厚さを前記シード層の厚さで除してなる値をαと定義した場合、表3(シードの厚さが35nm)における第二導電層(導電材料)の厚みが20nm、40nm、50nm、60nmは順に、前記αが約0.57、約1.14、約1.42、約1.71、と表記される。
表2の結果から、シード層(第一導電層)の厚みを25nmとし、第二導電層を形成する際の基体の温度を400℃とした場合、溝部に対して、第一導電層および第二導電層からなる導電体を十分に充填できないことが分かった。また、シード層(第一導電層)の厚みを25nmとし、第二導電層を形成する際の基体の温度を300℃とした場合、基体の一面上に形成される第二導電層の厚みが40nm以上となるように、第二導電層を形成することにより、溝部に対して、第一導電層および第二導電層からなる導電体を十分に充填できることが分かった。より詳細には、表2に示したマーク(○印、△印)から、「溝部に対して、第一導電層および第二導電層からなる導電体を充填することが可能となる、埋込工程における製造条件」は、導電材料(第二導電層)の厚さをシード層(第一導電層)の厚さで除してなる値をαと定義した場合、基体の温度が300℃かつαが0.8〜2.4、または、基体の温度が250℃〜300℃かつαが1.6である、ことが明らかとなった。
表3の結果から、シード層(第一導電層)の厚みを35nmとし、第二導電層を形成する際の基体の温度を400℃とした場合、基体の一面上に形成される第二導電層の厚みが40nm以上となるように、第二導電層を形成することにより、溝部に対して、第一導電層および第二導電層からなる導電体を十分に充填できることが分かった。また、シード層(第一導電層)の厚みを35nmとし、第二導電層を形成する際の基体の温度を300℃とした場合、基体の一面上に形成される第二導電層の厚みが40nm以上となるように、第二導電層を形成することにより、溝部に対して、第一導電層および第二導電層からなる導電体を十分に充填できることが分かった。
11 基体
12 溝部(トレンチ)
13 バリア層(バリアメタル)
14 導電体(回路配線)
15 第一導電層
16 第二導電層
Claims (4)
- 基体に溝部を形成する溝部形成工程と、少なくとも前記溝部の内壁面を覆うバリア層を形成するバリア層形成工程と、前記バリア層を覆うシード層を形成するシード層形成工程と、前記シード層の内側領域に導電材料を埋め込む埋込工程と、を備え、
前記シード層はCuからなり、前記導電材料はCuからなり、前記シード層形成工程及び前記埋込工程はスパッタリング法により行われ、
前記埋込工程における製造条件は、前記導電材料の厚さを前記シード層の厚さで除してなる値をαと定義した場合、前記基体の温度が300℃かつ前記αが0.8〜2.4、または、前記基体の温度が250℃〜300℃かつ前記αが1.6であることを特徴とする半導体装置の製造方法。 - 前記シード層形成工程は、前記バリア層を覆うCu薄膜を形成する工程であり、前記シード層形成工程における基体温度は前記埋込工程よりも低温であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記バリア層は、Ta、Ti、W、Ru、V、Co、Nbのうち、少なくとも一種を含む材料からなることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記基体は、半導体基板と、前記半導体基板の一面に形成された絶縁層とからなることを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013512683A JP5607243B2 (ja) | 2011-09-30 | 2012-09-21 | 半導体装置の製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011217017 | 2011-09-30 | ||
JP2011217017 | 2011-09-30 | ||
JP2013512683A JP5607243B2 (ja) | 2011-09-30 | 2012-09-21 | 半導体装置の製造方法 |
PCT/JP2012/074242 WO2013047375A1 (ja) | 2011-09-30 | 2012-09-21 | 半導体装置の製造方法、半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5607243B2 true JP5607243B2 (ja) | 2014-10-15 |
JPWO2013047375A1 JPWO2013047375A1 (ja) | 2015-03-26 |
Family
ID=47995407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013512683A Active JP5607243B2 (ja) | 2011-09-30 | 2012-09-21 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20140332959A1 (ja) |
JP (1) | JP5607243B2 (ja) |
KR (1) | KR20130101098A (ja) |
TW (1) | TWI503926B (ja) |
WO (1) | WO2013047375A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002075995A (ja) * | 2000-08-24 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002252175A (ja) * | 2001-02-16 | 2002-09-06 | Applied Materials Inc | 気相堆積装置及び方法 |
JP2010165935A (ja) * | 2009-01-16 | 2010-07-29 | Tokyo Electron Ltd | 半導体装置とその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6140234A (en) * | 1998-01-20 | 2000-10-31 | International Business Machines Corporation | Method to selectively fill recesses with conductive metal |
JP2009194195A (ja) * | 2008-02-15 | 2009-08-27 | Panasonic Corp | 半導体装置及びその製造方法 |
-
2012
- 2012-09-21 KR KR1020137012917A patent/KR20130101098A/ko not_active Application Discontinuation
- 2012-09-21 US US13/990,816 patent/US20140332959A1/en not_active Abandoned
- 2012-09-21 JP JP2013512683A patent/JP5607243B2/ja active Active
- 2012-09-21 WO PCT/JP2012/074242 patent/WO2013047375A1/ja active Application Filing
- 2012-09-27 TW TW101135663A patent/TWI503926B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002075995A (ja) * | 2000-08-24 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2002252175A (ja) * | 2001-02-16 | 2002-09-06 | Applied Materials Inc | 気相堆積装置及び方法 |
JP2010165935A (ja) * | 2009-01-16 | 2010-07-29 | Tokyo Electron Ltd | 半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2013047375A1 (ja) | 2015-03-26 |
TWI503926B (zh) | 2015-10-11 |
US20140332959A1 (en) | 2014-11-13 |
KR20130101098A (ko) | 2013-09-12 |
WO2013047375A1 (ja) | 2013-04-04 |
TW201322371A (zh) | 2013-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5145225B2 (ja) | 半導体装置の製造方法 | |
TW200952080A (en) | A process for selective growth of films during ECP plating | |
JP6272830B2 (ja) | 低エッチング速度のハードマスク膜のための酸素ドーピングを伴うpvdaln膜 | |
CN107895710B (zh) | 导通孔的铜填充工艺 | |
TWI651807B (zh) | Cu配線之製造方法 | |
WO2013047323A1 (ja) | 半導体装置の製造方法、半導体装置 | |
JP2012248613A (ja) | 半導体装置の製造方法 | |
JP5607243B2 (ja) | 半導体装置の製造方法 | |
JP2000332106A (ja) | 半導体装置およびその製造方法 | |
JP2013171940A (ja) | 半導体装置の製造方法 | |
JP2013077631A (ja) | 半導体装置の製造方法、半導体装置 | |
JP2006245240A (ja) | 半導体装置及びその製造方法 | |
JP2013105753A (ja) | 半導体装置の製造方法 | |
TWI435386B (zh) | 被膜表面處理方法 | |
JP2009141230A (ja) | 半導体装置の製造方法および半導体装置製造用スパッタ装置 | |
JP2013074173A (ja) | 半導体装置の製造方法、半導体装置 | |
JP5965628B2 (ja) | Cu層形成方法及び半導体装置の製造方法 | |
JP4066820B2 (ja) | 半導体上に銅(Cu)を主成分とする配線層を形成するための製造方法 | |
JP5794905B2 (ja) | リフロー法及び半導体装置の製造方法 | |
WO2011034092A1 (ja) | バリアメタル膜の形成方法 | |
JP2013080779A (ja) | 半導体装置の製造方法、半導体装置 | |
JP2005311087A (ja) | アルミニウム配線の形成方法 | |
JPH1197388A (ja) | 半導体装置の製造方法とその製造装置 | |
JP2005528785A (ja) | コンタクトホール充填方法 | |
JP2006024666A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140812 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5607243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |