JP2010165935A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2010165935A
JP2010165935A JP2009007937A JP2009007937A JP2010165935A JP 2010165935 A JP2010165935 A JP 2010165935A JP 2009007937 A JP2009007937 A JP 2009007937A JP 2009007937 A JP2009007937 A JP 2009007937A JP 2010165935 A JP2010165935 A JP 2010165935A
Authority
JP
Japan
Prior art keywords
wiring
plasma
semiconductor device
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009007937A
Other languages
English (en)
Inventor
Takenao Nemoto
剛直 根本
Tadahiro Omi
忠弘 大見
Akinobu Teramoto
章伸 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Original Assignee
Tohoku University NUC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Tokyo Electron Ltd filed Critical Tohoku University NUC
Priority to JP2009007937A priority Critical patent/JP2010165935A/ja
Priority to PCT/JP2010/050048 priority patent/WO2010082517A1/ja
Priority to TW99101000A priority patent/TW201113976A/zh
Publication of JP2010165935A publication Critical patent/JP2010165935A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ダマシン配線構造を有する半導体装置に形成される配線表面の酸化物部を選択的に除去する。
【解決手段】ダマシン配線構造を有する半導体装置を製造するに際し、配線表面を、Ｘｅのプラズマで逆スパッタリングする。本発明によれば、Ｘｅのプラズマガスで逆スパッタリングすることにより、配線表面の酸化物部等を選択的に効率よく除去でき、ダマシン配線構造において、上下配線間のコンタクト抵抗の増大を回避できる。また、配線の上に形成されたＣＦなどの絶縁膜へのダメージを抑制でき、絶縁膜の誘電率変動も抑制できる。
【選択図】図１

Description

本発明は、半導体装置とその製造方法に関し、特に逆スパッタリングに関する。
近年、半導体装置の配線は、低抵抗化および高信頼性化を目的として、従来のＡｌ配線からＣｕ配線へと移行しつつある。Ｃｕ配線は、ドライエッチングによる形成が困難なため、配線を多層に形成したダマシン配線構造を有する。ダマシン配線構造は、層間絶縁膜上に形成された配線パターンの溝にＣｕ膜を堆積させ、その後、溝以外に堆積させたＣｕをケミカルメカニカルポリッシング（ＣＭＰ）によって除去する方法で作られる。
しかしながら、Ｃｕ配線は大気に曝されると容易に酸化し、上下配線間のコンタクト抵抗の増大を招く恐れがある。このため、例えば特許文献１（特開２００４−７１９５６号公報）に示されるように、ＶＩＡホールの底部に現れているＣｕ配線の表面の酸化物部を、Ａｒのプラズマガスで逆スパッタリングして除去する方法が提案されている。
特開２００４−７１９５６号公報
ところが、ＡｒのプラズマガスはＣｕ配線の酸化物部に対するエッチングレートが小さく、酸化物部を効率よく除去することが困難である。一方、ダマシン配線構造では、Ｃｕ配線の上にＣＦ膜などの絶縁膜が形成されるが、Ａｒのプラズマガスは、この絶縁膜に対するエッチングレートが大きく、絶縁膜にダメージを与えやすい。このため、Ｃｕ配線表面の酸化物部を選択的に除去できないといった問題がある。
本発明は、かかる点に鑑みてなされたものであり、ダマシン配線構造を有する半導体装置において不可避的に形成される配線溝へのダメージを抑制しながら配線表面の酸化物部およびエッチング残渣等の不純物を選択的に除去する有効な方法を提供することを目的とする。
前記の目的を達成するため、本発明によれば、ダマシン配線構造を有する半導体装置の製造方法であって、配線表面を、Ｘｅのプラズマで逆スパッタリングする工程を有する、半導体装置の製造方法が提供される。
Ｘｅのプラズマガスは、Ａｒのプラズマガスに比べて、電子温度は低いが、電子密度は高いといった物理的性質を有している。かかるＸｅのプラズマガスは、Ｃｕなどからなる配線の酸化物部等を、ＣＦなどの絶縁膜に比べて、選択的に除去できる。本発明では、Ｘｅのプラズマガスで逆スパッタリングすることにより、配線表面の酸化物部等を選択的に効率よく除去する。
前記配線表面は、ＶＩＡホールの底部に現れても良い。また、前記配線は、例えばＣｕを含んでいる。また、前記配線は、バリア層の上に形成されていても良い。この場合、前記バリア層は、例えばＴａを含んでいる。また、前記配線の上に、絶縁膜が形成されていても良い。この場合、前記絶縁膜は、例えばＣおよびＦを含んでいる。
また、本発明によれば、ダマシン配線構造を有する半導体装置であって、層間絶縁膜側壁にＸｅが含まれる、半導体装置が提供される。この半導体装置は、例えばＣｕを含む配線を有している。また、前記配線は、バリア層の上に形成されていても良い。この場合、前記バリア層は、例えばＴａを含んでいる。また、前記配線の上に、絶縁膜が形成されていても良い。この場合、前記絶縁膜は、例えばＣおよびＦを含んでいる。
本発明によれば、Ｘｅのプラズマガスで逆スパッタリングすることにより、配線表面の酸化物部等を選択的に効率よく除去することができ、ダマシン配線構造において、上下配線間のコンタクト抵抗の増大を回避できる。また、配線の上に形成されたＣＦ膜などの絶縁膜へのダメージを抑制でき、絶縁膜の誘電率変動も抑制できる。
逆スパッタリング装置の説明図である。 本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、層間絶縁膜の表面に配線溝が形成された状態を示している。 本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、バリアメタル膜とＣｕめっきシード層が、層間絶縁膜上に連続して形成された状態を示している。 本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、Ｃｕ導電層が基板の表面全体に形成された状態を示している。 本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、層間絶縁膜の上方からＣｕ導電層とバリアメタル膜が除去された状態を示している。 本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、バリア層と層間絶縁膜が基板の表面全体に順次形成された状態を示している。 本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、層間絶縁膜を貫通するＶＩＡホールと配線溝が形成された状態を示している。 本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、バリア層がエッチングされて、ＶＩＡホールの底部にＣｕ配線の表面が露出させられた状態を示している。 本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、バリアメタル膜とＣｕめっきシード層が、ＶＩＡホールと配線溝の内面に順次成膜された状態を示している。 本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、Ｃｕ導電層が基板の表面全体に形成された状態を示している。 本発明の実施の形態にかかる半導体装置の製造工程を説明するための基板の断面図であり、層間絶縁膜の上方からＣｕ導電層とバリアメタル膜が除去されて、ビアプラグが形成された状態を示している。 Ａｒのプラズマの電子温度とＸｅのプラズマの電子温度を比較したグラフである。 Ａｒのプラズマの電子密度とＸｅのプラズマの電子密度を比較したグラフである。 ＳｉＯ２膜について、ＡｒプラズマとＸｅプラズマのスパッタリング量（エッチング量）を比較したグラフである。 ＣＦ膜について、ＡｒプラズマとＸｅプラズマのスパッタリング量（エッチング量）を比較したグラフである。
以下、本発明の実施の形態について説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
図１に示すように、逆スパッタリング装置１は、例えば石英などで構成された処理容器１０を備えている。この処理容器１０は、上部が半球状に形成されたドーム形状である。処理容器１０の側面には、スパッタガスの導入管１１と排気管１２が接続されている。導入管１１には、Ｘｅガスの供給源１５が接続され、この供給源１５から、導入管１１を介して、処理容器１０内にＸｅガスが供給される。排気管１２には、排気装置１６が接続され、この排気装置１６によって、処理容器１０の内部は、所定の真空度に減圧される。
処理容器１０の内部には、Ｓｉ等からなる半導体の基板Ｗを載置させる載置台２０が設けられている。載置台２０には、電源２１が接続されている。図示はしないが、載置台２０は、スパッタ用の磁石、温度調節機構等も備えている。
処理容器１０の外周には、プラズマ発生器２５が設けられている。プラズマ発生器２５は、処理容器１０の外側周に巻かれたＩＣＰコイル２６と、ＩＣＰコイル２６に高周波電力を加える高周波電源２７を備えている。
以上のように構成された逆スパッタリング装置１において、処理容器１０内の載置台２０上に基板Ｗが載置され、排気装置１６によって処理容器１０の内部が所定の真空度に減圧された状態で、供給源１５から処理容器１０内にＸｅガスが供給される。そして、高周波電源２７からＩＣＰコイル２６に加えられた高周波電力で発生された誘導結合プラズマ（ＩＣＰ：Inductivery coupled plasma）により、処理容器１０内のＸｅガスがプラズマ化させられる。そして、電源２１から載置台２０に電力が加えられることにより、ＸｅガスのプラズマＰが高エネルギーで基板Ｗの表面に当たり、基板Ｗの表面からスパッタ粒子が放出させられる。その結果、載置台２０上に載置された基板Ｗの表面がスパッタリングされて、逆スパッタリングが行われる。
次に、本発明の実施の形態にかかる半導体製造装置の製造工程を、図２〜１１を参照にして説明する。Ｓｉ等からなる半導体の基板Ｗにおいて、基板本体２９の上面に素子が形成される。先ず、図２に示すように、第１の層間絶縁膜３０が、基板本体２９の上に形成される。続いて、フォトリソグラフィおよび反応性イオンエッチング（ＲＩＥ）により、第１の層間絶縁膜３０の表面に配線溝３１が形成される。
次に、図３に示すように、配線溝３１の内面を被覆するように、バリアメタル（ＢＭ）膜３２とＣｕめっきシード層３３が、第１の層間絶縁膜３０上に連続して形成される。バリアメタル膜３２は、第１の層間絶縁膜３０の全面にＴａＮ膜をスパッタリングして形成される。バリアメタル膜３２は、Ｔａ膜、Ｔａ化合物膜又はＴａ合金膜の単層膜やこれらの２種以上の積層膜であってもよい。Ｃｕめっきシード層３３は、例えばスパッタリングにより形成される。
次に、図４に示すように、Ｃｕ導電層３５が、Ｃｕめっきシード層３３の上から配線溝３１を埋め込むように、基板Ｗの表面全体に形成される。Ｃｕ導電層３５は、純Ｃｕに限らずＣｕ合金であってもよく、合金Ｃｕめっき、スパッタリングなどで形成される。なお、Ｃｕ導電層３５の形成により、Ｃｕめっきシード層３３は、Ｃｕ導電層３５に一体化される。
次に、図５に示すように、配線溝３１の内部にあるＣｕ導電層３５とバリアメタル膜３２の部分を残して、第１の層間絶縁膜３０の上方からＣｕ導電層３５とバリアメタル膜３２が、ＣＭＰ法により除去される。こうして、配線溝３１の内部に、バリアメタル膜３２で囲まれた状態で、Ｃｕ配線３６が形成される。
次に、図６に示すように、バリア層４０と第２の層間絶縁膜４１が、基板Ｗの表面全体に、プラズマ化学気相成長（ＰＥＣＶＤ）法によって順次形成される。バリア層４０は、例えばＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜などが用いられる。第２の層間絶縁膜４１は、例えばＣＦ絶縁膜などが用いられる。バリア層４０は、第２の層間絶縁膜４１がエッチング（ＲＩＥ）される際に、下層のバリアメタル膜３２とＣｕ配線３６の保護膜として機能する。
次に、図７に示すように、第２の層間絶縁膜４１が、フォトリソグラフィおよびＲＩＥによって加工され、バリアメタル膜３２とＣｕ配線３６の上に、第２の層間絶縁膜４１を貫通するＶＩＡホール４５と配線溝４６が形成される。
次に、図８に示すように、バリア層４０がエッチング（ＲＩＥ）され、ＶＩＡホール４５の底部において、Ｃｕ配線３６の表面が露出させられる。このとき、ビアホール４５の側壁およびＣｕ配線３６の表面にはＲＩＥで生成された反応生成物が堆積する。そこで、エッチングの後、アッシングやウエットエッチングが行われ、ビアホール４５の側壁およびＣｕ配線３６の表面から反応生成物が除去される。
一方、アッシングやウエットエッチングによって、Ｃｕ配線３６の表面には、酸化物部３６’が形成されてしまう。また、エッチング残渣等の不純物が付着している。そこで次に、逆スパッタリングが行われ、Ｃｕ配線３６の表面に形成された酸化物部等（酸化物部およびエッチング残渣）３６’が除去される。
即ち、Ｃｕ配線３６の表面に酸化物部等３６’が形成された状態で、基板Ｗが、逆スパッタリング装置１の処理容器１０内に収納され、載置台２０上に基板Ｗが載置される。そして、排気装置１６によって処理容器１０の内部が所定の真空度に減圧され、供給源１５から処理容器１０内にＸｅガスが供給される。そして、高周波電源２７からＩＣＰコイル２６に加えられた高周波電力で発生された誘導結合プラズマ（ＩＣＰ：Inductivery coupled plasma）により、処理容器１０内のＸｅガスがプラズマ化させられる。そして、電源２１から載置台２０に電力が加えられることにより、ＸｅガスのプラズマＰが高エネルギーで基板Ｗの表面に当たり、基板Ｗの表面からスパッタ粒子が放出させられる。その結果、載置台２０上に載置された基板Ｗの表面において、Ｃｕ配線３６の表面に形成された酸化物部等３６’がスパッタリングされ、酸化物部等３６’が除去される。
このように逆スパッタによって、Ｃｕ配線３６表面の酸化物部等３６’が除去されるに際し、ＩＣＰコイル２６には、例えば１３．５６ＭＨｚ、１００Ｗ以下の高周波電力が加えられる。また、載置台２０には、例えば４００Ｈｚ、パワー２００Ｗ以下の電力が加えられる。
かかる逆スパッタリング装置１では、載置台２０に加えられる電力を制御することにより、スパッタエネルギーの制御が容易に行われる。また、プラズマ発生器２５は、処理容器１０の外部に配置されたＩＣＰコイル２６と高周波電源２７で構成され、装置構成が複雑にならない。
Ｘｅのプラズマガスは、Ａｒのプラズマガスに比べて、電子温度は低いが、電子密度は高いといった物理的性質を有している。ＸｅガスのプラズマＰを用いた逆スパッタを行うことにより、ＣＦなどからなる第２の層間絶縁膜４１に比べて、Ｃｕ配線３６の表面の酸化物部等３６’が選択的に効率よく除去される。また、Ｃｕ配線３６の表面の酸化物部等３６’が除去される際に、第２の層間絶縁膜４１へのダメージが抑制され、第２の層間絶縁膜４１の誘電率変動も抑制される。
こうして逆スパッタリングによって、Ｃｕ配線３６表面の酸化物部等３６’が除去された後、基板Ｗを大気に曝さずに、連続的に、図９に示すように、バリアメタル膜５０とＣｕめっきシード層５１が、ＶＩＡホール４５と配線溝４６の内面に順次成膜される。これらバリアメタル膜５０とＣｕめっきシード層５１の成膜は、例えばスパッタ法により行われる。バリアメタル膜５０は、Ｔａ膜、Ｔａ化合物膜又はＴａ合金膜の単層膜やこれらの２種以上の積層膜であってもよい。
次に、図１０に示すように、Ｃｕ導電層５２が、Ｃｕめっきシード層５１の上から、ＶＩＡホール４５と配線溝４６を埋め込むように、基板Ｗの表面全体に形成される。Ｃｕ導電層５２は、純Ｃｕに限らずＣｕ合金であってもよく、合金Ｃｕめっき、スパッタリングなどで形成される。なお、Ｃｕ導電層５２の形成により、Ｃｕめっきシード層５１は、Ｃｕ導電層５２に一体化される。
次に、図１１に示すように、ＶＩＡホール４５と配線溝４６の内部にあるＣｕ導電層５２とバリアメタル膜５０の部分を残して、第２の層間絶縁膜４１の上方からＣｕ導電層５２とバリアメタル膜５０が、ＣＭＰ法により除去される。こうして、ＶＩＡホール４５と配線溝４６の内部に、バリアメタル膜５０で囲まれた状態で、ビアプラグ５３が形成される。
こうして、Ｃｕ配線を多層に形成したダマシン配線構造を有する半導体装置が製造されていく。こうして製造された半導体装置は、上下のＣｕ配線層３６、５３のコンタクト抵抗の増大を回避でき、基板Ｗの面内のコンタクト抵抗のばらつきの増加が抑制される。
以上、本発明の好ましい実施の形態の一例を説明したが、本発明は図示の形態に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に相到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。本発明は、シングルダマシン工程、デュアルダマシン工程のいずれにも適応できる。なお、本明細書でいう「逆スパッタリング」とは、「スパッタエッチング」を含む概念である。
先ず、ＡｒプラズマとＸｅプラズマの物理的性質を比較した。図１２は、１３．５６ＭＨｚ、５００Ｗの高周波電力でプラズマ化させたＡｒのプラズマの電子温度（Ａｒ ＲＦ）、５００Ｗの直流電力でプラズマ化させたＡｒのプラズマの電子温度（Ａｒ ＤＣ）および１３．５６ＭＨｚ、５００Ｗの高周波電力でプラズマ化させたＸｅのプラズマの電子温度（Ｘｅ ＲＦ）、５００Ｗの直流電力でプラズマ化させたＸｅのプラズマの電子温度（Ｘｅ ＤＣ）と、処理容器内の圧力（ｍ Ｔｏｒｒ）の関係を示すグラフである。いずれの場合も、圧力が高くなると電子温度Ｔｅ（ｅＶ）が下がる傾向を示したが、高周波電力と直流電力のいずれでプラズマさせた場合も、Ｘｅのプラズマの電子温度（Ｘｅ ＲＦ）、（Ｘｅ ＤＣ）は、Ａｒのプラズマの電子温度（Ａｒ ＲＦ）、（Ａｒ ＤＣ）よりも低くなっていた。Ｘｅのプラズマは、Ａｒのプラズマよりも電子温度が低く、ダメージの少ないプラズマであると考えられる。
図１３は、１３．５６ＭＨｚ、５００Ｗの高周波電力でプラズマ化させたＡｒのプラズマの電子密度（Ａｒ ＲＦ）、５００Ｗの直流電力でプラズマ化させたＡｒのプラズマの電子密度（Ａｒ ＤＣ）および１３．５６ＭＨｚ、５００Ｗの高周波電力でプラズマ化させたＸｅのプラズマの電子密度（Ｘｅ ＲＦ）、５００Ｗの直流電力でプラズマ化させたＸｅのプラズマの電子密度（Ｘｅ ＤＣ）と、処理容器内の圧力（ｍ Ｔｏｒｒ）の関係を示すグラフである。いずれの場合も、圧力が高くなると電子密度Ｎｅ（ｃｍ−３）が上がる傾向を示したが、高周波電力と直流電力のいずれでプラズマさせた場合も、Ｘｅのプラズマの電子密度（Ｘｅ ＲＦ）、（Ｘｅ ＤＣ）は、Ａｒのプラズマの電子密度（Ａｒ ＲＦ）、（Ａｒ ＤＣ）よりも高くなっていた。Ｘｅのプラズマは、Ａｒのプラズマよりも電子密度が高く、スパッタリング量（エッチング速度）の大きいプラズマであると考えられる。
次に、ＡｒプラズマとＸｅプラズマのスパッタリング量（エッチング量）を比較した。図１４、１５に示すように、ＳｉＯ２膜およびＣＦ膜に対するスパッタリング量（エッチング量）は、Ａｒのプラズマに比べてＸｅのプラズマは少なくなった。
また、ＡｒプラズマとＸｅプラズマの逆スパッタリングによる、ＣＦ膜の誘電率の変化を調べた。その結果、Ａｒプラズマを用いた逆スパッタリングでは、ＣＦ膜の誘電率が２．２となり、プラズマ処理前の誘電率２．０に比べて約１０％も低下した。一方、Ｘｅプラズマを用いた逆スパッタリングでは、ＣＦ膜の誘電率はプラズマ処理後も２．０であり、ほとんど変化が見られなかった。なお、ＣＦ膜とは、少なくともＣ、Ｆを含む膜であり、低誘電率の層間絶縁膜として用いられる。ＣＦ膜はダメージに弱く、ダメージが与えられると、誘電率が上昇して、目標とする低誘電率の膜とならなくなってしまう性質を有する。
次に、シュミレーションにより、ＡｒプラズマとＸｅプラズマによるスパッタリング量（原子（個）／ｃｍ２）を求めた。その結果を表１にまとめて示す。ＣＦ膜に対する逆スパッタリングでは、Ａｒプラズマのスパッタリング量に比べて、Ｘｅプラズマのスパッタリング量は、約半分程度であった。一方、Ｔａ膜に対する逆スパッタリングでは、Ａｒプラズマのスパッタリング量に比べて、Ｘｅプラズマのスパッタリング量は、２倍以上となった。また、Ｃｕ膜に対する逆スパッタリングでは、Ａｒプラズマのスパッタリング量に比べて、Ｘｅプラズマのスパッタリング量は、３倍以上となった。
Figure 2010165935
本発明は、ダマシン配線構造を有する半導体装置の製造分野に有用である。
Ｗ 基板
１ 逆スパッタリング装置
１０ 処理容器
１１ 導入管
１２ 排気管
１５ 供給源
１６ 排気装置
２０ 載置台
２１ 電源
２５ プラズマ発生器
２６ ＩＣＰコイル
２７ 高周波電源
２９ 基板本体
３０ 第１の層間絶縁膜
３１ 配線溝
３２ バリアメタル膜
３３ Ｃｕめっきシード層
３５ Ｃｕ導電層
３６ Ｃｕ配線
３６’ 酸化物部等
４０ バリア層
４１ 第２の層間絶縁膜
４５ ＶＩＡホール
４６ 配線溝
５０ バリアメタル膜
５１ Ｃｕめっきシード層
５２ Ｃｕ導電層
５３ ビアプラグ

Claims (13)

  1. ダマシン配線構造を有する半導体装置の製造方法であって、
    配線表面を、Ｘｅのプラズマで逆スパッタリングする工程を有する、半導体装置の製造方法。
  2. 前記配線表面は、ＶＩＡホールの底部に現れる、請求項１に記載の半導体装置の製造方法。
  3. 前記配線は、Ｃｕを含む、請求項１または２に記載の半導体装置の製造方法。
  4. 前記配線は、バリア層の上に形成されている、請求項１〜３のいずれかに記載の半導体装置の製造方法。
  5. 前記バリア層は、Ｔａを含む、請求項４に記載の半導体装置の製造方法。
  6. 前記配線の上に、絶縁膜が形成されている、請求項１〜５のいずれかに記載の半導体装置の製造方法。
  7. 前記絶縁膜は、ＣおよびＦを含む、請求項６に記載の半導体装置の製造方法。
  8. ダマシン配線構造を有する半導体装置であって、
    層間絶縁膜側壁にＸｅが含まれる、半導体装置。
  9. Ｃｕを含む配線を有している、請求項８に記載の半導体装置。
  10. 前記配線は、バリア層の上に形成されている、請求項９に記載の半導体装置。
  11. 前記バリア層は、Ｔａを含む、請求項１０に記載の半導体装置。
  12. 前記配線の上に、絶縁膜が形成されている、請求項８〜１１のいずれかに記載の半導体装置。
  13. 前記絶縁膜は、ＣおよびＦを含む、請求項１２に記載の半導体装置。
JP2009007937A 2009-01-16 2009-01-16 半導体装置とその製造方法 Withdrawn JP2010165935A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009007937A JP2010165935A (ja) 2009-01-16 2009-01-16 半導体装置とその製造方法
PCT/JP2010/050048 WO2010082517A1 (ja) 2009-01-16 2010-01-06 半導体装置とその製造方法
TW99101000A TW201113976A (en) 2009-01-16 2010-01-15 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009007937A JP2010165935A (ja) 2009-01-16 2009-01-16 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2010165935A true JP2010165935A (ja) 2010-07-29

Family

ID=42339770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009007937A Withdrawn JP2010165935A (ja) 2009-01-16 2009-01-16 半導体装置とその製造方法

Country Status (3)

Country Link
JP (1) JP2010165935A (ja)
TW (1) TW201113976A (ja)
WO (1) WO2010082517A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013047375A1 (ja) * 2011-09-30 2013-04-04 株式会社アルバック 半導体装置の製造方法、半導体装置
JP2013251355A (ja) * 2012-05-31 2013-12-12 Hitachi Cable Ltd 圧電体膜素子の製造方法、圧電体膜素子、及び圧電体デバイス

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102606765B1 (ko) * 2018-02-07 2023-11-27 삼성전자주식회사 비아 플러그를 갖는 반도체 소자 및 그 형성 방법
CN111863610A (zh) * 2020-05-12 2020-10-30 中国电子科技集团公司第十一研究所 一种制备电极孔的方法及计算机可读存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326515A (ja) * 1992-05-19 1993-12-10 Fujitsu Ltd 半導体装置の製造方法
JP3838397B2 (ja) * 1997-12-02 2006-10-25 忠弘 大見 半導体製造方法
JP2000114243A (ja) * 1998-10-02 2000-04-21 Hitachi Ltd 半導体装置の製造方法および半導体製造装置
JP2000216249A (ja) * 1998-11-16 2000-08-04 Sony Corp 電子装置の製造方法及びその装置
JP2004071956A (ja) * 2002-08-08 2004-03-04 Toshiba Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013047375A1 (ja) * 2011-09-30 2013-04-04 株式会社アルバック 半導体装置の製造方法、半導体装置
JP5607243B2 (ja) * 2011-09-30 2014-10-15 株式会社アルバック 半導体装置の製造方法
TWI503926B (zh) * 2011-09-30 2015-10-11 Ulvac Inc 半導體裝置之製造方法、半導體裝置
JP2013251355A (ja) * 2012-05-31 2013-12-12 Hitachi Cable Ltd 圧電体膜素子の製造方法、圧電体膜素子、及び圧電体デバイス

Also Published As

Publication number Publication date
TW201113976A (en) 2011-04-16
WO2010082517A1 (ja) 2010-07-22

Similar Documents

Publication Publication Date Title
JP4492947B2 (ja) 半導体装置の製造方法
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
JP6921990B2 (ja) 超伝導体相互接続のための予洗浄および堆積の方法
JP5349789B2 (ja) 多層配線の形成方法
TW200908219A (en) Fabrication method of a semiconductor device and a semiconductor device
JP2008218959A (ja) エッチング方法および記憶媒体
JP2009194072A (ja) 半導体装置の製造方法
TWI240366B (en) Method of manufacturing semiconductor device
US6875702B2 (en) Plasma treatment system
JP5194393B2 (ja) 半導体装置の製造方法
TW578216B (en) Method of manufacturing low K layer
WO2010082517A1 (ja) 半導体装置とその製造方法
JP2005116801A (ja) 半導体装置の製造方法
JP2006351769A (ja) 半導体装置およびその製造方法
JP5823359B2 (ja) 半導体装置の製造方法
JP5930416B2 (ja) 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法
US20080318414A1 (en) Method of manufacturing semiconductor device
TWI451493B (zh) 低介電常數材料與金屬製程整合方法
KR101767538B1 (ko) 진보된 배선들을 위한 유전체 캡핑 배리어로서의 금속-함유 필름들
JP2006073612A (ja) レジスト除去方法
JP2009004633A (ja) 多層配線構造および製造方法
JP2004119539A (ja) レジストパターンの除去方法
JP2004363447A (ja) 半導体装置およびその製造方法
TW201025451A (en) Semiconductor device and method for manufacturing the same
KR100480891B1 (ko) 반도체 소자의 구리배선 형성방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120403