CN107895710B - 导通孔的铜填充工艺 - Google Patents

导通孔的铜填充工艺 Download PDF

Info

Publication number
CN107895710B
CN107895710B CN201711242898.3A CN201711242898A CN107895710B CN 107895710 B CN107895710 B CN 107895710B CN 201711242898 A CN201711242898 A CN 201711242898A CN 107895710 B CN107895710 B CN 107895710B
Authority
CN
China
Prior art keywords
copper
deposition
via hole
bias voltage
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711242898.3A
Other languages
English (en)
Other versions
CN107895710A (zh
Inventor
潘杰
吕术亮
马亮
章星
李�远
周烽
万先进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711242898.3A priority Critical patent/CN107895710B/zh
Publication of CN107895710A publication Critical patent/CN107895710A/zh
Application granted granted Critical
Publication of CN107895710B publication Critical patent/CN107895710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及导通孔的铜填充工艺，包括以下步骤：分多步对导通孔的内部进行铜的结构区域物理气相沉积，形成铜种子层，每步使用的沉积偏压不同，其中首次物理气相沉积的偏压范围为200W以下，沉积厚度为2～5nm。本发明采用物理气相沉积铜填充工艺替代化学气相沉积钨填充工艺。在不降低孔结构填充能力的情况下，能够提高铜薄膜质量以及降低电阻率，开创性地将电镀(ECP)技术应用到小口径且深宽比为5以上的导通孔填充工艺中，简化了工艺制程，降低了工艺生产成本。

Description

导通孔的铜填充工艺
技术领域
本发明涉及半导体的制造工艺领域，特别涉及一种导通孔的铜填充工艺。
背景技术
随着半导体技术的不断发展，目前存储器制造技术已经逐步从简单的平面结构过渡到较为复杂的三维结构，三维存储器的技术研发是国际研发的主流之一
在半导体的版图中，有源区、多晶硅和金属层之间的连接都需要通过接触孔/导通孔实现。有源区、多晶硅和金属层之间的连接称为接触孔。不同金属层之间的连接称为导通孔。
在三维存储器的制造工艺中，目前对于导通孔的填充多使用金属钨的化学气相沉积法，通过含有钨元素的气态反应剂在导通孔内发生化学反应生成金属钨薄膜进行填充。这种铜填充工艺具有均匀性、重复性好，台阶覆盖形优良等特点。
目前的金属钨的铜填充工艺已发展比较成熟并且薄膜性能也比较稳定，不易产生空洞和缺陷，但是由于钨的金属特性，也存在一些难以克服的缺陷。一方面钨的应力和电阻率较大，电性较差，另一方面，钨的填充成本也较高。
与此相对的是，铜是一种电性良好且工艺成本低的金属，物理气相沉积铜填充(PVD铜填充)是一种用于集成电路半导体金属互联的重要工艺，它是一种通过等离子体对靶材的轰击产生离化的铜离子，铜离子在偏压的作用下发生溅射，生长成种子层的工艺。但是由于目前发展有限，该工艺仅主要应用于沟槽结构的填充中。对于孔状结构而言，物理气相沉积铜填充生成的种子层的台阶覆盖率很难满足工艺要求。如果能有新的改进工艺，提高铜在孔状结构中的填充能力，将可以在导通孔的铜填充工艺中用金属铜来取代金属钨，从而解决现有的缺陷。
发明内容
本发明的目的是为解决以上问题的至少一个，本发明提供应用于口径大于等于100nm小于等于120nm，且深宽比大于等于5的导通孔的铜填充工艺。
一种导通孔的铜填充工艺，包括以下步骤：
分多步对导通孔的内部进行铜的结构区域物理气相沉积，形成铜种子层，每步使用的沉积偏压不同，其中首次物理气相沉积的偏压范围为200W以下，沉积的铜种子层的厚度为2～5nm。
其中，形成铜种子层的步骤还包括首次沉积步骤后的继续沉积形成初步种子层的步骤，继续沉积的偏压为600～800W。
其中，形成铜种子层的步骤还包括继续沉积步骤后的再次沉积步骤，再次沉积步骤的沉积偏压为800～1000W。
其中，铜填充工艺还包括位于形成铜种子层步骤之后的对导通孔所在的载体层表面进行铜的非结构区域物理气相沉积步骤，沉积的偏压为200W以下。
其中，导通孔的口径大于等于100nm小于等于120nm，导通孔的深宽比大于等于5。
本发明采用物理气相沉积铜填充工艺替代化学气相沉积钨填充工艺，在不降低孔结构填充能力的情况下，能够提高铜薄膜质量以及降低电阻率，开创性地将电镀(ECP)技术应用到小口径且深宽比为5以上的导通孔填充工艺中，简化了工艺制程，降低了工艺生产成本。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了普通的铜填充工艺的导通孔的填充后截面图；
图2示出了根据本发明实施方式的铜填充工艺的导通孔的填充后截面TEM图；
图3示出了根据本发明实施方式的铜填充工艺的导通孔的填充后表面SEM图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
PVD机台中，铜离子在偏压的作用下，会不断沉积在基板表面，与此同时也会有铜离子轰击基板表面的薄膜，并将附着在基板表面的原子向不同方向溅射出去，此过程叫做铜的沉积蚀刻工艺(DCE)。
现有的PVD铜沉积工艺对孔状结构进行填充时，被电场强力加速的离子不断地轰击靶材，使铜离子从靶材喷射出并在孔侧壁沉积。偏压较大时，喷射出的铜离子对导通孔侧壁的保护层起到蚀刻作用，对其内壁结构造成伤害。另外，由于喷射的粒子在进入孔内部之前先接触孔侧壁的顶部，因此在侧壁的顶部会形成如图1所示的悬突1。以上两种现象均能导致铜电镀后导通孔内产生具有孔隙的金属栓塞。这些金属栓塞会严重影响器件的导电率。
本发明通过使用大小不同的偏压对导通孔进行多步沉积，来避免这一现象。首先，使用200W以下的小偏压在孔状结构的侧壁形成阻挡层的保护层，防止后续的沉积工艺直接对孔状结构的侧壁造成伤害；然后再使用600～800W偏压对孔状结构进行继续沉积，形成均匀的侧壁种子层，然后使用800～1000W的偏压将顶部的悬突1除去，防止电镀过程中造成提前封口，形成缺陷。
由于适宜大小的偏压间的相互配合，栓塞缝隙现象被消除，填充后表面缺陷的现象被降低，同时填充更加均匀且细密。
在一个具体的实施例中，先使用150W第一偏压，对导通孔进行铜的第一次物理气相沉积，形成厚度为5nm的阻挡层的保护层，然后使用700W的第二偏压，对导通孔进行继续沉积，在导通孔的内壁形成初步铜种子层，最后使用900W的第三偏压，对导通孔内的补充铜种子层进行平整填充，消除悬突填补缝隙形成复合电镀需求的铜种子层，最后在铜种子层结构的基础上进行铜电镀完成对导通孔的填充。导通口的孔径为114nm，深宽比为5.28:1，填充结果如图2和图3所示。如图2所示，导通孔内沉积的铜种子层没有悬突现象，整个填充质地细密，没有间隙产生，如图3所示，平坦化后的填充表面几乎无缺陷。
综上所述，本发明先利用大偏压将多数铜离子溅射到导通孔的底部和侧壁，一方面使得导通孔的开口处不会发生提前封口，铜电镀后不会产生空洞，另一方面能够结合中等大小的偏压和小偏压的沉积工艺，使得在整个铜沉积的过程中，位于导通孔底部和侧壁的种子层的生长良好，具有一定厚度，满足铜电镀的要求，保证填充质量。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (3)

1.导通孔的铜填充工艺，其特征在于，包括以下步骤：
分多步对导通孔的内部进行铜的结构区域物理气相沉积，形成铜种子层，每步使用的沉积偏压不同，其中首次物理气相沉积的偏压范围为200W以下，沉积的铜种子层的厚度为2～5nm；
形成铜种子层的步骤还包括首次沉积步骤后的继续沉积形成初步种子层的步骤，继续沉积的偏压为600～800W；
形成铜种子层的步骤还包括继续沉积步骤后的再次沉积步骤，再次沉积步骤的沉积偏压为800～1000W。
2.如权利要求1所述的铜填充工艺，其特征在于，
所述铜填充工艺还包括位于形成铜种子层步骤之后的对导通孔所在的载体层表面进行铜的非结构区域物理气相沉积步骤，沉积的偏压为200W以下。
3.如权利要求1所述的铜填充工艺，其特征在于，
导通孔的口径大于等于100nm小于等于120nm，导通孔的深宽比大于等于5。
CN201711242898.3A 2017-11-30 2017-11-30 导通孔的铜填充工艺 Active CN107895710B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711242898.3A CN107895710B (zh) 2017-11-30 2017-11-30 导通孔的铜填充工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711242898.3A CN107895710B (zh) 2017-11-30 2017-11-30 导通孔的铜填充工艺

Publications (2)

Publication Number Publication Date
CN107895710A CN107895710A (zh) 2018-04-10
CN107895710B true CN107895710B (zh) 2020-04-14

Family

ID=61806487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711242898.3A Active CN107895710B (zh) 2017-11-30 2017-11-30 导通孔的铜填充工艺

Country Status (1)

Country Link
CN (1) CN107895710B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696913A (zh) * 2019-03-12 2020-09-22 北京北方华创微电子装备有限公司 一种孔填充方法
CN110797301B (zh) * 2019-11-06 2022-12-20 武汉新芯集成电路制造有限公司 一种键合孔的形成方法
CN111261587B (zh) * 2020-02-05 2021-08-13 长江存储科技有限责任公司 一种在沟槽内填充金属的方法和一种沟槽结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346121A (zh) * 2013-07-22 2013-10-09 华进半导体封装先导技术研发中心有限公司 一种细节距高深宽比tsv种子层制作方法
CN104183546A (zh) * 2014-08-27 2014-12-03 上海集成电路研发中心有限公司 一种硅通孔工艺中籽晶层的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853090B1 (en) * 2013-03-15 2014-10-07 IPEnval Consultant Inc. Method for fabricating a through-silicon via

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103346121A (zh) * 2013-07-22 2013-10-09 华进半导体封装先导技术研发中心有限公司 一种细节距高深宽比tsv种子层制作方法
CN104183546A (zh) * 2014-08-27 2014-12-03 上海集成电路研发中心有限公司 一种硅通孔工艺中籽晶层的形成方法

Also Published As

Publication number Publication date
CN107895710A (zh) 2018-04-10

Similar Documents

Publication Publication Date Title
KR100365643B1 (ko) 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체
US7446416B2 (en) Barrier material formation in integrated circuit structures
US6045666A (en) Aluminum hole filling method using ionized metal adhesion layer
US7396755B2 (en) Process and integration scheme for a high sidewall coverage ultra-thin metal seed layer
US7193327B2 (en) Barrier structure for semiconductor devices
JP4658808B2 (ja) 配線構造の形成方法
US7704886B2 (en) Multi-step Cu seed layer formation for improving sidewall coverage
US7737026B2 (en) Structure and method for low resistance interconnections
CN107895710B (zh) 导通孔的铜填充工艺
US9490210B2 (en) Electrical interconnection structure and fabrication method thereof
JP2011091242A (ja) 半導体装置の製造方法
TW202131406A (zh) 使用電漿處理的金屬膜蝕刻方法
JP4339152B2 (ja) 配線構造の形成方法
US20030203615A1 (en) Method for depositing barrier layers in an opening
US9514981B1 (en) Interconnect structure
US8810033B2 (en) Barrier layer for integrated circuit contacts
CN105575888A (zh) 金属互连结构的形成方法
US20140264864A1 (en) Integrated circuit structure and formation
JP2000332106A (ja) 半導体装置およびその製造方法
CN108735797B (zh) 半导体结构及其形成方法
CN107978558A (zh) 导通孔的铜填充工艺
US20150130064A1 (en) Methods of manufacturing semiconductor devices and a semiconductor structure
US20160204066A1 (en) Semiconductor device and fabrication method thereof
CN109037148B (zh) 一种改善铜沉积富积的方法
KR20110047568A (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant