CN109037148B - 一种改善铜沉积富积的方法 - Google Patents

一种改善铜沉积富积的方法 Download PDF

Info

Publication number
CN109037148B
CN109037148B CN201810847327.0A CN201810847327A CN109037148B CN 109037148 B CN109037148 B CN 109037148B CN 201810847327 A CN201810847327 A CN 201810847327A CN 109037148 B CN109037148 B CN 109037148B
Authority
CN
China
Prior art keywords
predetermined thickness
groove
trench
seed layer
bias power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810847327.0A
Other languages
English (en)
Other versions
CN109037148A (zh
Inventor
陈红闯
王鹏
龙俊舟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201810847327.0A priority Critical patent/CN109037148B/zh
Publication of CN109037148A publication Critical patent/CN109037148A/zh
Application granted granted Critical
Publication of CN109037148B publication Critical patent/CN109037148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Abstract

本发明公开一种改善铜沉积富积的方法，其中包括：提供一半导体结构，半导体结构包括一衬底，衬底具有用以形成互连结构的沟槽；还包括以下步骤：步骤S1、通过等离子体溅射工艺处理沟槽以使沟槽开口处圆滑；步骤S2、于沟槽的表面形成一阻挡层；步骤S3、于一第一偏压功率下，阻挡层的表面生成一具有第一预定厚度的第一种子层；步骤S4、于一第二偏压功率下，第一种子层的表面生成一具有第二预定厚度的第二种子层；第一预定厚度大于第二预定厚度。本发明的技术方案有益效果在于：公开一种改善铜沉积富积的方法，步骤简单，成本低，通过改善沟槽开口处的圆滑度和沟槽侧壁的覆盖率，来满足小尺寸线宽的铜沉积的要求，有效改善沟槽开口处的富积率。

Description

一种改善铜沉积富积的方法
技术领域
本发明涉及半导体工艺技术领域，尤其涉及一种改善铜沉积富积的方法。
背景技术
随着半导体工艺的发展，半导体的技术要求日益严格，不断缩小互连线的线宽，互连线的稳定性对种子层的沉积带来的挑战越来越大，出现了各种型号的沉积铜的设备，去满足小线宽的要求。
目前，互连线宽的尺寸不断减小，在现有的电镀铜腔室的基础上，种子层生成的过程中，容易出现沟槽开口富积的现象，导致在电镀铜及机械研磨工艺之后，出现沉积空洞或者受损的现象。
发明内容
针对现有技术中存在的上述问题，现提供一种一种改善铜沉积富积的方法。
具体技术方案如下：
一种改善铜沉积富积的方法，其中包括：
提供一半导体结构，所述半导体结构包括一衬底，所述衬底具有用以形成互连结构的沟槽；
还包括以下步骤：
步骤S1、通过等离子体溅射工艺处理所述沟槽以使所述沟槽开口处圆滑；
步骤S2、于所述沟槽的表面形成一阻挡层；
步骤S3、于一第一偏压功率下，所述阻挡层的表面生成一具有第一预定厚度的第一种子层；
步骤S4、于一第二偏压功率下，所述第一种子层的表面生成一具有第二预定厚度的第二种子层；
所述第一预定厚度大于所述第二预定厚度。
优选的，于所述步骤S1中，通过所述等离子体溅射工艺处理所述衬底及所述沟槽侧壁，以去除所述衬底及所述沟槽侧壁上的原生氧化膜，以使所述沟槽开口处圆滑。
优选的，所述等离子体为氩离子。
优选的，所述阻挡层的厚度为
Figure BDA0001746881010000021
优选的，所述第一预定厚度为
Figure BDA0001746881010000022
优选的，所述第二预定厚度为
Figure BDA0001746881010000023
优选的，所述第一偏压功率维持在200-450W。
优选的，所述第二偏压功率维持在800-1200W。
优选的，于所述步骤S4之后，于所述沟槽中填充金属铜。
优选的，填充金属铜的方法为电镀。
本发明的技术方案有益效果在于：公开一种改善铜沉积富积的方法，步骤简单，成本低，通过改善沟槽开口处的圆滑度和沟槽侧壁的覆盖率，来满足小尺寸线宽的铜沉积的要求，有效改善沟槽开口处的富积率。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明中，关于改善铜沉积富积的方法的流程图；
图2-6为本发明的较优的实施例中，关于改善铜沉积富积的方法的工艺过程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明包括一种改善铜沉积富积的方法，其中包括：
提供一半导体结构1，半导体结构1包括一衬底10，衬底10具有用以形成互连结构的沟槽11；
还包括以下步骤：
步骤S1、通过等离子体溅射工艺处理沟槽11以使沟槽11开口处圆滑；
步骤S2、于沟槽11的表面形成一阻挡层2；
步骤S3、于一第一偏压功率下，阻挡层2的表面生成一具有第一预定厚度的第一种子层3；
步骤S4、于一第二偏压功率下，第一种子层3的表面生成一具有第二预定厚度的第二种子层4；
第一预定厚度大于第二预定厚度。
通过采用上述改善铜沉积富积的方法的技术方案，如图1所示，适用于小尺寸线宽的半导体结构1，其中半导体结构1包括一衬底10，衬底10具有用以形成互连结构的沟槽11；
进一步地，首先通过等离子体溅射工艺处理衬底10及沟槽11侧壁，以去除衬底10及沟槽11侧壁上的原生氧化膜，以使沟槽11开口处圆滑，其中等离子体为氩离子，通过氩离子溅射轰击沟槽11开口处的尖端，以使得沟槽11开口处圆滑，以便于能够很好的防止沟槽11开口处的富积现象；然后于沟槽11的表面形成一阻挡层2，其中阻挡层2的材料为钽与钽的氮化物，其厚度为
Figure BDA0001746881010000041
阻挡层2主要起阻挡的作用，在保证阻挡层2良好的覆盖的情况下，尽可能地将阻挡层2变薄，最大程度地降低沟槽11开口位置发生富积现象，为生成第一种子层3以及后续的电镀工艺留出更大的空间；
进一步地，在第一偏压功率下，阻挡层2的表面生成一具有第一预定厚度的第一种子层3，其中第一偏压功率维持在200-450W，第一预定厚度为
Figure BDA0001746881010000042
在此基础上，在第二偏压功率下，第一种子层3的表面生成一具有第二预定厚度的第二种子层4，其中第二偏压功率维持在800-1200W，第二预定厚度为
Figure BDA0001746881010000043
其中第一种子层3与第二种子层4的材料均为铜，其主要作用是与沟槽11内填充的金属铜起连接作用，以保证填充金属铜后半导体结构1的导电性良好，同时第一种子层3的厚度大于第二种子层4，主要是第二种子层4在沉积的过程中对位于沟槽11底部的第一种子层3有刻蚀和反溅射的作用，这样使得沟槽11底部的第一种子层3能够足够多的反溅射到侧壁，以满足沟槽11侧壁的覆盖率；
具体地，因为第一种子层3的厚度使得沟槽11达到相应的厚度，但是沟槽侧壁的厚度不足以满足后续制程的要求，因此沟槽11侧壁的厚度通过第二种子层4对位于沟槽11底部的第一种子层3刻蚀和反溅射的作用来完成，分开沉积的好处在于，一方面能够有效防止沟槽11的开口发生富积现象，一方面是通过两步制程，以使得满足整个半导体结构1的覆盖率；最后在形成第二种子层4之后，在沟槽11中通过电镀的方法填充金属铜；
进一步地，在第一种子层3和第二种子层4生成的过程中，增加偏置电源而提高偏压，具体地，在物理气相沉积中，氩离子中是含有等离子体及离子的，通过增加偏置电源来提高半导体结构1表面的偏压，腔室中的等离子体及离子是带正电的，半导体结构1表面的偏压是负电的，这样带负电的偏压对带正电的离子就具有一定向下的拉力，使得等离子体及离子的垂直性变的更好，进而提高了在对底层电镀铜进行电镀过程中，通过提高反溅射率来提高第二种子层4的侧壁覆盖，并且使等离子体尽可能的垂直化进而减小沟槽11开口位置的富积率。
需要说明的是，氩离子为本技术领域中通用的等离子体，具体地形成过程应用于本技术领域中，在此不在赘述。
为了具体说明本方法，图2-6显示了关于本方法的较优的实施例中的每个工艺步骤中的结构示意图；
本发明的一种较优的实施例中，首先提供一半导体结构1，其中半导体结构1包括一衬底10，衬底10具有用以形成互连结构的沟槽11，如图2所示；
进一步地，步骤S1，如图3所示，通过等离子体溅射工艺处理衬底10及沟槽11侧壁，以去除衬底10及沟槽11侧壁上的原生氧化膜，以使沟槽11开口处圆滑，其中等离子体为氩离子，通过利用氩离子溅射轰击沟槽11开口处的尖端，改变了沟槽11开口处的轮廓，以使得沟槽11开口处圆滑，以便于能够很好的防止沟槽11开口处的富积现象；
进一步地，步骤S2，如图4所示，在沟槽11的表面形成一阻挡层2，其中阻挡层2的的材料为钽与钽的氮化物，其厚度为
Figure BDA0001746881010000061
阻挡层2主要起阻挡的作用，在保证阻挡层2良好的覆盖的情况下，尽可能地将阻挡层2变薄，最大程度地降低沟槽11开口位置发生富积现象，为生成第一种子层3以及后续的电镀工艺留出更大的空间；
进一步地，步骤S3，如图5所示，在第一偏压功率下，阻挡层2的表面生成一具有第一预定厚度的第一种子层3，其中第一偏压功率维持在200-450W，第一预定厚度为
Figure BDA0001746881010000062
在此基础上，步骤S4，如图6所示，在第二偏压功率下，第一种子层3的表面生成一具有第二预定厚度的第二种子层4，其中第二偏压功率维持在800-1200W，第二预定厚度为
Figure BDA0001746881010000063
最后在形成第二种子层4之后，在沟槽11中通过电镀的方法填充金属铜；
进一步地，在第一种子层3和第二种子层4生成的过程中，通过增加偏置电源来提高半导体结构1表面的偏压，使得等离子体及离子的垂直性变的更好，进而提高了在对底层电镀铜进行电镀过程中，通过提高反溅射率来提高第二种子层4的侧壁覆盖，并且使等离子体尽可能的垂直化进而减小沟槽11开口位置的富积率。
本发明的技术方案有益效果在于：公开一种改善铜沉积富积的方法，步骤简单，成本低，通过改善沟槽开口处的圆滑度和沟槽侧壁的覆盖率，来满足小尺寸线宽的铜沉积的要求，有效改善沟槽开口处的富积率。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种改善铜沉积富积的方法，其特征在于，包括：
提供一半导体结构，所述半导体结构包括一衬底，所述衬底具有用以形成互连结构的沟槽；
还包括以下步骤：
步骤S1、通过等离子体溅射工艺处理所述沟槽以使所述沟槽开口处圆滑；
步骤S2、于所述沟槽的表面形成一阻挡层；
步骤S3、于一第一偏压功率下，所述阻挡层的表面生成一具有第一预定厚度的第一种子层；
步骤S4、于一第二偏压功率下，所述第一种子层的表面生成一具有第二预定厚度的第二种子层；
所述第一预定厚度大于所述第二预定厚度；
所述第二偏压功率大于所述第一偏压功率。
2.根据权利要求1所述的改善铜沉积富积的方法，于所述步骤S1中，通过所述等离子体溅射工艺处理所述衬底及所述沟槽侧壁，以去除所述衬底及所述沟槽侧壁上的原生氧化膜，以使所述沟槽开口处圆滑。
3.根据权利要求2所述的改善铜沉积富积的方法，其特征在于，所述等离子体为氩离子。
4.根据权利要求1所述的改善铜沉积富积的方法，其特征在于，所述阻挡层的厚度为
Figure FDA0002922431170000011
5.根据权利要求1所述的改善铜沉积富积的方法，其特征在于，所述第一预定厚度为
Figure FDA0002922431170000012
6.根据权利要求1所述的改善铜沉积富积的方法，其特征在于，所述第二预定厚度为
Figure FDA0002922431170000013
7.根据权利要求1所述的改善铜沉积富积的方法，其特征在于，所述第一偏压功率维持在200-450W。
8.根据权利要求1所述的改善铜沉积富积的方法，其特征在于，所述第二偏压功率维持在800-1200W。
9.根据权利要求1所述的改善铜沉积富积的方法，其特征在于，于所述步骤S4之后，于所述沟槽中填充金属铜。
10.根据权利要求1所述的改善铜沉积富积的方法，其特征在于，填充金属铜的方法为电镀。
CN201810847327.0A 2018-07-27 2018-07-27 一种改善铜沉积富积的方法 Active CN109037148B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810847327.0A CN109037148B (zh) 2018-07-27 2018-07-27 一种改善铜沉积富积的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810847327.0A CN109037148B (zh) 2018-07-27 2018-07-27 一种改善铜沉积富积的方法

Publications (2)

Publication Number Publication Date
CN109037148A CN109037148A (zh) 2018-12-18
CN109037148B true CN109037148B (zh) 2021-06-15

Family

ID=64646316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810847327.0A Active CN109037148B (zh) 2018-07-27 2018-07-27 一种改善铜沉积富积的方法

Country Status (1)

Country Link
CN (1) CN109037148B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863720A (zh) * 2020-07-30 2020-10-30 武汉新芯集成电路制造有限公司 一种半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494129A (zh) * 2002-07-08 2004-05-05 �����ɷ� 半导体器件和其制造方法
CN103295958A (zh) * 2013-06-04 2013-09-11 上海华力微电子有限公司 一种制备铜种子层的方法
CN103887232A (zh) * 2014-04-04 2014-06-25 华进半导体封装先导技术研发中心有限公司 改善tsv金属填充均匀性的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728502B2 (en) * 2014-11-10 2017-08-08 Samsung Electronics Co., Ltd. Metal oxysilicate diffusion barriers for damascene metallization with low RC delays and methods for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494129A (zh) * 2002-07-08 2004-05-05 �����ɷ� 半导体器件和其制造方法
CN103295958A (zh) * 2013-06-04 2013-09-11 上海华力微电子有限公司 一种制备铜种子层的方法
CN103887232A (zh) * 2014-04-04 2014-06-25 华进半导体封装先导技术研发中心有限公司 改善tsv金属填充均匀性的方法

Also Published As

Publication number Publication date
CN109037148A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
CN106486416B (zh) 金属互联结构的形成方法
US7615489B1 (en) Method for forming metal interconnects and reducing metal seed layer overhang
US9761528B2 (en) Interconnection structure
US9330975B2 (en) Integrated circuit substrates comprising through-substrate vias and methods of forming through-substrate vias
US9196696B2 (en) Integrated circuits with improved gate uniformity and methods for fabricating same
US10340452B2 (en) Variable resistance element, semiconductor device, and manufacturing method of semiconductor device
TWI632608B (zh) 局部半導體晶圓薄化
US20140332961A1 (en) Cu/CuMn BARRIER LAYER AND FABRICATING METHOD THEREOF
US20230093330A1 (en) 3D NAND Structures with Decreased Pitch
US10937692B2 (en) Method for reducing via RC delay
CN107895710B (zh) 导通孔的铜填充工艺
CN109037148B (zh) 一种改善铜沉积富积的方法
US7879709B2 (en) Semiconductor structure comprising an electrically conductive feature and method of forming a semiconductor structure
US9514981B1 (en) Interconnect structure
US20120256317A1 (en) Barrier Layer for Integrated Circuit Contacts
CN108735797B (zh) 半导体结构及其形成方法
US9559051B1 (en) Method for manufacturing in a semiconductor device a low resistance via without a bottom liner
US20160204066A1 (en) Semiconductor device and fabrication method thereof
US20040251556A1 (en) Method for forming barrier layer and structure
CN103219321A (zh) 复合铜扩散阻挡层及其制备方法
CN102790010B (zh) 改善可靠性的铜互连层制备方法及半导体器件
CN102810508B (zh) 改善刻蚀形貌并提升可靠性的铜互连制备方法
CN103199083A (zh) 复合铜扩散阻挡层及其制备方法
US20140377885A1 (en) Process flow for replacement metal gate transistors
CN106356329B (zh) 铜互连的电介质覆盖层的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant