CN111863720A - 一种半导体结构的形成方法 - Google Patents
一种半导体结构的形成方法 Download PDFInfo
- Publication number
- CN111863720A CN111863720A CN202010754191.6A CN202010754191A CN111863720A CN 111863720 A CN111863720 A CN 111863720A CN 202010754191 A CN202010754191 A CN 202010754191A CN 111863720 A CN111863720 A CN 111863720A
- Authority
- CN
- China
- Prior art keywords
- seed layer
- groove
- forming
- bias power
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 230000008569 process Effects 0.000 claims abstract description 54
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910052802 copper Inorganic materials 0.000 claims abstract description 42
- 239000010949 copper Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000002294 plasma sputter deposition Methods 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 238000009713 electroplating Methods 0.000 claims abstract description 10
- 238000005240 physical vapour deposition Methods 0.000 claims description 18
- -1 tungsten nitride Chemical class 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 13
- 150000002500 ions Chemical class 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000012545 processing Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 239000011800 void material Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明所提供的半导体结构的形成方法，包括：提供一半导体衬底，在半导体衬底中形成有沟槽；形成阻挡层，阻挡层覆盖了沟槽的内壁；在阻挡层上形成第一预定厚度的第一种子层，第一种子层在所述沟槽的开口处的厚度厚于第一种子层在沟槽的剩余部分的厚度；以及减薄沟槽的开口处的第一种子层；以及通过电镀工艺在所述沟槽中生成金属填充层。本发明通过等离子溅射工艺的等离子体轰击沟槽的开口处富积的第一种子层，以消除形成第一种子层时的铜富积现象，同时，等离子体离子撞击沟槽的底壁，使得第一种子层在沟槽侧壁上的厚度可以满足后续制程的要求，从而使得后续没有金属填充层填充时出现的空洞缺陷，提高了半导体结构的电性性能。
Description
技术领域
本发明涉及半导体的制造工艺领域，特别涉及半导体结构的形成方法。
背景技术
随着半导体工艺的发展，半导体的技术要求日益严格，不断缩小的互连线的线宽，使得在形成种子层时，由于沟槽开口尺寸的不断变小，出现了各种型号的沉积铜的设备，以满足小线宽的要求。
如图1c所示，由于互连线宽的尺寸的不断减小，在现有的电镀铜腔室的基础上，种子层生成的过程中，很容易在铜填充后的沟槽中出现空洞缺陷a，该空洞缺陷影响半导体结构的电性性能。
发明内容
本发明的目的在于提供一种半导体结构的形成方法，可以解决小尺寸沟槽在铜填充后出现的孔洞缺陷的问题，同时，该形成方法使得种子层和阻挡层均可以在现有低精度的物理气相沉积设备中进行。
为了实现上述目的，本发明提供了一种半导体结构的形成方法，包括以下步骤：
提供一半导体衬底，所述半导体衬底中形成有沟槽；
在所述半导体衬底上形成阻挡层，所述阻挡层还覆盖了所述沟槽的内壁；
在所述阻挡层上形成第一预定厚度的第一种子层，所述第一种子层在所述沟槽的开口处的厚度厚于所述第一种子层在所述沟槽的剩余部分的厚度；
通过等离子溅射工艺减薄所述沟槽的开口处的第一种子层；以及
通过电镀工艺在所述沟槽中生成金属填充层。
可选的，所述第一预定厚度为
进一步的，在所述阻挡层上形成第一预定厚度的第一种子层具体包括：
在第一偏压功率下，通过物理气象沉积工艺在所述阻挡层上沉积一具有第一预定厚度的第一种子层；
其中，所述第一偏压功率包括第一交流偏压功率和第一直流偏压功率，所述第一交流偏压功率维持在250W～450W，所述第一直流偏压功率维持在35000W～40000W。
进一步的，所述阻挡层的材料为钽、钽的氮化物或者氮化钨，其厚度为
进一步的，所述等离子溅射工艺的等离子体包括氩离子。
进一步的，所述等离子溅射工艺的第二交流偏压功率为300W～500W；第二直流偏压功率为400W～600W；等离子体的流速为5sccm～8sccm。
进一步的，等离子溅射工艺和电镀工艺之间还包括：
在所述第一种子层上形成第二预设厚度的种子第二种子层；
其中，所述第二预设厚度为
进一步的，形成所述种子第二种子层具体包括：
在第三偏压功率下，在所述第一种子层上形成第二预设厚度的种子第二种子层；
其中，所述第三偏压功率包括第三交流偏压功率和第三直流偏压功率，所述第三交流偏压功率维持在900W～1100W，第三直流偏压功率维持在35000W～40000W。
进一步的，所述第一种子层和第二种子层的材料均为铜。。
进一步的，所述沟槽的开口尺寸小于90nm。
与现有技术相比，本发明具有如下有益效果：
本发明所提供的半导体结构的形成方法，在形成第一种子层之后的等离子溅射工艺中，等离子体溅射轰击所述沟槽的开口处富积的第一种子层，以消除所述沟槽的开口处的铜富积现象，从而使得沟槽的开口变大；同时，等离子体离子撞击沟槽的底壁上的第一种子层，使得沟槽的底壁上的第一种子层溅射并沉积在沟槽的侧壁上，从而使得第一种子层在沟槽侧壁上的厚度可以满足后续制程的要求，从而使得后续形成金属填充层时没有种子层空洞的缺陷，提高了半导体结构的电性性能。
另外，本发明的半导体结构的形成方法，阻挡层和种子层的形成均是在物理气象沉积设备中进行，使得其没有增加工艺所需的设备。同时，该过程可以在低精度的物理气象沉积设备中进行，提高了小于90nm线宽的沟槽沉积工艺的可行性，降低了工艺难度和工艺成本。
附图说明
图1a-1d为一种半导体结构在形成过程中各步骤的结构示意图；
图2为本发明一实施例的半导体结构的形成方法的流程示意图；
图3a-3f为本发明一实施例的半导体结构在形成中各步骤的结构示意图。
附图标记说明：
图1a-1d中：
10-半导体衬底；11-沟槽；12-阻挡层；21-铜膜层；a-空洞缺陷；
图3a-3f中：
a-空洞缺陷；
100-半导体衬底；110-沟槽；120-阻挡层；
200-种子层；210-第一种子层；220-第二种子层；
300-金属填充层。
具体实施方式
目前的半导体结构的形成方法包括以下步骤：
如图1a所示，首先，提供一半导体衬底10，在所述半导体衬底10中形成有沟槽11，所述沟槽11的开口尺寸例如是小于90nm，所述沟槽11的内壁和半导体衬底10上均形成有阻挡层12，所述阻挡层12在所述沟槽11的开口处的厚度略厚于所述沟槽11其他部位上的厚度，例如是略厚于所述沟槽11底部的阻挡层厚度。所述阻挡层的厚度为
如图1b所示，接着，在维持交流偏压功率为550W～750W，直流偏压功率为35000W～40000W的条件下，在所述半导体衬底10上通过物理气象沉积工艺(PVD)沉积铜膜层21，所述铜膜层21的厚度例如是
此时在沟槽11开口处的所述铜膜层21出现了较为严重的铜富积现象，从而在沟槽11开口处出现了铜悬垂。
如图1c和图1d所示，接着，通过ECP电镀工艺铜填充所述沟槽11，此时，在沟槽11开口处出现悬垂现象的铜膜层21下方出现了空洞缺陷a。
基于上述工艺步骤发现，由于阻挡层的厚度较小，其在形成时，在沟槽的开口处出现了轻微的阻挡层材料富积，其对后续的ECP电镀工艺影响很小，几乎可以忽略。而铜膜层的厚度很厚
而沟槽的开口尺寸很小(小于90nm)，使得铜膜层在形成时，在沟槽的开口处出现了明显的铜富积现象，其对后续的ECP电镀工艺影响很大，这就使得在铜填充时，沟槽开口处的铜较沟槽内的铜形成速度快，从而在沟槽中出现了空洞缺陷a，该空洞缺陷影响半导体结构的电性性能。
为了解决铜富积现象，在常规工艺中，在阻挡层形成之前，通过Ar离子溅射工艺处理所述半导体衬底以及沟槽的侧壁，以去除半导体衬底及沟槽侧壁上的原生氧化膜，使得沟槽开口处圆滑，从而间接增加沟槽开口的关键尺寸(CD值)，进而解决沟槽的开口处出现了明显的富积现象，但是Ar离子对沟槽尖端的轰击破坏了沟槽的原始结构。
基于上述研究，本发明提供的半导体结构的形成方法，通过形成薄的第一种子层，使得铜富积现象变得较为轻微，再通过等离子体溅射工艺减薄沟槽开口处的第一种子层，以消除铜富积现象，同时使得沟槽侧壁上第一种子层的厚度可以满足后续制程的要求，从而使得后续形成金属填充层时没有种子层空洞的缺陷，提高了半导体结构的电性性能。
以下将对本发明的半导体结构的形成方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本实施例的半导体结构的形成方法的流程示意图。如图2所示，本实施例所提供的半导体结构的形成方法，包括以下步骤：
步骤S10：提供一半导体衬底，所述半导体衬底中形成有沟槽；
步骤S20：在所述半导体衬底上形成阻挡层，所述阻挡层还覆盖了所述沟槽的内壁；
步骤S30：在所述阻挡层上形成第一预定厚度的第一种子层，所述第一预定厚度为
所述第一种子层在所述沟槽的开口处的厚度厚于所述第一种子层在所述沟槽的剩余部分的厚度；
步骤S40：通过等离子溅射工艺减薄所述沟槽的开口处的第一种子层；以及
步骤S50：通过电镀工艺在所述沟槽中生成金属填充层。
下面结合图2以及图3a～3f对本发明实施例所提供的半导体结构的形成方法进行详细介绍。
图3a为本实施例中提供的半导体衬底的结构示意图。如图3a所示，首先执行步骤S10，提供一半导体衬底100，所述半导体衬底100中形成有沟槽110。所述半导体衬底100可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述半导体衬底100例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。为了简化，此处仅以一空白来表示所述半导体衬底100。
其中，所述沟槽110例如是沿所述半导体衬底厚度方向上的直孔，其沿所述半导体衬底100的厚度方向的截面例如是矩形，且所述沟槽的开口尺寸b小于90nm，例如是85nm、80nm、75nm、70nm、65nm、60nm、55nm、50nm、45nm、40nm、7nm、5nm等。
接着，预清洗所述半导体衬底100。具体的，将所述半导体衬底100置于物理气象沉积设备的预清洗腔室中，通过反应气体氢气(H2)，预清洗所述半导体衬底100，这样既可以保证沟槽110的形貌，还可以去除半导体衬底100表面的金属氧化物(例如是氧化铜)，使得后续形成的阻挡层和种子层的电阻率较高，导电性较好。该物理气象沉积设备例如是可以对线宽尺寸大于90nm的沟槽执行PVD工艺，使得种子层可以在低精度的物理气象沉积设备中形成。
图3b为本实施例中提供的形成阻挡层后的结构示意图。如图3b所示，接着执行步骤S20，在所述半导体衬底100上形成阻挡层120，所述阻挡层120还覆盖了所述沟槽110的内壁(即所述沟槽的底壁和侧壁)。
所述阻挡层120的材料可以为钽、钽的氮化物或者氮化钨，其厚度例如是
所述阻挡层120主要起阻挡的作用，在保证阻挡层120良好的覆盖的情况下，尽可能地将阻挡层120变薄，最大程度的降低沟槽110开口位置发生铜富积现象，为生成第一种子层以及金属填充层留出更大的空间。
在本实施例中，所述阻挡层120的材料为钽，所述阻挡层120例如是在物理气象沉积设备的钽腔室中通过物理气象沉积形成。
图3c为本实施例中提供的形成第一种子层后的结构示意图。如图3c所示，接着执行步骤S30，在所述阻挡层120上形成第一预定厚度的第一种子层210，所述第一预定厚度为
所述第一种子层210在所述沟槽110的开口处的厚度厚于所述第一种子层210在所述沟槽110的剩余部分的厚度。具体的，在第一偏压功率下，在所述阻挡层120上沉积一具有第一预定厚度的第一种子层210，其中，所述第一种子层210的材料例如是铜，所述第一偏压功率包括第一交流偏压功率和第一直流偏压功率，第一交流偏压功率维持在250W～450W，第一直流偏压功率维持在35000W～40000W，该较低的第一交流偏压功率使得工艺主要有沉积的作用，以及较小的刻蚀作用。此时，在沟槽110的开口处依然出现了铜富积现象，但是由于所述第一种子层210的厚度较现有工艺中形成的铜膜层薄，因此，它的铜富积现象较为轻微，使得所述沟槽110的开口处的第一种子层210的厚度相较而言较薄。
在本实施例中，形成第一种子层210是在物理气象沉积设备的铜腔室中进行。
图3d为本实施例中提供的溅射工艺后的结构示意图。如图3d所示，虽然因为第一种子层210的厚度，使得沟槽110达到相应的厚度，但是沟槽110侧壁上的第一种子层210厚度不足以满足后续制程的要求。因此，接着执行步骤S40，通过等离子溅射工艺减薄所述沟槽110的开口处的第一种子层210。所述等离子溅射工艺采用的等离子体例如是惰性气体的离子，具体例如是氩(Ar)离子，本实施例通过Ar离子溅射轰击了所述沟槽110的开口处富积的第一种子层210，以消除所述沟槽110的开口处的铜富积现象，从而使得沟槽110的开口变大；同时，Ar离子撞击沟槽110的底壁上的第一种子层210，使得沟槽110的底壁上的第一种子层210溅射并沉积在沟槽110的侧壁上，从而提高了第一种子层210侧壁上的厚度可以满足后续制程的要求，从而满足了后续形成金属填充层300时没有种子层空洞的缺陷。
在本实施例中，所述等离子溅射工艺的第二交流偏压功率为300W～500W；第二直流偏压功率为400W～600W；等离子体的流速5sccm～8sccm。等离子溅射工艺依然是在物理气象沉积设备中进行。
图3e为本实施例中提供的溅射工艺后的结构示意图。如图3e所示，在经过等离子溅射工艺后，虽然消除了所述沟槽110的开口处的铜富积现象，但是由于等离子体的轰击使得所述第一种子层210的平坦度较低。因此，接着，在所述第一种子层210上形成第二预设厚度的第二种子层220，以修复等离子溅射工艺造成的第一种子层表面不平坦，使得后续形成的易于附着，保证了后续金属填充层形成后半导体结构的导电性良好；其中，所述第二预设厚度为
具体的，在第三偏压功率下，在所述第一种子层210上沉积一具有第二预设厚度的第二种子层220，其中，所述第二种子层220的材料例如是铜，所述第三偏压功率包括第三交流偏压功率和第三直流偏压功率，第三交流偏压功率维持在900W～1100W，第三直流偏压功率维持在35000W～40000W，该较高的第三交流偏压功率使得其主要有刻蚀的作用，以及较小的沉积作用，使得沉积的第二种子层220之后，所述沟槽110的开口处没有或只有轻微的铜富积，其对后续形成金属填充层影响很小。所述第一种子层210和第二种子层220构成了种子层200。
在本实施例中，形成第二种子层220依然是在物理气象沉积设备的铜腔室中进行。可知，上述步骤S20～步骤S50都是在物理气象沉积设备中进行，其没有增加工艺所需的设备。且整个过程可以在低精度的物理气象沉积设备中进行，提高了小于90nm线宽的沟槽沉积工艺的可行性，降低了工艺成本。
图3f为本实施例中提供的溅射工艺后的结构示意图。如图3f所示，接着执行步骤S50，通过电镀工艺在所述沟槽110中生成金属填充层300。具体的，通过电电化学镀(ECP)工艺在所述沟槽110中生成金属填充层300，所述沟槽110中的所述金属填充层300被所述第二种子层220所包裹。此时，由于在沟槽110开口处没有了铜富积，因此在本步骤中不会出现金属填充层300的空洞缺陷，从而提高了半导体结构的电性性能。
综上所述，本发明提供的半导体结构的形成方法，通过小于90nm线宽的沟槽沉积工艺可以在低精度的物理气象沉积设备中完成，降低了工艺难度，提高了工艺可行性，还降低了工艺成本；在形成第一种子层之后通过等离子溅射工艺消除了沟槽开口处的铜富积，使得后续在沟槽中填充金属填充层时不会出现种子层空洞的缺陷，提高了半导体结构的电性性能。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种半导体结构的形成方法，其特征在于，包括以下步骤：
提供一半导体衬底，所述半导体衬底中形成有沟槽；
在所述半导体衬底上形成阻挡层，所述阻挡层还覆盖了所述沟槽的内壁；
在所述阻挡层上形成第一预定厚度的第一种子层，所述第一种子层在所述沟槽的开口处的厚度厚于所述第一种子层在所述沟槽的剩余部分的厚度；
通过等离子溅射工艺减薄所述沟槽的开口处的第一种子层；以及
通过电镀工艺在所述沟槽中生成金属填充层。
2.如权利要求1所述的形成方法，其特征在于，所述第一预定厚度为
3.如权利要求2所述的形成方法，其特征在于，在所述阻挡层上形成第一预定厚度的第一种子层具体包括：
在第一偏压功率下，通过物理气象沉积工艺在所述阻挡层上沉积一具有第一预定厚度的第一种子层；
其中，所述第一偏压功率包括第一交流偏压功率和第一直流偏压功率，所述第一交流偏压功率维持在250W～450W，所述第一直流偏压功率维持在35000W～40000W。
4.如权利要求3所述的形成方法，其特征在于，
所述阻挡层的材料为钽、钽的氮化物或者氮化钨，其厚度为
5.如权利要求4所述的形成方法，其特征在于，所述等离子溅射工艺的等离子体包括氩离子。
6.如权利要求5所述的形成方法，其特征在于，所述等离子溅射工艺的第二交流偏压功率为300W～500W；第二直流偏压功率为400W～600W；等离子体的流速为5sccm～8sccm。
7.如权利要求6所述的形成方法，其特征在于，等离子溅射工艺和电镀工艺之间还包括：
在所述第一种子层上形成第二预设厚度的第二种子层；
其中，所述第二预设厚度为
8.如权利要求7所述的形成方法，其特征在于，形成所述第二种子层具体包括：
在第三偏压功率下，在所述第一种子层上形成第二预设厚度的第二种子层；
其中，所述第三偏压功率包括第三交流偏压功率和第三直流偏压功率，所述第三交流偏压功率维持在900W～1100W，第三直流偏压功率维持在35000W～40000W。
9.如权利要求8所述的形成方法，其特征在于，所述第一种子层和第二种子层的材料均为铜。
10.如权利要求1所述的形成方法，其特征在于，所述沟槽的开口尺寸小于90nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010754191.6A CN111863720A (zh) | 2020-07-30 | 2020-07-30 | 一种半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010754191.6A CN111863720A (zh) | 2020-07-30 | 2020-07-30 | 一种半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111863720A true CN111863720A (zh) | 2020-10-30 |
Family
ID=72946375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010754191.6A Pending CN111863720A (zh) | 2020-07-30 | 2020-07-30 | 一种半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111863720A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103295958A (zh) * | 2013-06-04 | 2013-09-11 | 上海华力微电子有限公司 | 一种制备铜种子层的方法 |
| CN108666261A (zh) * | 2017-03-29 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108735797A (zh) * | 2017-04-25 | 2018-11-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109037148A (zh) * | 2018-07-27 | 2018-12-18 | 武汉新芯集成电路制造有限公司 | 一种改善铜沉积富积的方法 |
-
2020
- 2020-07-30 CN CN202010754191.6A patent/CN111863720A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103295958A (zh) * | 2013-06-04 | 2013-09-11 | 上海华力微电子有限公司 | 一种制备铜种子层的方法 |
| CN108666261A (zh) * | 2017-03-29 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108735797A (zh) * | 2017-04-25 | 2018-11-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109037148A (zh) * | 2018-07-27 | 2018-12-18 | 武汉新芯集成电路制造有限公司 | 一种改善铜沉积富积的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7470612B2 (en) | Method of forming metal wiring layer of semiconductor device | |
| US6924226B2 (en) | Methods for making multiple seed layers for metallic interconnects | |
| US6245654B1 (en) | Method for preventing tungsten contact/via plug loss after a backside pressure fault | |
| US20120126409A1 (en) | Seed layers for metallic interconnects and products | |
| US10090246B2 (en) | Metal interconnect structure and fabrication method thereof | |
| JP2011519487A (ja) | 半導体デバイス内でのビアパターニングにおける金属キャップ層の侵食を低減する方法 | |
| JPH10223608A (ja) | 半導体装置の製造方法 | |
| US20080237869A1 (en) | Structure and method for low resistance interconnections | |
| KR20080022221A (ko) | 금속막의 성막 방법 및 성막 장치 | |
| US6391774B1 (en) | Fabrication process of semiconductor device | |
| KR101045831B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US9490210B2 (en) | Electrical interconnection structure and fabrication method thereof | |
| US20070077755A1 (en) | Method of forming metal wiring in a semiconductor device | |
| US10937692B2 (en) | Method for reducing via RC delay | |
| CN107895710B (zh) | 导通孔的铜填充工艺 | |
| US9396995B1 (en) | MOL contact metallization scheme for improved yield and device reliability | |
| US7341945B2 (en) | Method of fabricating semiconductor device | |
| EP3404723A1 (fr) | Réalisation d'un transistor mos à base d'un matériau semiconducteur bidimensionnel | |
| CN111863720A (zh) | 一种半导体结构的形成方法 | |
| CN108735797B (zh) | 半导体结构及其形成方法 | |
| KR102118580B1 (ko) | 루테늄 필름들의 화학 기상 증착 (cvd) 및 그 용도들 | |
| US20150130064A1 (en) | Methods of manufacturing semiconductor devices and a semiconductor structure | |
| JP2010232538A (ja) | 半導体装置とその製造方法 | |
| CN109037148B (zh) | 一种改善铜沉积富积的方法 | |
| US20160204066A1 (en) | Semiconductor device and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |