CN107305881B - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN107305881B
CN107305881B CN201610260924.4A CN201610260924A CN107305881B CN 107305881 B CN107305881 B CN 107305881B CN 201610260924 A CN201610260924 A CN 201610260924A CN 107305881 B CN107305881 B CN 107305881B
Authority
CN
China
Prior art keywords
layer
conductive feature
air gap
placeholder
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610260924.4A
Other languages
English (en)
Other versions
CN107305881A (zh
Inventor
赖国智
许家彰
何念葶
张净云
陈彦臻
周仕旻
张云慈
吕泱儒
萧伟铭
陈威宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201610260924.4A priority Critical patent/CN107305881B/zh
Priority to US15/175,299 priority patent/US9691704B1/en
Publication of CN107305881A publication Critical patent/CN107305881A/zh
Application granted granted Critical
Publication of CN107305881B publication Critical patent/CN107305881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种半导体结构及其制造方法。半导体结构包括第一线路层、第二线路层和过孔层。第一线路层包括第一导电特征物。第二线路层设置在第一线路层上。第二线路层包括第二导电特征物和第三导电特征物。过孔层设置在第一线路层和第二线路层之间。过孔层包括连接第一导电特征物和第二导电特征物的过孔。存在有位于第一导电特征物和第二导电特征物之间的第一气隙。存在有位于第二导电特征物和第三导电特征物之间的第二气隙。第一气隙和第二气隙相连。

Description

半导体结构及其制造方法
技术领域
本发明涉及一种半导体结构及其制造方法，特别是涉及一种包括气隙(air gap)的半导体结构及其制造方法。
背景技术
在半导体结构中，典型地将上方的导电特征物，例如走线(trace)，用于信号传送。走线设置在多个线路层(wire level)中。并且，设置在二个线路层中的走线典型地通过设置在过孔层(via level)中的过孔(via)来连接，但被所述过孔层中的介电材料分离。这些走线和过孔影响了和时间常数(RC time constant)有关的信号传播延迟(signalpropagation delay)。随着半导体结构变得更小，这个问题也变得更加紧要。因此，减少形成在二个重叠线路层的导电特征物(例如走线)之间的电容、或形成在相同线路层的导电特征物之间的电容等等，可有利于半导体装置的操作。
发明内容
本发明是关于一种减少如上所述的电容的解决方案。
根据一些实施例，提供一种半导体结构。所述半导体结构包括第一线路层、第二线路层和过孔层。第一线路层包括第一导电特征物。第二线路层设置在第一线路层上。第二线路层包括第二导电特征物和第三导电特征物。过孔层设置在第一线路层和第二线路层之间。过孔层包括连接第一导电特征物和第二导电特征物的过孔。存在有位于第一导电特征物和第二导电特征物之间的第一气隙。存在有位于第二导电特征物和第三导电特征物之间的第二气隙。第一气隙和第二气隙相连。
根据一些实施例，提供一种半导体结构的制造方法。所述方法包括下列步骤。首先，提供预备结构。预备结构包括第一线路层。第一线路层包括第一导电特征物。接着，在位于第一线路层上方的过孔层形成第一占位牺牲特征物。在位于过孔层上方的第二线路层形成第二占位牺牲特征物。之后，形成过孔层的过孔，并形成第二线路层的第二导电特征物和第三导电特征物，其中过孔连接第一导电特征物和第二导电特征物。接着，移除第一占位牺牲特征物和第二占位牺牲特征物，以形成第一气隙和第二气隙，其中第一气隙位于第一导电特征物和第二导电特征物之间，第二气隙位于第二导电特征物和第三导电特征物之间，第一气隙和第二气隙相连。
为了让本发明的上述内容能更明显易懂，下文特举实施例，并配合附图，作详细说明如下：
附图说明
图1A～图1D为本发明根据实施例的半导体结构的示意图；
图2至图14B为本发明的半导体结构在根据实施例的制造过程中的不同阶段的示意图。
其中，附图标记
100：基板
102：第一线路层
1021：第一导电特征物
104：第二线路层
1041：第二导电特征物
1042：第三导电特征物
106：过孔层
1061：过孔
1081：第一气隙
1082：第二气隙
1083：第三气隙
1084：第四气隙
1101：穿孔
202：预备结构
204：第一线路层
206：第一导电特征物
208：介电质
210：第一阻障层
212：过孔层
214：占位牺牲材料的层
216：第一开口
218：第一占位牺牲特征物
220：介电材料
222：第二线路层
224：第二开口
226：占位牺牲材料
228：第二占位牺牲特征物
230：第三开口
232：第四开口
234：导电材料
236：过孔
238：第二导电特征物
240：第三导电特征物
242：介电质
244：介电质
246：第二阻障层
248：穿孔
250：第一气隙
252：第二气隙
254：第三气隙
具体实施方式
以下将参照附图，对于各种实施例进行详细的描述。须注意的是，除非是有明确的反面叙述，否则在说明书和权利要求书中以单数个数来形容的情况也包括了复数个数的情况。并且，可以预期的是，一实施例中的元件和特征可能被有利地纳入至另一实施例中，而并未另外再作列举。
请参照图1A～图1D，其从俯视视角绘示根据实施例的一种半导体结构。所述半导体结构包括绘示于图1B的第一线路层102、绘示于图1D的第二线路层104、和绘示于图1C的过孔层106。第一线路层102包括第一导电特征物1021。第二线路层104设置在第一线路层102上。第二线路层104包括第二导电特征物1041和第三导电特征物1042。过孔层106设置在第一线路层102和第二线路层104之间。过孔层106包括连接第一导电特征物1021和第二导电特征物1041的过孔1061。
所述半导体结构包括层间气隙(inter-layer air gap)和层内气隙(intra-layerair gap)。根据实施例，存在有位于第一导电特征物1021和第二导电特征物1041之间的第一气隙1081，并存在有位于第二导电特征物1041和第三导电特征物1042之间的第二气隙1082。第一气隙1081和第二气隙1082相连(亦即，直接或间接地在空间中连接)。在一些实施例中，存在有位于第一导电特征物1021和第三导电特征物1042之间的第三气隙1083。第三气隙1083和第一气隙1081、第二气隙1082相连。在一些实施例中，如图1C所示，第一气隙1081环绕过孔1061。然而，位于二个重叠线路层的导电特征物之间的层间气隙，并不必然地需要环绕连接导电特征物的过孔，例如图1C中的第四气隙1084。
第一线路层102、第二线路层104和过孔层106，可设置在具有如互补式金属氧化物半导体(CMOS)、和/或快闪记忆体(flash)等等的半导体装置形成于其上的基板100上。根据一些实施例，所述半导体结构还包括第一阻障层(未示于图1A～图1D)和第二阻障层(未示于图1A～图1D)，第一阻障层设置在第一线路层102上，第二阻障层设置在第二线路层104上。过孔1061穿过第一阻障层。第二阻障层可具有透过其来移除占位牺牲材料并从而形成气隙的穿孔1101。根据一些实施例，第一线路层102还包括环绕第一导电特征物1021的介电质(未示于图1A～图1D)，第二线路层104还包括环绕第二导电特征物1041和第三导电特征物1042的介电质(未示于图1A～图1D)，过孔层106还包括环绕过孔1061的介电质(未示于图1A～图1D)。
请参照图2至图14B，其绘示根据实施例的一种半导体结构的制造方法。首先，提供预备结构。预备结构包括第一线路层。第一线路层包括第一导电特征物。接着，在位于第一线路层上方的过孔层形成第一占位牺牲特征物。在位于过孔层上方的第二线路层形成第二占位牺牲特征物。之后，形成过孔层的过孔，并形成第二线路层的第二导电特征物和第三导电特征物，其中过孔连接第一导电特征物和第二导电特征物。接着，移除第一占位牺牲特征物和第二占位牺牲特征物，以形成第一气隙和第二气隙，其中第一气隙位于第一导电特征物和第二导电特征物之间，第二气隙位于第二导电特征物和第三导电特征物之间，第一气隙和第二气隙相连。
图2中绘示预备结构202。预备结构202包括第一线路层204。第一线路层204包括第一导电特征物206(例如走线)。第一导电特征物206可由铜(Cu)形成。预备结构202还可包括环绕第一导电特征物206的介电质208。介电质208可由二氧化硅(SiO2)形成。预备结构202还可包括设置在第一线路层204上的第一阻障层210。第一阻障层210可由不会被典型的蚀刻剂所蚀刻的材料来形成，例如碳氧化硅(SiCO)、碳氮化硅(SiCN)、或氮化硅(SiN)等等。
在接下来的步骤中，在预备结构202上，特别是在位于第一线路层204上方的过孔层212，形成占位牺牲材料的层214，如图3所示。占位牺牲材料可为能够被典型的蚀刻剂所蚀刻的材料。占位牺牲材料特别是可包括金属元素。举例来说，占位牺牲材料可包括选自由下列选项所组成的群组的至少一者：氮化钛(TiN)、钛(Ti)、镍(Ni)、钴(Co)、氮化钽(TaN)、钽(Ta)、铝(Al)、铝化钛(TiAl)、和铝化钽(TaAl)。占位牺牲材料可为抗反射材料，例如氮化钛(TiN)。这有利于接下来的制作工艺当中的对准。接着，在占位牺牲材料的层214中形成配置成用于过孔层212的过孔236(示于图11A～图11B)的第一开口216，如图4A～图4B所示，其中图4A如图2和图3示出剖视图，图4B示出俯视图。如此一来，便在位于第一线路层204上方的过孔层212形成第一占位牺牲特征物218，其包括具有配置成用于过孔236的第一开口216的占位牺牲材料的层214。第一占位牺牲特征物218定义一或多个层间气隙的位置。
在接下来的步骤中，在占位牺牲材料的层214上，特别是在过孔层212和位于过孔层212上方的第二线路层222，形成介电材料220，如图5所示。介电材料220填充至第一开口216中。介电材料220可相同于用来形成介电质208的材料，例如二氧化硅(SiO2)。接着，形成穿过介电材料220的第二开口224，如图6A～图6B所示，其中图6A示出剖视图，图6B示出俯视图。更具体地说，第二开口224是形成在将要形成层内气隙的位置。如图7所示，占位牺牲材料226填充至第二开口224中。在一些实施例中，占位牺牲材料226可未完全填满第二开口224。在一些实施例中，如图8所示，进行一移除步骤，例如一化学机械平坦化(chemicalmechanical planarization,CMP)步骤，以移除多余的占位牺牲材料226。如此一来，便在位于过孔层212上方的第二线路层222形成第二占位牺牲特征物228，其包括第二开口224中的占位牺牲材料226。第二占位牺牲特征物228定义一或多个层内气隙的位置。
接着，如图9所示，在介电材料220中形成配置成用于第二线路层222的第二导电特征物238(示于图11A～图11B)和过孔层212的过孔236(示于图11A～图11B)的第三开口230、和配置成用于第二线路层222的第三导电特征物240(示于图11A～图11B)的第四开口232。将导电材料234填充至第三开口230和第四开口232中，如图10所示。导电材料234可为铜(Cu)。在一些实施例中，进行一移除步骤，例如一CMP步骤，以移除多余的导电材料234，如图11A～图11B所示，其中图11A示出剖视图，图11B示出立体图。如此一来，便形成过孔层212的过孔236，并形成第二线路层222的第二导电特征物238和第三导电特征物240(例如走线)，其中过孔236连接第一导电特征物206和第二导电特征物238。在一些实施例中，如图11A～图11B所示，介电材料220的剩余部分形成环绕过孔236的介电质242、及环绕第二导电特征物238和第三导电特征物240的介电质244。
接着，如图12A～图12B所示，可在第二线路层222上形成第二阻障层246。第二阻障层246可由相同于用来形成第一阻障层210的材料形成，例如碳氧化硅(SiCO)、碳氮化硅(SiCN)、或氮化硅(SiN)等等。如图13A～图13B所示，形成穿过第二阻障层246的穿孔248，其暴露出占位牺牲材料。由此，能够透过第二阻障层246的穿孔248移除第一占位牺牲特征物218和第二占位牺牲特征物228，以形成一或多个层间气隙和一或多个层内气隙。特别是，如图14A～图14B所示，形成第一气隙250(层间气隙)和第二气隙252(层内气隙)，其中第一气隙250位于第一导电特征物206和第二导电特征物238之间，第二气隙252位于第二导电特征物238和第三导电特征物240之间，第一气隙250和第二气隙252相连。在一些实施例中，移除第一占位牺牲特征物218和第二占位牺牲特征物228的步骤更形成第三气隙254(层间气隙)，第三气隙254位于第一导电特征物206和第三导电特征物240之间，第三气隙254和第一气隙250、第二气隙252相连。根据一些实施例，移除步骤可使用蚀刻剂来进行。蚀刻剂可选自由下列选项所组成的群组：SPM(H2SO4-H2O2-H2O)、HPM(HCl-H2O2-H2O)、和APM(NH4OH-H2O2-H2O)。
传统上，气隙的形成可通过不完全地将材料填入孔洞或沟槽中，而接着在半导体结构留下气隙。而在本方法中，气隙的形成是通过先形成占位牺牲材料，并接着将其移除。因此，能够更轻易地控制气隙的形状和尺寸。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明。本发明所属技术领域的技术人员，在不脱离本发明精神和范围之内，可作各种之更动与润饰。因此，本发明的保护范围当视权利要求书所界定的为准。

Claims (14)

1.一种半导体结构，其特征在于，包括：
第一线路层，所述第一线路层包括第一导电特征物以及环绕所述第一导电特征物的介电质；
第二线路层，设置在所述第一线路层上，所述第二线路层包括第二导电特征物、第三导电特征物以及环绕所述第二导电特征物和所述第三导电特征物的介电质；以及
过孔层，设置在所述第一线路层和所述第二线路层之间，所述过孔层包括连接所述第一导电特征物和所述第二导电特征物的过孔以及环绕所述过孔的介电质；
其中存在有位于所述第一导电特征物和所述第二导电特征物之间的第一气隙，且所述第一气隙位于所述过孔层中，存在有位于所述第二导电特征物和所述第三导电特征物之间的第二气隙，所述第一气隙和所述第二气隙相连。
2.根据权利要求1所述的半导体结构，其中所述第一气隙环绕所述过孔。
3.根据权利要求1所述的半导体结构，其中存在有位于所述第一导电特征物和所述第三导电特征物之间的第三气隙，所述第三气隙和所述第一气隙、所述第二气隙相连。
4.根据权利要求1所述的半导体结构，还包括：
第一阻障层，设置在所述第一线路层上，其中所述过孔穿过所述第一阻障层；以及
第二阻障层，设置在所述第二线路层上。
5.一种半导体结构的制造方法，其特征在于，包括：
提供预备结构，所述预备结构包括第一线路层，所述第一线路层包括第一导电特征物，所述预备结构还包括环绕所述第一导电特征物的介电质；
在位于所述第一线路层上方的过孔层形成第一占位牺牲特征物；
在位于所述过孔层上方的第二线路层形成第二占位牺牲特征物；
形成所述过孔层的过孔以及环绕所述过孔的介电质，并形成所述第二线路层的第二导电特征物、第三导电特征物以及环绕所述第二导电特征物和所述第三导电特征物的介电质，其中所述过孔连接所述第一导电特征物和所述第二导电特征物；以及
移除所述第一占位牺牲特征物和所述第二占位牺牲特征物，以形成第一气隙和第二气隙，其中所述第一气隙位于所述第一导电特征物和所述第二导电特征物之间，且所述第一气隙位于所述过孔层中，所述第二气隙位于所述第二导电特征物和所述第三导电特征物之间，所述第一气隙和所述第二气隙相连。
6.根据权利要求5所述的半导体结构的制造方法，
其中形成所述第一占位牺牲特征物的步骤包括：
在所述预备结构上形成占位牺牲材料的层，所述占位牺牲材料的所述层具有配置成用于所述过孔的第一开口；且
其中形成所述第二占位牺牲特征物的步骤包括：
在所述占位牺牲材料的所述层上形成介电材料，所述介电材料填充至所述第一开口中；
形成穿过所述介电材料的第二开口；以及
将所述占位牺牲材料填充至所述第二开口中。
7.根据权利要求6所述的半导体结构的制造方法，其中所述占位牺牲材料包括金属元素。
8.根据权利要求6所述的半导体结构的制造方法，其中所述占位牺牲材料包括选自由下列选项所组成的群组的至少一者：氮化钛、钛、镍、钴、氮化钽、钽、铝、铝化钛、和铝化钽。
9.根据权利要求6所述的半导体结构的制造方法，其中形成所述第二导电特征物、所述第三导电特征物和所述过孔的步骤包括：
在所述介电材料中形成配置成用于所述第二导电特征物和所述过孔的第三开口、和配置成用于所述第三导电特征物的第四开口；以及
将导电材料填充至所述第三开口和所述第四开口中。
10.根据权利要求6所述的半导体结构的制造方法，其中所述介电材料的剩余部分为环绕所述过孔的介电质、及环绕所述第二导电特征物和所述第三导电特征物的介电质。
11.根据权利要求5所述的半导体结构的制造方法，其中移除所述第一占位牺牲特征物和所述第二占位牺牲特征物的步骤使用蚀刻剂。
12.根据权利要求11所述的半导体结构的制造方法，其中所述蚀刻剂选自由下列选项所组成的群组：SPM(H2SO4-H2O2-H2O)、HPM(HCl-H2O2-H2O)、和APM(NH4OH-H2O2-H2O)。
13.根据权利要求5所述的半导体结构的制造方法，其中移除所述第一占位牺牲特征物和所述第二占位牺牲特征物的步骤更形成第三气隙，所述第三气隙位于所述第一导电特征物和所述第三导电特征物之间，所述第三气隙和所述第一气隙、所述第二气隙相连。
14.根据权利要求5所述的半导体结构的制造方法，其中所述预备结构还包括设置在所述第一线路层上的第一阻障层，且所述半导体结构的制造方法还包括：
在所述第二线路层上形成第二阻障层，其中所述第一占位牺牲特征物和所述第二占位牺牲特征物是透过所述第二阻障层的穿孔来移除。
CN201610260924.4A 2016-04-25 2016-04-25 半导体结构及其制造方法 Active CN107305881B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610260924.4A CN107305881B (zh) 2016-04-25 2016-04-25 半导体结构及其制造方法
US15/175,299 US9691704B1 (en) 2016-04-25 2016-06-07 Semiconductor structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610260924.4A CN107305881B (zh) 2016-04-25 2016-04-25 半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN107305881A CN107305881A (zh) 2017-10-31
CN107305881B true CN107305881B (zh) 2020-02-07

Family

ID=59070336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610260924.4A Active CN107305881B (zh) 2016-04-25 2016-04-25 半导体结构及其制造方法

Country Status (2)

Country Link
US (1) US9691704B1 (zh)
CN (1) CN107305881B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108062185B (zh) * 2018-01-31 2022-02-01 京东方科技集团股份有限公司 触控组件及其制造方法、显示装置
CN113782486B (zh) * 2020-06-10 2024-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869880A (en) * 1995-12-29 1999-02-09 International Business Machines Corporation Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
CN101071789A (zh) * 2006-05-08 2007-11-14 国际商业机器公司 包含气隙的多层互连结构和制造方法
CN101982879A (zh) * 2010-10-15 2011-03-02 复旦大学 一种低介电常数介质与铜互连的结构及其集成方法
CN103066014A (zh) * 2012-11-06 2013-04-24 上海集成电路研发中心有限公司 一种铜/空气隙的制备方法
CN104752318A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145201A1 (en) * 2001-04-04 2002-10-10 Armbrust Douglas Scott Method and apparatus for making air gap insulation for semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869880A (en) * 1995-12-29 1999-02-09 International Business Machines Corporation Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
CN101071789A (zh) * 2006-05-08 2007-11-14 国际商业机器公司 包含气隙的多层互连结构和制造方法
CN101982879A (zh) * 2010-10-15 2011-03-02 复旦大学 一种低介电常数介质与铜互连的结构及其集成方法
CN103066014A (zh) * 2012-11-06 2013-04-24 上海集成电路研发中心有限公司 一种铜/空气隙的制备方法
CN104752318A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
US9691704B1 (en) 2017-06-27
CN107305881A (zh) 2017-10-31

Similar Documents

Publication Publication Date Title
JP6568994B2 (ja) 半導体装置及びその製造方法
CN1913128B (zh) 双金属镶嵌金属布线图案的形成方法和形成的布线图案
JP2009147218A (ja) 半導体装置とその製造方法
US6806579B2 (en) Robust via structure and method
TWI588901B (zh) 自對準通孔流程
CN107452714B (zh) 形成低电阻率贵金属互连的装置及方法
EP3264452A1 (en) A semiconductor interconnect structure and manufacturing method thereof
KR20190040934A (ko) 반도체 장치, 촬상 장치, 및 반도체 장치의 제조 방법
US7932187B2 (en) Method for fabricating a semiconductor device
JP4338614B2 (ja) 半導体装置およびその製造方法
CN107305881B (zh) 半导体结构及其制造方法
TWI633625B (zh) 使用間隔物蝕刻溝槽形成柵欄導體
US7005343B2 (en) Semiconductor device and method of manufacturing the same
EP2790211B1 (en) Method of producing a through-substrate via in a semiconductor device and semiconductor device comprising a through-substrate via
JP2009016619A (ja) 半導体装置及びその製造方法
JP4167672B2 (ja) 半導体装置の製造方法
JP5424551B2 (ja) 半導体装置
JP2008041783A (ja) 半導体装置の製造方法
KR100808794B1 (ko) 반도체 소자의 제조 방법
JP2007281197A (ja) 半導体装置及びその製造方法
JP2008103575A (ja) 半導体装置及び半導体装置の製造方法
TWI605560B (zh) 金屬內連線結構及其製造方法
KR100723253B1 (ko) 반도체 장치의 금속 배선 형성 방법
TWI619202B (zh) 於一積體電路中形成柵欄導體
KR100688719B1 (ko) 반도체 금속 배선 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant