JP2008103575A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】多層配線構造において、配線容量を低減しつつ、高いエレクトロマイグレーション耐性を有する半導体装置およびその製造方法を提供することを目的とする。
【解決手段】銅配線の最上部に金属キャップ膜１２ｄを堆積し、ガルバニック反応を利用して金属キャップ膜１２ｄを溶解させる。このようにすると、銅配線の最上部に空間領域１２ｃを形成し、従来のＥＭ発生箇所であった銅配線と絶縁性のバリア膜１３界面を形成しないため、ＥＭ耐性を大幅に向上させることができる。また、銅配線の最上部に位置する空間領域１２ｃは、みかけ上、比誘電率１の絶縁膜が堆積されていると考えることができ、配線トータル容量が大幅に低減し、電子デバイスの実効誘電率を下げることができる。
【選択図】図２

Description

本発明は、ダマシン法を用いた銅配線を備える半導体装置及び半導体装置の製造方法に関するものである。

近年、半導体デバイスの製造において、低抵抗で且つエレクトロマイグレーション耐性に優れた銅が配線材料として注目されている。銅はドライエッチングが困難であるため、ダマシン法と呼ばれる配線形成方法が用いられている。これは、例えば酸化シリコンからなる層間絶縁膜に予め所定の溝を形成し、その溝に配線材料（銅）を埋め込んだ後、余剰の配線材料を化学機械研磨（ＣＭＰ）により除去し、配線形成する方法である。さらに、接続孔と配線溝とを形成した後、一括して配線材料を埋め込み、余剰配線材料をＣＭＰにより除去するデュアルダマシン法も知られている。なお、銅は層間絶縁膜に対して極めて拡散しやすい材料であるため、銅膜の周囲に銅の拡散を防止するバリア膜を設ける必要がある。現在、配線用の銅膜の周辺を覆うために、一般的に、銅配線の下面及び側面には、銅の拡散防止膜として機能するＷＮ、ＴａＮ又はＴｉＮ等よりなる導電性バリア膜（バリアメタル膜）が用いられていると共に、銅配線の上面には、銅の拡散防止膜として機能するＳｉＮ又はＳｉＣ等よりなる絶縁性バリア膜が用いられている。

以下に、従来の半導体装置及びその製造方法について、図１１，図１２を参照しながら説明する。
図１１は、従来の半導体装置における銅配線の構造を示す断面図であって、具体的には、９０ｎｍデバイス以降の多層銅配線として一般的に用いられているデュアルダマシン構造を持つ銅配線の構造を示す断面図である。

図１１に示すように、基板（図示省略）上には、下層配線溝１０１ａを有する第１の層間絶縁膜１０１が形成されている。第１の層間絶縁膜１０１における下層配線溝１０１ａには、第１のバリアメタル膜１０２ａ及び第１の銅膜１０２ｂがこの順に形成されてなる下層配線１０２が形成されている。下層配線１０２の上及び第１の層間絶縁膜１０１の上には、銅の拡散防止膜として機能する絶縁性バリア膜１０３が形成されている。絶縁性バリア膜１０３の上には第２の層間絶縁膜１０４が形成されている。第２の層間絶縁膜１０４の下部及び絶縁性バリア膜１０３には、下層配線１０２の上面を露出させる接続孔１０４ａが形成されていると共に、第２の層間絶縁膜１０４の上部には、接続孔１０４ａと連通する上層配線溝１０４ｂが形成されている。接続孔１０４ａ及び上層配線溝１０４ｂには、第２のバリアメタル膜１０６ａ及び第２の銅膜１０６ｂよりなる上層配線１０６が形成されている。上層配線１０６には、接続孔１０４ａに形成され、第２のバリアメタル膜１０６ａ及び第２の銅膜１０６ｂよりなるプラグとなる部分があり、該プラグを介して下層配線１０２と上層配線１０６とが電気的に接続されている。

また、図１２（ａ）〜（ｆ）は、従来の半導体装置における銅配線の形成方法を示す工程断面図であって、具体的には、デュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）法、つまり、下層配線と接続する接続孔及び上層配線溝を形成し、銅膜によって接続孔及び上層配線溝を同時に埋め込んだ後に、該銅膜における上層配線溝からはみ出している部分に対して研磨を行うことによって銅配線を形成する工程を示している。

まず、図１２（ａ）に示すように、基板（図示省略）上に、例えば炭素含有のシリコン酸化膜よりなる第１の層間絶縁膜１０１を形成する。続いて、フォトリソグラフィー法により、第１の層間絶縁膜１０１の上に、下層配線溝パターンを持つレジストパターン（図示省略）を形成した後、該レジストパターンをマスクに用いて、第１の層間絶縁膜１０１に対してドライエッチングを行って下層配線溝１０１ａを形成する。続いて、スパッタ法により、第１の層間絶縁膜１０１に形成された下層配線溝１０１ａが途中まで埋まるように、第１の層間絶縁膜１０１の上にＴａ／ＴａＮ積層膜よりなる第１のバリアメタル膜１０２ａ及び銅シード膜（図示省略）とを順次堆積する。続いて、電解メッキ法により、下層配線溝１０１ａが完全に埋まるように、銅シード膜の上に第１の銅膜１０２ｂを堆積する。続いて、ＣＭＰ法により、第１のバリアメタル膜１０２ａ及び第１の銅膜１０２ｂ（銅シード膜を含む：以下同じ）における下層配線溝１０１ａの外側にはみ出している部分を除去することにより、第１のバリアメタル膜１０２ａ及び第１の銅膜１０２ｂよりなる下層配線１０２を形成する。尚、下層配線１０２は、以下に説明する工程によって形成される上層配線１０６（図１２（ｆ）参照）と同様の構造を持つ。次に、図１２（ｂ）に示すように、下層配線１０２の上及び第１の層間絶縁膜１０１の上に、厚さが５０ｎｍ程度となるように、銅の拡散防止膜として機能するシリコン炭化膜等よりなる絶縁性バリア膜１０３を堆積する。続いて、絶縁性バリア膜１０３の上に、厚さが６００ｎｍ程度となるように、例えば炭素含有のシリコン酸化膜よりなる第２の層間絶縁膜１０４を堆積する。次に、図１２（ｃ）に示すように、第２の層間絶縁膜１０４の上に、厚さが５０ｎｍ程度となるように、例えばシリコン酸化膜よりなるキャップ膜１０５を堆積する。尚、キャップ膜１０５は、後述するＣＭＰを行う工程の際に完全に除去される。続いて、フォトリソグラフィーにより、キャップ膜１０５の上に、接続孔パターンを持つレジストパターン（図示省略）を形成した後、該レジストパターンをマスクに用いて、キャップ膜１０５及び第２の層間絶縁膜１０４に対してドライエッチングを行うことにより、キャップ膜１０５及び第２の層間絶縁膜１０４を貫通して絶縁性バリア膜１０３に到達する接続孔１０４ａを形成する。次に、図１２（ｄ）に示すように、接続孔１０４ａの形成方法と同様にして、フォトリソグラフィー法及びドライエッチング法を用いて、第２の層間絶縁膜１０４の上部に、キャップ膜１０５及び第２の層間絶縁膜１０４を開口させて接続孔１０４ａと連通する上層配線溝１０４ｂを形成する。次に、図１２（ｅ）に示すように、基板全面に対して異方性エッチングを行って、接続孔１０４ａの底部に露出している絶縁性バリア膜１０３を除去して下層配線１０２の上面を露出させる。次に、図１２（ｆ）に示すように、スパッタ法により、接続孔１０４ａ及び上層配線溝１０４ｂが途中まで埋まるように、第２の層間絶縁膜１０４の上にＴａ／ＴａＮ積層膜よりなる第２のバリアメタル膜１０６ａ及び銅シード膜（図示省略）を順次堆積する。続いて、電解メッキ法により、接続孔１０４ａ及び上層配線溝１０４ｂが完全に埋まるように、銅シード膜の上に第２の銅膜１０６ｂを堆積する。続いて、ＣＭＰ法により、キャップ膜１０５と第２のバリアメタル膜１０６ａ及び第２の銅膜１０６ｂ（銅シード膜を含む：以下同じ）における上層配線溝１０６の外側にはみ出している部分とを除去し、第２のバリアメタル膜１０６ａ及び銅膜１０６ｂよりなる上層配線１０６を形成する。上層配線１０６には、接続孔１０４ａに形成され、第２のバリアメタル膜１０６ａ及び第２の銅膜１０６ｂよりなるプラグ１０６ｃとなる部分があり、該プラグ１０６ｃを介して下層配線１０２と上層配線１０６とが電気的に接続されている。ここで、接続孔１０４ａ及び上層配線溝１０４ｂに充填された第２の銅膜１０６ｂの下面及び側面に成膜されている第２のバリアメタル膜１０６ａは、銅の拡散防止膜として機能する。以上で説明した製造工程、つまり、従来例に係る半導体装置の製造方法における図１２（ａ）〜（ｆ）に示したような製造工程を繰り返し行うことにより、従来の多層銅配線を有する半導体装置を得ることができる（例えば、特許文献１参照）。
特開２００３−３０９１７４号公報

しかしながら、前述の従来例の配線構造（図１１参照）においては、下層配線１０２中の銅膜１０２ｂとその上部の絶縁性バリア膜１０３とが接する構造となっており、この界面は、銅のエレクトロマイグレーション（Ｅｌｅｃｔｒｏ Ｍｉｇｒａｔｉｏｎ ：ＥＭ）が起こりやすいという問題点を持っている。一般的に、銅のマイグレーションは粒界拡散よりも表面拡散が支配的であることが分かっており、銅と絶縁性バリア膜との界面を改善する手法をあらゆる角度から検討されている。また、微細化の進展は、プロセス的に許容電流密度が減少する方向にあるが、設計要求としての許容電流密度は増加する方向にいっている。そのため微細化に伴い、許容電流を確保することが非常に困難になってきており、プロセス的に大きなブレイクスルー技術の導入が必須になってきている。絶縁性バリア膜のもう一つの問題点は、膜の比誘電率が高いことである。この絶縁性バリア膜は、銅の拡散防止目的以外に、銅の酸化防止膜そしてダマシン形成に必要な接続孔のストッパー膜としても使用されているため、ある程度の膜厚（エッチ選択比による）が必要になってくる。現在、層間絶縁膜の比誘電率は低減されつつあるが、絶縁性バリア膜の比誘電率は大きく低減されていない。微細化に伴い、配線容量は層間絶縁膜より絶縁性バリア膜の比誘電率に律速されてきており、絶縁性バリア膜の低誘電率化が必須になってきている。

そこで本発明では、このような従来の問題点を解消するために提案されたものであり、実効的な配線容量を低減しつつ、高いエレクトロマイグレーション耐性を実現可能とする半導体装置およびその製造方法を提供することを目的とする。

上記の目的を達成するために本発明の（以下同様に）半導体装置は、素子が形成される基板と、前記基板上に形成される複数層の層間絶縁膜と、最上位の前記層間絶縁膜以外の前記各層間絶縁膜上部に埋め込まれる配線と、任意の前記配線上に形成される空間領域と、所定の前記配線の層間を電気的に接続するプラグとを有することを特徴とする。

また、前記各層間絶縁膜間にバリア膜を備えることを特徴とする。
また、前記配線の側面及び底面の表面に第１のバリアメタル膜が形成されることを特徴とする。

また、前記プラグの側面に第２のバリアメタル膜が形成されることを特徴とする。
また、前記プラグの側面および底面に第２のバリアメタル膜が形成されることを特徴とする。

また、前記空間領域が形成される任意の配線が最上位層配線であることを特徴とする。
また、前記空間領域の上面は前記空間領域が形成される配線を備える層間絶縁膜の上面と同一面上にあることを特徴とする。

また、前記空間領域の高さは２０ｎｍ以下であることを特徴とする。
また、前記空間領域は窒素またはアルゴンを含み、圧力が１０ｍＴｏｒｒ以下であることを特徴とする。

本発明の半導体装置の製造方法は、素子が形成された基板上に、それぞれに配線が埋め込まれる複数の層間絶縁膜を形成してなる半導体装置の製造方法であって、任意の前記配線を形成する際に、前記基板または下層層間絶縁膜上に第１の層間絶縁膜を形成する工程と、前記下層層間絶縁膜上に形成した場合には接続される下層配線への第１の接続孔を形成する工程と、前記第１の層間絶縁膜の上部に第１の配線溝を形成する工程と、前記第１の配線溝に第１の配線を形成する工程と、前記第１の配線上にキャップ膜を形成する工程と、前記第１の配線及び前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程と、前記キャップ膜を除去して空間領域を形成する工程とを有することを特徴とする。

また、前記キャップ膜を形成する工程の後に、前記第１の配線及び前記第１の層間絶縁膜の上にバリア膜を形成する工程を有することを特徴とする。
また、前記第１の配線溝を形成する工程の後に、前記第１の配線溝に第１のバリアメタル膜を形成する工程を有することを特徴とする。

また、前記第２の層間絶縁膜を形成する工程の後に、前記第２の層間絶縁膜に前記第１の配線と接続する第２の接続孔を形成する工程と、前記第２の層間絶縁膜の上部に第２の接続溝を形成する工程とを有することを特徴とする。

また、前記空間領域を形成する工程の後に、前記第２の配線溝及び前記第２の接続孔に第２の配線及びプラグを形成することを特徴とする。
また、前記空間領域を形成する工程の後で、前記第２の配線及び前記プラグを形成する工程の前に、前記第２の配線溝の側面及び底面と前記第２の接続孔の側面及び底面に第２のバリアメタル膜を形成する工程を有することを特徴とする。

また、前記第２のバリアメタル膜の厚さは前記空間領域の厚さよりも厚いことを特徴とする。
また、前記第２のバリアメタル膜を形成する工程の後で、前記第２の配線及び前記プラグを形成する工程の前に、前記第２の接続孔の底面に形成された前記第２のバリアメタル膜を除去する工程を有することを特徴とする。

また、前記第２の接続孔の底面に形成される第２のバリアメタル膜を除去する際に、前記第２の接続孔の側面に前記第２のバリアメタル膜を再付着させることを特徴とする。
また、前記キャップ膜の形成を選択めっき法によって行うことを特徴とする。

また、前記キャップ膜の材料が、ＣｏＷＰ，ＣｏＷＢ，ＮｉＭｏＰ，ＮｉＭｏＢのうちの少なくとも一つを含むことを特徴とする。
また、前記キャップ膜の除去をｐＨ６以下の酸性の薬液による洗浄によって行うことを特徴とする。

また、前記キャップ膜の除去をｐＨ６以下の酸性の薬液を前記第２の接続孔を介して進行させて行うことを特徴とする。
以上により、実効的な配線容量を低減しつつ、高いエレクトロマイグレーション耐性を実現することができる。

本発明に係る半導体装置及びその製造方法によると、銅配線の最上部に空間領域を形成し銅配線と絶縁性バリア膜界面を形成しないことにより、同配線上部付近で銅のエレクトロマイグレーションが発生しないため、銅のエレクトロマイグレーション耐性を向上させることができる。また、銅配線の最上部に位置する空間領域は、みかけ上、比誘電率１の絶縁膜が堆積されていると考えることができるため、配線トータル容量が大幅に低減し、半導体装置の実効誘電率を下げることができる。

本発明の半導体装置は、従来の半導体装置にみられるような銅配線と絶縁性のバリア膜との界面を形成しないために銅配線の最上部に空間領域を形成する。銅配線と絶縁性のバリア膜との間に空間領域が形成されるため、銅配線と絶縁性バリア膜とが接触することがなく、銅のエレクトロマイグレーション耐性を向上させることができる。また、銅配線の最上部に位置する空間領域は、みかけ上、比誘電率１の絶縁膜が堆積されていると考えることができる。そのため、配線トータル容量が大幅に低減し、半導体装置の実効誘電率を下げることができる。

以下、本発明の各実施形態について、図を参照しながら説明する。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図１及び図２並びに図３を参照しながら説明する。

図１は、第１の実施形態の半導体装置における銅配線の構造を示す断面図である。
図１に示すように、素子が形成されたシリコン基板（図示省略）上には、下層配線溝１１ａを有する第１の層間絶縁膜１１が形成されている。第１の層間絶縁膜１１における下層配線溝１１ａには、第１のバリアメタル膜１２ａ及び第１の銅膜１２ｂ及び空間領域１２ｃがこの順に形成されてなる下層配線１２が形成されている。下層配線１２の上には、銅の拡散防止として機能するバリア膜１３が形成されている。第１の層間絶縁膜１１及びバリア膜１３の上には、第２の層間絶縁膜１４が形成されている。第２の層間絶縁膜１４の下部およびバリア膜１３には、下層配線１２の上面を露出させる接続孔１４ａが形成されていると共に、第２の層間絶縁膜１４の上部には、接続孔１４ａと連通する上層配線溝１４ｂが形成されている。接続孔１４ａ及び上層配線溝１４ｂには、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなる上層配線１６が形成されている。上層配線１６には、接続孔１４ａに形成され、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなるプラグ１６ｃとなる部分があり、該プラグ１６ｃを介して下層配線１２の第１の銅膜１２ｂと上層配線１６とが電気的に接続されている。

本発明の第１の実施形態に係る半導体装置の特徴は、前記下層配線１２の最上部に空間領域１２ｃが形成されて第１の銅膜１２ｂとバリア膜１３との間に空間領域１２ｃが存在することとなり、第１の銅膜１２ｂとバリア膜１３とが直接接していないことである。このように、従来構造の問題点であった第１の銅膜１２ｂとバリア膜１３との界面での銅のエレクトロマイグレーションが発生しないため、銅のエレクトロマイグレーション耐性を向上させることができる。また、下層配線１２の最上部に位置する空間領域は、みかけ上、比誘電率１の絶縁膜が堆積されていると考えることができる。そのため、配線トータル容量が大幅に低減し、半導体装置の実効誘電率を下げることができる。また、下層配線１２の最上部に位置する空間領域の高さは５ｎｍから２０ｎｍ程度が妥当であり、一定の高さに制御することで半導体装置の実効誘電率のばらつきを最小にすることができる。このとき、空間領域の上面は層間絶縁膜の上面と同じ高さであるとより好ましい。また、下層配線１２の最上部に位置する空間領域は、窒素またはアルゴンを含み、圧力が１０ｍＴｏｒｒ以下になっていることで、比誘電率１を実現でき且つ配線の酸化を抑制した空間状態になっている。

図２（ａ）〜（ｅ）は、第１の実施形態の半導体装置における銅配線の上層配線溝形成方法を示す工程断面図、図３（ａ）〜（ｃ）は、第１の実施形態の半導体装置における銅配線の上層配線形成方法を示す工程断面図である。

まず、図２（ａ）に示すように、素子が形成されたシリコン基板（図示省略）上に、例えば炭素含有シリコン酸化膜の第１の層間絶縁膜１１を形成した後、例えばシリコン酸化膜よりなるキャップ膜（図示省略、尚、この膜は後述するＣＭＰを行う工程によって除去される）を形成する。続いて、フォトリソグラフィー法により、キャップ膜上に、下層配線溝パターンを持つレジストパターン（図示省略）を形成した後、該レジストパターンをマスクに用いて、キャップ膜及び第１の層間絶縁膜１１に対してドライエッチングを行って下層配線溝１１ａを形成する。続いて、スパッタ法により、キャップ膜及び第１の層間絶縁膜１１に形成された下層配線溝１１ａを覆うように、キャップ膜及び第１の層間絶縁膜１１の上にＴａ／ＴａＮ積層膜よりなる第１のバリアメタル膜１２ａ及び銅シード膜（図示省略）とを順次堆積する。続いて、電解めっき法により、下層配線溝１１ａが完全に埋まるように、銅シード膜の上に第１の銅膜１２ｂを堆積する。続いて、ＣＭＰ法により、キャップ膜と下層配線溝１１ａの外側にはみ出している第１のバリアメタル膜１２ａ及び第１の銅膜１２ｂ（銅シード膜を含む：以下同じ）とを除去することにより、第１のバリアメタル膜１２ａ及び第１の銅膜１２ｂよりなる下層配線１２を形成する。尚、下層配線１２は、以下に説明する工程によって形成される上層配線１６（図２（ｅ）参照）と同様の構造を持つ。次に、図（ｂ）に示すように、例えば無電解めっき法により、下層配線１２の上に、空間領域１２ｃの形成領域となるＣｏＷＰのような金属キャップ膜１２ｄを第１の銅膜１２ｂに対して選択的に堆積する。堆積膜厚は５ｎｍから２０ｎｍ程度が妥当である。また、無電解めっきの際にＰｄ触媒を使用すれば第１の銅膜１２ｂをエッチングしつつ金属キャップ膜１２ｄを堆積できる。次に、図２（ｃ）に示すように、金属キャップ膜１２ｄの形成領域を含む下層配線１２の上及び第１の層間絶縁膜１１の上に、厚さが５０ｎｍ程度となるように、銅の拡散防止膜として機能する例えばシリコン炭化膜よりなるバリア膜１３を堆積する。その後、バリア膜１３の上に、厚さが６００ｎｍ程度となるように、例えば炭素含有のシリコン酸化膜よりなる第２の層間絶縁膜１４を堆積する。次に、図２（ｄ）に示すように、第２の層間絶縁膜１４の上に、厚さが５０ｎｍ程度となるように、例えばシリコン酸化膜よりなるキャップ膜１５を堆積する。続いて、フォトリソグラフィーにより、キャップ膜１５の上に、接続孔パターンを持つレジストパターン（図示省略）を形成した後、該レジストパターンをマスクに用いて、キャップ膜１５及び第２の層間絶縁膜１４に対してドライエッチングを行うことにより、キャップ膜１５及び第２の層間絶縁膜１４を貫通してバリア膜１３に到達する接続孔１４ａを形成する。次に、図２（ｅ）に示すように、接続孔１４ａの形成方法と同様にして、フォトリソグラフィー法及びドライエッチング法を用いて、第２の層間絶縁膜１４の上部に、キャップ膜１５及び第２の層間絶縁膜１４を開口させて接続孔１４ａと連通する上層配線溝１４ｂを形成する。次に、図３（ａ）に示すように、例えばＣＦ_４とＮ_２との混合ガスを用いたドライエッチングによって基板全面に対してエッチバックを行って、接続孔１４ａの底部に露出しているバリア膜１３及び金属キャップ膜１２ｄを除去して下層配線１２を露出させる。次に、図３（ｂ）に示すように、金属キャップ膜１２ｄを溶解させ、空間領域１２ｃを形成する。ここでは、ｐＨ６以下の酸性薬液による洗浄、例えばＨＦによる洗浄を行って金属キャップ膜１２ｄを溶解させる。このとき接続孔１４ａの底部において、第１の銅膜１２ｂとＣｏからなる金属キャップ膜１２ｄが直接接している界面（Ｃｕ／Ｃｏ）が露出する。この状態で酸による洗浄を行うことにより、接続孔１４ａを介して薬液が進行し、接続孔１４ａの底部において、ガルバニック反応（Ｃｏ→Ｃｏ^２＋，２Ｈ^＋→Ｈ_２）が起こり、金属キャップ膜１２ｄを溶解させることができる。次に、図３（ｃ）に示すように、スパッタ法により、接続孔１４ａ及び上層配線溝１４ｂが途中まで埋まるように、第２の層間絶縁膜１４上のプラグ１６ｃを含む上層配線１６形成領域表面にＴａ／ＴａＮ積層膜よりなる第２のバリアメタル膜１６ａ及び銅シード膜（図示省略）を順次堆積する。ここで、Ｔａ／ＴａＮの膜厚を金属キャップ膜１２ｄより厚く堆積させる。このようにすれば、接続孔１４ａの底部において連続なバリアメタルを形成することができ、銅の埋め込み不良を防ぐことができる。続いて、電解メッキ法により、接続孔１６ａ及び上層配線溝１６ｂが完全に埋まるように、銅シード膜の上に銅膜１６ｂを堆積する。続いて、ＣＭＰ法により、キャップ膜１５と上層配線溝１６の外側にはみ出している第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂ（銅シード膜を含む：以下同じ）とを除去し、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなる上層配線１６を形成する。上層配線１６には、接続孔１４ａに形成され、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなるプラグ１６ｃとなる部分があり、該プラグ１６ｃを介して下層配線１２と上層配線１６とが電気的に接続されている。ここで、接続孔１４ａ及び上層配線溝１４ｂに充填された第２の銅膜１６ｂの下面及び側面に成膜されている第２のバリアメタル膜１６ａは、銅の拡散防止膜として機能する。

以上で説明した製造工程、つまり、図２（ａ）〜（ｅ）及び図３（ａ）〜（ｃ）に示したような製造工程を繰り返し行うことにより、従来の多層銅配線を有する半導体装置を得ることができる。

本発明の第１の実施形態に係る半導体装置の製造方法の特徴は、下層配線に接続される接続孔を形成した後に、酸薬液による洗浄を施し、バリア膜と銅膜との間に形成された金属キャップ膜１２ｄをガルバニック反応により溶解させ、配線上部に空間領域を形成することである。このように、従来構造の問題点であった第１の銅膜１２ｂとバリア膜１３との界面での銅のエレクトロマイグレーションが発生しないため、銅のエレクトロマイグレーション耐性を向上させることができる。また、下層配線１２の最上部に位置する空間領域は、みかけ上、比誘電率１の絶縁膜が堆積されていると考えることができる。そのため、配線トータル容量が大幅に低減し、半導体装置の実効誘電率を下げることができる。

尚、前述では、金属キャップ膜にＣｏＷＰを使用したが、本実施形態においては、例えば、ＣｏＷＰ，ＣｏＷＢ，ＮｉＭｏＰ，ＮｉＭｏＢのうちから選択されるいずれか一つ又は複合からなった材料を用いても、酸薬液による洗浄によるガルバニック反応により溶解させることができる。

また、前述では、配線（下層配線１２及び上層配線１６）材料として銅を用いた場合について説明したが、本実施形態においては、配線材料の種類は特に限定されるものではなく、例えば銅、銀、アルミニウム又はこれらの合金等を用いてもよい。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、図４及び図５を参照しながら説明する。

図４は、第２の実施形態の半導体装置における銅配線の構造を示す断面図である。
図４に示すように、素子が形成されたシリコン基板（図示省略）上には、下層配線溝１１ａを有する第１の層間絶縁膜１１が形成されている。第１の層間絶縁膜１１における下層配線溝１１ａには、第１のバリアメタル膜１２ａ及び第１の銅膜１２ｂ及び空間領域１２ｃがこの順に形成されてなる下層配線１２が形成されている。下層配線１２の上には、銅の拡散防止として機能するバリア膜１３が形成されている。第１の層間絶縁膜１１及びバリア膜１３の上には、第２の層間絶縁膜１４が形成されている。第２の層間絶縁膜１４の下部およびバリア膜１３には、下層配線１２の上面を露出させる接続孔１４ａが形成されていると共に、第２の層間絶縁膜１４の上部には、接続孔１４ａと連通する上層配線溝１４ｂが形成されている。接続孔１４ａの側壁及び上層配線溝１４ｂには、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなる上層配線１６が形成されている。本実施形態においては、接続孔１４ａの底部には第２のバリアメタルが形成されていない。上層配線１６には、接続孔１４ａに形成され、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなるプラグ１６ｃとなる部分があり、該プラグ１６ｃを介して下層配線１２と上層配線１６とが電気的に接続されている。

本発明の第２の実施形態に係る半導体装置の特徴は、前記下層配線１２の最上部に空間領域１２ｃが形成されて第１の銅膜１２ｂとバリア膜１３との間に空間領域１２ｃが存在することとなり、第１の銅膜１２ｂとバリア膜１３とが直接接していないことである。また、接続孔１４ａの底部には第２のバリアメタルが形成されていない。このように、接続孔１４ａの底部にバリアメタルが形成されていなければ、接続孔底部におけるジュール発熱が低減され、銅のマイグレーション耐性が向上する。また、従来構造の問題点であった第１の銅膜１２ｂとバリア膜１３との界面での銅のエレクトロマイグレーションが発生しないため、更に銅のエレクトロマイグレーション耐性を向上させることができる。また、下層配線１２の最上部に位置する空間領域は、みかけ上、比誘電率１の絶縁膜が堆積されていると考えることができる。そのため、配線トータル容量が大幅に低減し、半導体装置の実効誘電率を下げることができる。

図５（ａ）〜（ｄ）は、第２の実施形態の半導体装置における銅配線の形成方法を示す工程断面図である。
第１の実施形態と同様の製造方法で下層配線から上層配線溝までを形成する。以下、以降の形成方法について詳細に説明する。

まず、図５（ａ）に示すように、金属キャップ膜１２ｄ（図３参照）を溶解させ、空間領域１２ｃを形成する。ここでは、ｐＨ６以下の酸性薬液による洗浄、例えばＨＦによる洗浄を行って金属キャップ膜１２ｄを溶解させる。次に、図５（ｂ）に示すように、スパッタ法により、接続孔１４ａ及び上層配線溝１４ｂが途中まで埋まるように、第２の層間絶縁膜１４上の接続孔１４ａ及び上層配線溝１４ｂ表面にＴａ／ＴａＮ積層膜よりなる第２のバリアメタル膜１６ａを堆積する。その後、図５（ｃ）に示すように、Ａｒ^＋により接続孔１４ａの底部に堆積されているバリアメタル膜をエッチング（スパッタ）除去する。ここで、Ａｒ^＋でエッチングする際に接続孔底部における空間領域１２ｃにバリアメタルが再付着し、空間領域１２ｃをバリアメタルで塞ぐことが可能となる。次に、図５（ｄ）に示すように、銅シード膜（図示省略）を堆積し、接続孔１６ａ及び上層配線溝１６ｂが完全に埋まるように、銅シード膜の上に銅膜１６ｂを堆積する。続いて、ＣＭＰ法により、キャップ膜１５と上層配線溝１６の外側にはみ出している第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂ（銅シード膜を含む：以下同じ）とを除去し、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなる上層配線１６を形成する。上層配線１６には、接続孔１４ａに形成され、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなるプラグ１６ｃとなる部分があり、該プラグ１６ｃを介して下層配線１２と上層配線１６とが電気的に接続されている。

本発明の第２の実施形態に係る半導体装置の製造方法の特徴は、第１の配線に接続される接続孔１４ａを形成した後に、酸薬液による洗浄を施し、第１の配線上部に空間領域を形成することである。また、Ａｒ^＋により接続孔１４ａの底部に堆積されているバリアメタル膜をエッチング（スパッタ）除去する。このようにすることで、接続孔底部におけるジュール発熱が低減され、第１の実施形態よりも更に銅のエレクトロマイグレーション耐性を向上させることができる。
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について、図６及び図７並びに図８を参照しながら説明する。

図６は、第３の実施形態の半導体装置における銅配線の構造を示す断面図である。
図６に示すように、素子が形成されたシリコン基板（図示省略）上には、下層配線溝１１ａを有する第１の層間絶縁膜１１が形成されている。第１の層間絶縁膜１１における下層配線溝１１ａには、第１のバリアメタル膜１２ａ及び第１の銅膜１２ｂ及び空間領域１２ｃがこの順に形成されてなる下層配線１２が形成されている。下層配線１２及び第１の層間絶縁膜１１の上には、第２の層間絶縁膜１４が形成されている。第２の層間絶縁膜１４の下部には、下層配線１２の上面を露出させる接続孔１４ａが形成されていると共に、第２の層間絶縁膜１４の上部には、接続孔１４ａと連通する上層配線溝１４ｂが形成されている。接続孔１４ａ及び上層配線溝１４ｂには、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなる上層配線１６が形成されている。上層配線１６には、接続孔１４ａに形成され、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなるプラグ１６ｃとなる部分があり、該プラグ１６ｃを介して下層配線１２と上層配線１６とが電気的に接続されている。

本発明の第３の実施形態に係る半導体装置の特徴は、前記下層配線１２の最上部に空間領域１２ｃが形成され、第１の銅膜１２ｂと空間領域とが直接接していないことである。このように、従来構造の問題点であった第１の銅膜１２ｂとバリア膜１３との界面での銅のエレクトロマイグレーションが発生しないため、銅のエレクトロマイグレーション耐性を向上させることができる。さらに、本実施形態では、第１及び第２の実施形態で使用していたバリア膜１３を堆積しないことにある。これは、空間領域１２ｃが銅の拡散防止としての機能するため必要性はなくなり、バリア膜を形成しないことにより、半導体装置の実行誘電率を大幅に低減させることが可能となる。

図７（ａ）〜（ｅ）は、第３の実施形態の半導体装置における銅配線の上層配線溝形成方法を示す工程断面図、図８（ａ）〜（ｅ）は、第３の実施形態の半導体装置における銅配線の上層配線形成方法を示す工程断面図である。

まず、図７（ａ）に示すように、素子が形成されたシリコン基板（図示省略）上に、例えば炭素含有シリコン酸化膜の第１の層間絶縁膜１１を形成した後、例えばシリコン酸化膜よりなるキャップ膜（図示省略、尚、この膜は後述するＣＭＰを行う工程によって除去される）を形成する。続いて、フォトリソグラフィー法により、キャップ膜上に、下層配線溝パターンを持つレジストパターン（図示省略）を形成した後、該レジストパターンをマスクに用いて、キャップ膜及び第１の層間絶縁膜１１に対してドライエッチングを行って下層配線溝１１ａを形成する。続いて、スパッタ法により、キャップ膜及び第１の層間絶縁膜１１に形成された下層配線溝１１ａの表面を覆うように、キャップ膜及び第１の層間絶縁膜１１の上にＴａ／ＴａＮ積層膜よりなる第１のバリアメタル膜１２ａ及び銅シード膜（図示省略）とを順次堆積する。続いて、電解めっき法により、下層配線溝１１ａが完全に埋まるように、銅シード膜の上に第１の銅膜１２ｂを堆積する。続いて、ＣＭＰ法により、キャップ膜と下層配線溝１１ａの外側にはみ出している第１のバリアメタル膜１２ａ及び第１の銅膜１２ｂ（銅シード膜を含む：以下同じ）とを除去することにより、第１のバリアメタル膜１２ａ及び第１の銅膜１２ｂよりなる下層配線１２を形成する。尚、下層配線１２は、以下に説明する工程によって形成される上層配線１６（図７（ｅ）参照）と同様の構造を持つ。次に、図７（ｂ）に示すように、例えば無電解めっき法により、下層配線１２の上に、ＣｏＷＰのような金属キャップ膜１２ｄを第１の銅膜１２ｂ上に選択的に堆積する。堆積膜厚は５ｎｍから２０ｎｍ程度が妥当である。また、無電解めっきの際にＰｄ触媒を使用すれば第１の銅膜１２ｂをエッチングしつつ金属キャップ膜１２ｄを堆積できる。次に、図７（ｃ）に示すように、下層配線１２及び第１の層間絶縁膜１１の上に、厚さが６００ｎｍ程度となるように、例えば炭素含有のシリコン酸化膜よりなる第２の層間絶縁膜１４を堆積する。次に、図７（ｄ）に示すように、第２の層間絶縁膜１４の上に、厚さが５０ｎｍ程度となるように、例えばシリコン酸化膜よりなるキャップ膜１５を堆積する。続いて、フォトリソグラフィーにより、キャップ膜１５の上に、接続孔パターンを持つレジストパターン（図示省略）を形成した後、該レジストパターンをマスクに用いて、キャップ膜１５及び第２の層間絶縁膜１４に対してドライエッチングを行うことにより、キャップ膜１５及び第２の層間絶縁膜１４を貫通して金属キャップ膜１２ｄに到達する接続孔１４ａを形成する。次に、図７（ｅ）に示すように、接続孔１４ａの形成方法と同様にして、フォトリソグラフィー法及びドライエッチング法を用いて、第２の層間絶縁膜１４の上部に、キャップ膜１５及び第２の層間絶縁膜１４を開口させて接続孔１４ａと連通する上層配線溝１４ｂを形成する。次に、図８（ａ）に示すように、例えばＣＦ_４とＮ_２との混合ガスを用いたドライエッチングによって基板全面に対してエッチバックを行って、接続孔１４ａの底部に露出している金属キャップ膜１２ｄを除去して下層配線１２を露出させる。次に、図８（ｂ）に示すように、金属キャップ膜１２ｄを溶解させ、空間領域１２ｃを形成する。ここでは、ｐＨ６以下の酸性薬液による洗浄、例えばＨＦによる洗浄を行って金属キャップ膜１２ｄを溶解させる。このとき接続孔１４ａの底部において、第１の銅膜１２ｂとＣｏからなる金属キャップ膜１２ｄが直接接している界面（Ｃｕ／Ｃｏ）が露出する。この状態で酸による洗浄を行うと、接続孔１４ａを介して薬液が進行し、接続孔１４ａの底部において、ガルバニック反応（Ｃｏ→Ｃｏ^２＋，２Ｈ^＋→Ｈ_２）が起こり、金属キャップ膜１２ｄを溶解させることができる。次に、図８（ｃ）に示すように、スパッタ法により、接続孔１４ａ及び上層配線溝１４ｂが途中まで埋まるように、第２の層間絶縁膜１４上のプラグ１６ｃを含む上層配線１６形成領域表面にＴａ／ＴａＮ積層膜よりなる第２のバリアメタル膜１６ａ及び銅シード膜（図示省略）を順次堆積する。ここで、Ｔａ／ＴａＮの膜厚を金属キャップ膜１２ｄより厚く堆積させる。このようにすれば、接続孔１４ａの底部において連続なバリアメタルを形成することができ、銅の埋め込み不良を防ぐことができる。続いて、電解メッキ法により、接続孔１６ａ及び上層配線溝１６ｂが完全に埋まるように、銅シード膜の上に銅膜１６ｂを堆積する。続いて、ＣＭＰ法により、キャップ膜１５と上層配線溝１６の外側にはみ出している第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂ（銅シード膜を含む：以下同じ）とを除去し、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなる上層配線１６を形成する。上層配線１６には、接続孔１４ａに形成され、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなるプラグ１６ｃとなる部分があり、該プラグ１６ｃを介して下層配線１２と上層配線１６とが電気的に接続されている。ここで、接続孔１４ａ及び上層配線溝１４ｂに充填された第２の銅膜１６ｂの下面及び側面に成膜されている第２のバリアメタル膜１６ａは、銅の拡散防止膜として機能する。

以上で説明した製造工程、つまり、図７（ａ）〜（ｅ）及び図８（ａ）〜（ｃ）に示したような製造工程を繰り返し行うことにより、従来の多層銅配線を有する半導体装置を得ることができる。

本発明の第３の実施形態に係る半導体装置の製造方法の特徴は、配線に接続される接続孔を形成した後に、酸薬液による洗浄を施し、配線である銅膜上に形成された金属キャップ膜１２ｄをガルバニック反応により溶解させ、配線上部に空間領域を形成することである。このように、従来構造の問題点であった第１の銅膜１２ｂとバリア膜１３との界面での銅のエレクトロマイグレーションが発生しないため、銅のエレクトロマイグレーション耐性を向上させることができる。また、下層配線１２の最上部に位置する空間領域は、みかけ上、比誘電率１の絶縁膜が堆積されていると考えることができる。そのため、配線トータル容量が大幅に低減し、半導体装置の実効誘電率を下げることができる。

尚、前述では、金属キャップ膜にＣｏＷＰを使用したが、本実施形態においては、例えば、ＣｏＷＰ，ＣｏＷＢ，ＮｉＭｏＰ，ＮｉＭｏＢのうちから選択されるいずれか一つ又は複合からなった材料を用いても、酸薬液による洗浄によるガルバニック反応により溶解させることができる。

また、前述では、配線（下層配線１２及び上層配線１６）材料として銅を用いた場合について説明したが、本実施形態においては、配線材料の種類は特に限定されるものではなく、例えば銅、銀、アルミニウム又はこれらの合金等を用いてもよい。
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置及びその製造方法について、図９及び図１０を参照しながら説明する。

図９は、第４の実施形態の半導体装置における銅配線の構造を示す断面図である。
図９に示すように、素子が形成されたシリコン基板（図示省略）上には、下層配線溝１１ａを有する第１の層間絶縁膜１１が形成されている。第１の層間絶縁膜１１における下層配線溝１１ａには、第１のバリアメタル膜１２ａ及び第１の銅膜１２ｂ及び空間領域１２ｃがこの順に形成されてなる下層配線１２が形成されている。下層配線１２及び第１の層間絶縁膜１１の上には、第２の層間絶縁膜１４が形成されている。第２の層間絶縁膜１４の下部には、下層配線１２の上面を露出させる接続孔１４ａが形成されていると共に、第２の層間絶縁膜１４の上部には、接続孔１４ａと連通する上層配線溝１４ｂが形成されている。接続孔１４ａの側壁及び上層配線溝１４ｂには、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなる上層配線１６が形成されている。本実施形態においては、第３の実施形態に対して、接続孔１４ａの底部には第２のバリアメタルが形成されていない構成である。上層配線１６には、接続孔１４ａに形成され、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなるプラグ１６ｃとなる部分があり、該プラグ１６ｃを介して下層配線１２と上層配線１６とが電気的に接続されている。

本発明の第４の実施形態に係る半導体装置の特徴は、前記下層配線１２の最上部に空間領域１２ｃが形成され、第１の銅膜１２ｂと空間領域１２ｃとが直接接しているため、従来問題点の問題点であった第１の銅膜１２ｂとバリア膜１３との界面での銅のエレクトロマイグレーションが発生しないため、銅のエレクトロマイグレーション耐性を向上させることができる。また、接続孔１４ａの底部には第２のバリアメタルが形成されていない。このように、接続孔１４ａの底部にバリアメタルが形成されていなければ、接続孔底部におけるジュール発熱が低減され、更に銅のマイグレーション耐性が向上する。また、また、下層配線１２の最上部に位置する空間領域１２ｃは、みかけ上、比誘電率１の絶縁膜が堆積されていると考えることができ、また、高誘電率のバリア膜を堆積させていないため、配線容量が大幅に低減でき、半導体装置の実効誘電率を下げることができる。

図１０（ａ）〜（ｄ）は、第４の実施形態の半導体装置における銅配線の形成方法を示す工程断面図である。
まず、第３の実施形態と同様の製造方法で下層配線から上層配線溝までを形成する。以下、以降の形成方法について詳細に説明する。

図１０（ａ）に示すように、金属キャップ膜１２ｄ（図８参照）を溶解させ、空間領域１２ｃを形成する。ここでは、ｐＨ６以下の酸性薬液による洗浄、例えばＨＦによる洗浄を行って金属キャップ膜１２ｄを溶解させる。次に、図１０（ｂ）に示すように、スパッタ法により、接続孔１４ａ及び上層配線溝１４ｂが途中まで埋まるように、第２の層間絶縁膜１４上のプラグ１６ｃを含む上層配線１６形成領域表面にＴａ／ＴａＮ積層膜よりなる第２のバリアメタル膜１６ａを堆積する。その後、図１０（ｃ）に示すように、Ａｒ^＋により接続孔１４ａの底部に堆積されているバリアメタル膜１６ａをエッチング（スパッタ）除去する。ここで、Ａｒ^＋でエッチングする際に接続孔底部のバリアメタルが周囲に飛散して接続孔底部における空間領域１２ｃに再付着し、接続孔がない空間領域１２ｃと接続孔底部とを遮断し、バリアメタルで塞ぐことが可能となる。次に、図１０（ｄ）に示すように、銅シード膜（図示省略）を堆積し、接続孔１４ａ及び上層配線溝１４ｂが完全に埋まるように、銅シード膜の上に銅膜１６ｂを堆積する。続いて、ＣＭＰ法により、キャップ膜１５と上層配線溝１６の外側にはみ出している第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂ（銅シード膜を含む：以下同じ）とを除去し、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなる上層配線１６を形成する。上層配線１６には、接続孔１４ａに形成され、第２のバリアメタル膜１６ａ及び第２の銅膜１６ｂよりなるプラグ１６ｃとなる部分があり、該プラグ１６ｃを介して下層配線１２と上層配線１６とが電気的に接続されている。

本発明の第４の本実施形態に係る半導体装置の製造方法の特徴は、配線に接続される接続孔を形成した後に、酸薬液による洗浄を施し、配線である銅膜上に形成された金属キャップ膜１２ｄをガルバニック反応により溶解させ、配線上部に空間領域を形成することである。また、Ａｒ^＋により接続孔１４ａの底部に堆積されているバリアメタル膜をエッチング（スパッタ）除去する。このようにすることで、従来構造の問題点であった第１の銅膜１２ｂとバリア膜１３との界面での銅のエレクトロマイグレーションが発生しないため、銅のエレクトロマイグレーション耐性を向上させることができる。また、下層配線１２の最上部に位置する空間領域は、みかけ上、比誘電率１の絶縁膜が堆積されていると考えることができる。そのため、配線トータル容量が大幅に低減し、半導体装置の実効誘電率を下げることができる。

以上の各実施形態においては、空間領域を形成される配線層が最下層配線である場合を例に説明したが、１または複数の配線層のうち１またはそれ以上の任意の配線層において空間領域を形成することができる。さらに、最上位層配線においても空間領域を設けることができ、その場合は、もちろん、上位配線とのプラグは形成されない。

本発明は、実効的な配線容量を低減しつつ、高いエレクトロマイグレーション耐性を実現することができ、ダマシン法を用いた銅配線を備える半導体装置及び半導体装置の製造方法等に有用である。

第１の実施形態の半導体装置における銅配線の構造を示す断面図 第１の実施形態の半導体装置における銅配線の上層配線溝形成方法を示す工程断面図 第１の実施形態の半導体装置における銅配線の上層配線形成方法を示す工程断面図 第２の実施形態の半導体装置における銅配線の構造を示す断面図 第２の実施形態の半導体装置における銅配線の形成方法を示す工程断面図 第３の実施形態の半導体装置における銅配線の構造を示す断面図 第３の実施形態の半導体装置における銅配線の上層配線溝形成方法を示す工程断面図 第３の実施形態の半導体装置における銅配線の上層配線形成方法を示す工程断面図 第４の実施形態の半導体装置における銅配線の構造を示す断面図 第４の実施形態の半導体装置における銅配線の形成方法を示す工程断面図 従来の半導体装置における銅配線の構造を示す断面図 従来の半導体装置における銅配線の形成方法を示す工程断面図

符号の説明

１１、１０１ 第１の層間絶縁膜
１１ａ、１０１ａ 下層配線溝
１２、１０２ 下層配線
１２ａ、１０２ａ 第１のバリアメタル膜
１２ｂ、１０２ｂ 第１の銅膜
１２ｃ 空間領域
１２ｄ 金属キャップ膜
１３、１０３ バリア膜
１４、１０４ 第２の層間絶縁膜
１４ａ、１０４ａ 接続孔
１４ｂ、１０４ｂ 上層配線溝
１５、１０５ キャップ膜
１６、１０６ 上層配線
１６ａ、１０６ａ 第２のバリアメタル膜
１６ｂ、１０６ｂ 第２の銅膜
１６ｃ、１０６ｃ プラグ

Claims (22)

1. 素子が形成される基板と、
   前記基板上に形成される複数層の層間絶縁膜と、
   最上位の前記層間絶縁膜以外の前記各層間絶縁膜上部に埋め込まれる配線と、
   任意の前記配線上に形成される空間領域と、
   所定の前記配線の層間を電気的に接続するプラグと
   を有することを特徴とする半導体装置。
2. 前記各層間絶縁膜間にバリア膜を備えることを特徴とする請求項１記載の半導体装置。
3. 前記配線の側面及び底面の表面に第１のバリアメタル膜が形成されることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
4. 前記プラグの側面に第２のバリアメタル膜が形成されることを特徴とする請求項３記載の半導体装置。
5. 前記プラグの側面および底面に第２のバリアメタル膜が形成されることを特徴とする請求項３記載の半導体装置。
6. 前記空間領域が形成される任意の配線が最上位層配線であることを特徴とする請求項１記載の半導体装置。
7. 前記空間領域の上面は前記空間領域が形成される配線を備える層間絶縁膜の上面と同一面上にあることを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５または請求項６のいずれかに記載の半導体装置。
8. 前記空間領域の高さは２０ｎｍ以下であることを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５または請求項６または請求項７のいずれかに記載の半導体装置。
9. 前記空間領域は窒素またはアルゴンを含み、圧力が１０ｍＴｏｒｒ以下であることを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５または請求項６または請求項７または請求項８のいずれかに記載の半導体装置。
10. 素子が形成された基板上に、それぞれに配線が埋め込まれる複数の層間絶縁膜を形成してなる半導体装置の製造方法であって、
    任意の前記配線を形成する際に、
    前記基板または下層層間絶縁膜上に第１の層間絶縁膜を形成する工程と、
    前記下層層間絶縁膜上に形成した場合には接続される下層配線への第１の接続孔を形成する工程と、
    前記第１の層間絶縁膜の上部に第１の配線溝を形成する工程と、
    前記第１の配線溝に第１の配線を形成する工程と、
    前記第１の配線上にキャップ膜を形成する工程と、
    前記第１の配線及び前記第１の層間絶縁膜の上に第２の層間絶縁膜を形成する工程と、
    前記キャップ膜を除去して空間領域を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
11. 前記キャップ膜を形成する工程の後に、前記第１の配線及び前記第１の層間絶縁膜の上にバリア膜を形成する工程を有することを特徴とする請求項１０記載の半導体装置の製造方法。
12. 前記第１の配線溝を形成する工程の後に、前記第１の配線溝に第１のバリアメタル膜を形成する工程を有することを特徴とする請求項１０または請求項１１のいずれかに記載の半導体装置の製造方法。
13. 前記第２の層間絶縁膜を形成する工程の後に、
    前記第２の層間絶縁膜に前記第１の配線と接続する第２の接続孔を形成する工程と、
    前記第２の層間絶縁膜の上部に第２の接続溝を形成する工程と
    を有することを特徴とする請求項１０または請求項１１または請求項１２のいずれかに記載の半導体装置の製造方法。
14. 前記空間領域を形成する工程の後に、前記第２の配線溝及び前記第２の接続孔に第２の配線及びプラグを形成することを特徴とする請求項１３記載の半導体装置の製造方法。
15. 前記空間領域を形成する工程の後で、前記第２の配線及び前記プラグを形成する工程の前に、前記第２の配線溝の側面及び底面と前記第２の接続孔の側面及び底面に第２のバリアメタル膜を形成する工程を有することを特徴とする請求項１４に記載の半導体装置の製造方法。
16. 前記第２のバリアメタル膜の厚さは前記空間領域の厚さよりも厚いことを特徴とする請求項１５に記載の半導体装置の製造方法。
17. 前記第２のバリアメタル膜を形成する工程の後で、前記第２の配線及び前記プラグを形成する工程の前に、前記第２の接続孔の底面に形成された前記第２のバリアメタル膜を除去する工程を有することを特徴とする請求項１５または請求項１６のいずれかに記載の半導体装置の製造方法。
18. 前記第２の接続孔の底面に形成される第２のバリアメタル膜を除去する際に、前記第２の接続孔の側面に前記第２のバリアメタル膜を再付着させることを特徴とする請求項１７記載の半導体装置の製造方法。
19. 前記キャップ膜の形成を選択めっき法によって行うことを特徴とする請求項１０または請求項１１または請求項１２または請求項１３または請求項１４または請求項１５または請求項１６または請求項１７または請求項１８のいずれかに記載の半導体装置の製造方法。
20. 前記キャップ膜の材料が、ＣｏＷＰ，ＣｏＷＢ，ＮｉＭｏＰ，ＮｉＭｏＢのうちの少なくとも一つを含むことを特徴とする請求項１０または請求項１１または請求項１２または請求項１３または請求項１４または請求項１５または請求項１６または請求項１７または請求項１８または請求項１９のいずれかに記載の半導体装置の製造方法。
21. 前記キャップ膜の除去をｐＨ６以下の酸性の薬液による洗浄によって行うことを特徴とする請求項１０または請求項１１または請求項１２または請求項１３または請求項１４または請求項１５または請求項１６または請求項１７または請求項１８または請求項１９または請求項２０のいずれかに記載の半導体装置の製造方法。
22. 前記キャップ膜の除去をｐＨ６以下の酸性の薬液を前記第２の接続孔を介して進行させて行うことを特徴とする請求項１３または請求項１４または請求項１５または請求項１６または請求項１７または請求項１８のいずれかに記載の半導体装置の製造方法。

Images