TWI605560B - 金屬內連線結構及其製造方法 - Google Patents

金屬內連線結構及其製造方法 Download PDF

Info

Publication number
TWI605560B
TWI605560B TW103108856A TW103108856A TWI605560B TW I605560 B TWI605560 B TW I605560B TW 103108856 A TW103108856 A TW 103108856A TW 103108856 A TW103108856 A TW 103108856A TW I605560 B TWI605560 B TW I605560B
Authority
TW
Taiwan
Prior art keywords
conductor
barrier layer
layer
damascene structure
dielectric layer
Prior art date
Application number
TW103108856A
Other languages
English (en)
Other versions
TW201535653A (zh
Inventor
薛家倩
洪永泰
朱益輝
蔡亞峻
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Priority to TW103108856A priority Critical patent/TWI605560B/zh
Publication of TW201535653A publication Critical patent/TW201535653A/zh
Application granted granted Critical
Publication of TWI605560B publication Critical patent/TWI605560B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

金屬內連線結構及其製造方法
本發明是有關於一種金屬內連線結構及其製造方法。
隨著半導體產業的發展,當積體電路的積集度增加,晶片的表面無法提供足夠的面積來製作所需的金屬內連線時,為了配合金氧半(MOS)電晶體縮小後所增加的內連線需求,兩層以上的金屬層設計,便逐漸的成為許多積體電路所必須採用的方式。特別是一些功能較複雜的產品,如微處理器,甚至需要四層或五層的金屬層,才得以完成微處理器內各個元件間的連接。而對於不同金屬層之間的連接,「插塞」扮演了重要的角色。
在金屬內連線的製程中,以鑲嵌的方式形成金屬線之後,在後續形成介層窗的製程中,金屬線會暴露於空氣中而發生氧化或造成腐蝕,抑或是在後續的高溫製程中發生形變或流失。
本發明的實施例提供一種金屬內連線結構,其具有更佳可靠度與穩定性。
本發明的實施例又提供一種金屬內連線結構的製造方法,此製造方法可與現有製程整合,所製造的金屬內連線結構具有更佳可靠度與穩定性。
本發明提供一種金屬內連線結構,包括基底、介電層、導體鑲嵌結構、第一阻障層與第二阻障層。所述介電層位於基底上。所述介電層具有開口。所述導體鑲嵌結構位於所述開口中。所述導體鑲嵌結構的頂面低於所述介電層的頂面。所述第一阻障層位於所述介電層與所述導體鑲嵌結構之間以及所述基底與所述導體鑲嵌結構之間。所述第二阻障層位於所述開口中,覆蓋所述導體鑲嵌結構的頂面。
依照本發明實施例所述,所述第一阻障層與所述第二阻障層的材料包括鉑、銥、鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或其組合。
依照本發明實施例所述,上述金屬內連線結構更包括導體結構,所述導體結構覆蓋所述第二阻障層,且電性連接所述導體鑲嵌結構。
依照本發明實施例所述,上述導體結構包括導體插塞。
依照本發明實施例所述,上述導體結構包括導線。
本發明又提供一種金屬內連線結構的製造方法。在介電層中形成開口,並於所述開口中形成第一阻障層。之後,在所述開口中的所述第一阻障層上形成導體鑲嵌結構。接著,在所述開口中形成第二阻障層,其中所述第二阻障層覆蓋所述導體鑲嵌結構的頂面。
依照本發明實施例所述,所述第一阻障層與所述第二阻障層包括鉑、銥、鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或其組合。
依照本發明實施例所述,上述形成所述導體鑲嵌結構的方法包括形成一導體層,以覆蓋所述介電層並填入於所述開口中,接著,移除部分的所述導體層,使所形成的所述導體鑲嵌結構的頂面低於所述介電層的頂面。
依照本發明實施例所述,上述金屬內連線結構的製造方法更包括形成導線,覆蓋所述介電層與所述第二阻障層,以電性連接導體鑲嵌結構。
依照本發明實施例所述,上述金屬內連線結構的製造方法更包括在所述第二阻障層上形成導體插塞,以電性連接所述導體鑲嵌結構。
基於上述,本發明實施例的金屬內連線結構中的導體鑲嵌結構被阻障層完全覆蓋,不僅可以避免金屬原子的擴散與遷移,還可防止氧化、腐蝕、形變或流失,因此,可以增加金屬內連線結構的穩定性與可靠度。
此外,本發明實施例的金屬內連線結構的製程可以與現有的製程整合,且可以不需要增加太多製程步驟,即可增加金屬內連線結構的穩定性與可靠度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1G是依據本發明實施例之一種金屬內連線結構的製造方法的流程剖面圖。圖2是依據本發明另一實施例之一種金屬內連線結構的剖面圖。
請參照圖1A,提供基底10。基底10可由選自於Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs與InP所組成的族群中的至少一種半導體或半導體化合物材料形成。基底10的材料也可以是絕緣層上有矽(SOI)。基底10可以是在其上已形成各種構件的半導體、半導體化合物或絕緣層上有矽。所述各種構件例如是金氧半電晶體、金屬內連線的接觸窗、導線或介層窗、矽晶基材、介電層或其組合,於圖式中並未繪示出來。
接著,在基底10上形成介電層12。介電層12的材料例如是氧化矽、旋塗式玻璃(SOG)、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)或是介電常數小於4的低介電常數材料。介電層12的形成方法例如是旋塗法或化學氣相沉積法。介電層12的厚度例如是1000埃至6000埃。
然後,在介電層12上形成硬罩幕層13。硬罩幕層13可以是單層材料或是多層材料,例如是氮化矽或磷矽玻璃。之後,在硬罩幕層13上形成圖案化的光阻層15。在另一實施例中,也可以不形成硬罩幕層13,而直接形成圖案化的光阻層15。
之後,請參照圖1B,以圖案化的光阻層15為罩幕,進行蝕刻製程,以蝕刻硬罩幕層13,形成硬罩幕層13a。之後,繼續進行蝕刻製程,以在介電層12中形成開口14。開口14裸露出基底10。之後,將圖案化的光阻層15移除。
其後,請參照圖1C,在基底10上形成阻障層16,以覆蓋開口14的側壁與底部以及硬罩幕層13a。阻障層16的材料例如是鉑(Pt)、銥(Ir)、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、鎢(W)、氮化鎢(WN)或其組合。形成阻障層16的方法例如是化學氣相沉積法或物理氣相沉積法,厚度例如是10埃至500埃。
之後,在基底10上形成導體層18,以覆蓋阻障層16並填入於開口14之中。導體層18的材料可以是金屬或是合金,例如是鎢、鋁、銅或其合金,形成的方法例如是電鍍法或物理氣相沉積法,厚度例如是100埃至5000埃。
之後,請參照圖1D,移除介電層12上方的導體層18,裸露出阻障層16,並在開口14之中形成導體鑲嵌結構18a。導體鑲嵌結構18a具有凹口22。更具體地說,導體鑲嵌結構18a的頂面26的高度低於介電層12的頂面24的高度。移除導體層18的方法包括例如是化學機械研磨法或回蝕法。特別注意的是,當將部分導體層18移除而暴露出部分的阻障層16後,更過度研磨或過度蝕刻,以繼續移除部分的導體層18,直到形成具有凹口22的導體鑲嵌結構18a。凹口22的形狀可以不限於圖中所示的碟狀,亦可以是具有平坦頂面的形狀(未繪示),只要凹口22的頂面26的高度低於介電層12的頂面24的高度即可。在一實施例中,凹口22的深度例如是50埃至1000埃。
然後,請參照圖1E,在基底10上形成阻障層28。阻障層28覆蓋阻障層16,且覆蓋導體鑲嵌結構18a的頂面26。阻障層28的材料可與阻障層16的材料相同或相異。阻障層28的材料例如是鉑、銥、鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或其組合。形成阻障層28的方法例如是化學氣相沉積法或物理氣相沉積法,厚度例如是200埃至2000埃。
之後,請參照圖1F,移除介電層12上的阻障層28、阻障層16以及硬罩幕層13a,留下開口14之中的阻障層28a與阻障層16a。阻障層28a的厚度T例如是介於100埃與1000埃之間。移除介電層12上的阻障層28以及阻障層16的方法例如是化學機械研磨法或回蝕法。
其後,請參照圖1G,在基底10上形成導體結構34與介電層36。在一實施例中,導體鑲嵌結構18a為縱向延伸的導體插塞。導體結構34為水平延伸的導線(或稱金屬線),其覆蓋介電層12、阻障層16a與28a,且電性連接導體鑲嵌結構18a。導體結構34與介電層36的形成方法可以是在基底10上先形成導體層(未繪示),然後,將導體層圖案化,以形成導體結構34(導線)。之後,再形成介電層36。導體結構34的材料例如是銅或其合金,形成的方法例如是電鍍法或物理氣相沉積法。介電層36的材料例如是氧化矽、旋塗式玻璃、磷矽玻璃、硼磷矽玻璃或是介電常數小於4的低介電常數材料。
請參照圖2,在另一實施例中,在移除圖1F所示的介電層12上的阻障層28、阻障層16以及硬罩幕層13a之後,可以在基底10上形成導體結構134與介電層136。更具體地說,導體鑲嵌結構18a為水平延伸的導線(或稱金屬線),導體結構134包括縱向延伸的導體插塞138與阻障層140。導體結構134與介電層136的形成方法可以在基底10上先形成介電層136,然後在介電層136中形成介層孔142。之後,在介層孔142的側壁與底部形成阻障層140,再於介層孔142中形成導體插塞138。介電層136的材料例如是氧化矽、旋塗式玻璃、磷矽玻璃、硼磷矽玻璃或是介電常數小於4的低介電常數材料。阻障層140的材料例如是鉑、銥、鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或其組合。形成阻障層140的方法例如是化學氣相沉積法或物理氣相沉積法,厚度例如是10埃至500埃。導體插塞138的材料例如是銅、鎢或鋁銅化合物等。形成導體插塞138的方法例如是電鍍法或是物理氣相沉積法。
在本實施例中,在移除圖1E所示的介電層12上的阻障層28、阻障層16以及硬罩幕層13a之後,導體鑲嵌結構18a的表面已經被阻障層28a完全覆蓋,阻障層28a可以保護導體鑲嵌結構18a,因此,在形成圖1G所示導體結構34或圖2所示的介電層136之前,可以不需要再於基底10上形成保護層(例如是氮化矽層)或銅抑制層。而且由於阻障層28a為導體,可以與後續形成的導體結構34或導體結構134電性連接,因此,導體鑲嵌結構18a上的阻障層28a毋須移除,可以避免導體鑲嵌結構18a在後續製程中遭受氧化或蝕刻腐蝕。
請參照圖1F,本發明實施例之金屬內連線結構包括介電層12、導體鑲嵌結構18a、阻障層16a與阻障層28a。
介電層12位於基底10上。介電層12具有開口14,裸露出基底10。導體鑲嵌結構18a位於開口14中,導體鑲嵌結構18a的頂面26低於介電層12的頂面24。阻障層16a與阻障層28a均位於開口14之中,且將導體鑲嵌結構18a完全包覆。更具體地說,導體鑲嵌結構18a的側壁與底部被阻障層16a包覆;而導體鑲嵌結構18a的頂面26被阻障層28a覆蓋。換言之,阻障層16a位於介電層12與導體鑲嵌結構18a之間以及基底10與導體鑲嵌結構18a之間。阻障層28a位於導體鑲嵌結構18a的頂面26上。阻障層16a與阻障層28a的材料可以相同或相異。阻障層16a與阻障層28a的材包括鉑、銥、鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或其組合。
請參照圖1G,在一實施例中,金屬內連線結構可以更包括導體結構34與介電層36。導體鑲嵌結構18a為縱向延伸的導體插塞。導體結構34為水平延伸的導線(或稱金屬線),其覆蓋介電層12、阻障層16a與28a,且電性連接導體鑲嵌結構18a。導體結構34的材料例如是銅或其合金。介電層36的材料例如是氧化矽、旋塗式玻璃、磷矽玻璃、硼磷矽玻璃或是介電常數小於4的低介電常數材料。
請參照圖2,在另一實施例中,金屬內連線結構可以更包括導體結構134與介電層136。導體鑲嵌結構18a為水平延伸的導線(或稱金屬線)。導體結構134可以包括縱向延伸的導體插塞138與阻障層140。介電層136的材料例如是氧化矽、旋塗式玻璃、磷矽玻璃、硼磷矽玻璃或是介電常數小於4的低介電常數材料。阻障層140的材料例如是鉑、銥、鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或其組合。形成阻障層140的方法例如是化學氣相沉積法或物理氣相沉積法,厚度例如是50埃至500埃。導體插塞138的材料例如是銅、鎢或鋁銅。
本發明實施例中,藉由阻障層28a與阻障層16a將導體鑲嵌結構18a完全包覆,可以將導體鑲嵌結構18a限制在開口14之中,避免導體鑲嵌結構18a在後續的高溫製程中形變或流失。
綜上所述,由於本發明實施例的導體鑲嵌結構的頂面覆蓋有阻障層、且導體鑲嵌結構完全包覆於阻障層材料中,而且由於阻障層為導體,在後續的過程中,覆蓋導體鑲嵌結構的阻障層無須移除,導體鑲嵌結構並未暴露於空氣之中,因此可預防導體鑲嵌結構在製程中接觸到空氣(尤其是氧氣)而產生氧化的現象,且可避免導體鑲嵌結構的材料在高溫時擴散、形變或流失。此外,由於本發明可預防導體鑲嵌結構材料的擴散,因此可進而避免導體鑲嵌結構的短路現象。另外,在形成導體鑲嵌結構之後的後續製程(例如清洗製程)中,由於導體鑲嵌結構的頂面被阻障層覆蓋,並未裸露出來,因此可避免導體鑲嵌結構與研漿(slurry)或濕式剝除法(wet strip)使用的溶液反應而發生腐蝕。故,本發明可有效地提升導體鑲嵌結構的穩定性。
此外,本發明實施例的金屬內連線(導體鑲嵌結構)的製程可以與現有的製程整合,且可以不需要增加太多製程步驟即可製造出穩定性提升的導體鑲嵌結構,是一種裨益產業界的發明。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧基底
12、36、136‧‧‧介電層
13、13a‧‧‧硬罩幕層
14‧‧‧開口
15‧‧‧圖案化的光阻層
16、28、16a、28a、140‧‧‧阻障層
18‧‧‧導體層
18a‧‧‧導體鑲嵌結構
22‧‧‧凹口
24、26‧‧‧頂面
34、134‧‧‧導體結構
138‧‧‧導體插塞
142‧‧‧介層孔
T‧‧‧厚度
圖1A至圖1G是依據本發明實施例之一種金屬內連線結構的製造方法的流程剖面圖。
圖2是依據本發明另一實施例之一種金屬內連線結構的剖面圖。
10‧‧‧基底
12‧‧‧介電層
14‧‧‧開口
16a、28a‧‧‧阻障層
18a‧‧‧導體鑲嵌結構
24、26‧‧‧頂面
T‧‧‧厚度

Claims (5)

  1. 一種金屬內連線結構,包括:一介電層,位於一基底上,該介電層具有一開口,裸露出該基底;一導體鑲嵌結構,位於該開口中,該導體鑲嵌結構的頂面低於該介電層的頂面;一第一阻障層,位於該介電層與該導體鑲嵌結構之間以及該基底與該導體鑲嵌結構之間;一第二阻障層,位於該開口中,覆蓋該導體鑲嵌結構的頂面,其中該第二阻障層並未覆蓋該介電層的該頂面;以及導體結構,包括電性連接該導體鑲嵌結構的一導體插塞與一第三阻障層,其中該第三阻障層直接覆蓋於該第二阻障層,且覆蓋該導體插塞的底面與側壁。
  2. 如申請專利範圍第1項所述的金屬內連線結構,其中該第一阻障層與該第二阻障層的材料包括鉑、銥、鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或其組合。
  3. 一種金屬內連線結構的製造方法,包括:在一介電層中形成一開口;在該開口中形成一第一阻障層;在該開口中的該第一阻障層上形成一導體鑲嵌結構;在該開口中形成一第二阻障層,該第二阻障層覆蓋該導體鑲嵌結構的頂面,其中該第二阻障層並未覆蓋該介電層的頂面;以 及在該第二阻障層上形成電性連接該導體鑲嵌結構的一導體插塞與一第三阻障層,其中該第三阻障層直接覆蓋於該第二阻障層上,且覆蓋該導體插塞的底面與側壁。
  4. 如申請專利範圍第3項所述的金屬內連線結構的製造方法,其中該第一阻障層與該第二阻障層包括鉑、銥、鈦、氮化鈦、鉭、氮化鉭、鎢、氮化鎢或其組合。
  5. 如申請專利範圍第3項所述的金屬內連線結構的製造方法,其中形成該導體鑲嵌結構的方法包括:形成一導體層,以覆蓋該介電層並填入於該開口中;以及移除部分的該導體層,使所形成的該導體鑲嵌結構的頂面低於該介電層的頂面。
TW103108856A 2014-03-13 2014-03-13 金屬內連線結構及其製造方法 TWI605560B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103108856A TWI605560B (zh) 2014-03-13 2014-03-13 金屬內連線結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103108856A TWI605560B (zh) 2014-03-13 2014-03-13 金屬內連線結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201535653A TW201535653A (zh) 2015-09-16
TWI605560B true TWI605560B (zh) 2017-11-11

Family

ID=54695311

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108856A TWI605560B (zh) 2014-03-13 2014-03-13 金屬內連線結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI605560B (zh)

Also Published As

Publication number Publication date
TW201535653A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
US7220652B2 (en) Metal-insulator-metal capacitor and interconnecting structure
US10276500B2 (en) Enhancing barrier in air gap technology
JP2007142421A (ja) 半導体素子及びこの製造方法
US9773736B2 (en) Intermediate layer for copper structuring and methods of formation thereof
US10643887B2 (en) Method of manufacturing damascene thin-film resistor (TFR) in poly-metal dielectric
KR100554992B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100714476B1 (ko) 반도체 장치 및 그 제조 방법
TWI648838B (zh) 被金屬覆蓋層覆蓋的鈷互連
US10923423B2 (en) Interconnect structure for semiconductor devices
CN104934411A (zh) 金属内连线结构及其制造方法
US6380082B2 (en) Method of fabricating Cu interconnects with reduced Cu contamination
TWI523172B (zh) 銅內連結構及其製造方法
TWI605560B (zh) 金屬內連線結構及其製造方法
TWI717173B (zh) 記憶體裝置及其製造方法
JP4167672B2 (ja) 半導体装置の製造方法
KR101095998B1 (ko) 반도체 소자의 형성 방법
JP2002176098A (ja) 多層配線構造を有する半導体装置の製造方法
JP2006253460A (ja) 半導体装置及びその製造方法
KR20060079808A (ko) 이중 상감 공정 및 이 공정을 사용하여 형성된 층간절연막구조
JP2006135220A (ja) 半導体装置およびその製造方法
KR20060071979A (ko) 반도체 소자의 제조방법
JP2009238856A (ja) 集積回路の製造方法
KR20080088995A (ko) 반도체 소자의 금속배선 제조방법
TW201349349A (zh) 金屬導線製造方法與具有金屬導線的元件
KR20110077497A (ko) 반도체 소자의 금속 배선 및 그의 형성방법